JP6829448B2 - 印刷配線板およびその製造方法 - Google Patents

印刷配線板およびその製造方法 Download PDF

Info

Publication number
JP6829448B2
JP6829448B2 JP2019084201A JP2019084201A JP6829448B2 JP 6829448 B2 JP6829448 B2 JP 6829448B2 JP 2019084201 A JP2019084201 A JP 2019084201A JP 2019084201 A JP2019084201 A JP 2019084201A JP 6829448 B2 JP6829448 B2 JP 6829448B2
Authority
JP
Japan
Prior art keywords
power supply
open stub
printed wiring
wiring board
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019084201A
Other languages
English (en)
Other versions
JP2019134185A (ja
Inventor
啓孝 豊田
啓孝 豊田
健吾 五百籏頭
健吾 五百籏頭
祐輝 山下
祐輝 山下
俊之 金子
俊之 金子
政則 内藤
政則 内藤
清彦 海谷
清彦 海谷
上原 利久
利久 上原
近藤 幸一
幸一 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Tokin Corp
Okayama University NUC
Original Assignee
Kyocera Corp
Tokin Corp
Okayama University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp, Tokin Corp, Okayama University NUC filed Critical Kyocera Corp
Publication of JP2019134185A publication Critical patent/JP2019134185A/ja
Application granted granted Critical
Publication of JP6829448B2 publication Critical patent/JP6829448B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236Electromagnetic band-gap structures
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08Magnetic details
    • H05K2201/083Magnetic materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電磁バンドギャップ(EBG)構造を有する印刷配線板およびその製造方法に関する。
近年、導体パッチ等を周期的に配列させることで、電磁波の周波数分散を人工的に制御する構造が提案されている。このうち、電磁バンドギャップ(Electromagnetic Band Gap、以下「EBG」)構造は、印刷配線板やデバイスパッケージ基板の特定の周波数帯において、電磁波の伝搬を抑制する特性を持っており、この特性を用いてノイズの抑制や干渉対策などに適用されている。
前記EBG構造としては、例えばマッシュルーム状の導体を有するマッシュルームEBG構造や、ビアを用いないビアレスEBG構造などが提案されている。
従来の多層の印刷配線板では、電源層とGND(グラウンド)層にはベタパターンを用いて低インピーダンスで安定した電圧、電流を供給するように設計している。
しかしながら、同じ電源にデジタル回路とアナログ回路が接続されている場合、従来のベタパターンでは、DC(直流)的な接続だけでなく、高周波成分についても伝送しやすいため、デジタル回路で発生した高周波成分のノイズがアナログ回路に伝達するという問題がある。具体的には、電源層とGND層の形状に応じた共振周波数で定在波が生じ特定の周波数で伝送特性が良くなるため、IC等で発生する高周波ノイズの周波数と一致すると、アナログ回路の動作に大きな影響を及ぼすという問題があった。
このようなノイズを抑制するため、特許文献1〜3には、下記のような提案がされてきた。
特許文献1では、上記した印刷配線板の電源層にスリットを入れる構造にして、ビア等の複雑な構造を必要とせず、電源層のみでEBG構造を形成している。
特許文献2では、GNDプレーンにビアで接続されたオープンスタブ構造の渦巻状配線を接続するEBG構造が提案されている。この構造の場合、ビアを介してスタブ配線に接続する構造となるため、オープンスタブの入力インピーダンスが0となる共振周波数で阻止周波数が決定でき、このスタブの長さによって共振周波数を制御でき、渦巻状配線にすることで占有面積を小さくできるため、小型化に適しているとされる。
特許文献3では、電源をパッチ状に分割し、その一部にオープンスタブを取り込んだ構造として、電源層のみでEBGを構成することで小型化しやすい構造にしている。
非特許文献1では、ミアンダー配線付きのEBGパターンによるノイズ対策が提案されている。パッチ(セル)間をミアンダー配線で接続する構造とすれば、インダクタンスを増加させることができるため、小型化を狙ったEBG構造となっている。
しかしながら、特許文献1では、ベタにスリットを入れることで、スリットによって高周波成分を伝達し難くする効果が期待できるが、完全にスリットで分離してしまうと電源が供給できなくなるので、一部で電源が接続されている構造にしなければならない。また、無線通信などで使われる2.5GHz帯域のノイズを阻止しようとすると、16.5mm×16.5mm程度の大きさの単位セルが必要となり、ノートPC等の携帯可能な大きさの製品へ適用することが困難であった。
特許文献2では、オープンスタブEBG構造を形成するための層を追加する必要がある。また、オープンスタブ部分の配線とGNDプレーンとの接続にはビアが必要となる為に、印刷配線板製造工程にて専用のビアを用意する為の工数が増加してコストアップの要因となる問題があった。
特許文献3では、セル間の接続を配線で行う為、必要な電流を供給する為には、配線部分を太くする必要がある。カットオフ周波数帯域を広げるために、特許文献3の実施例の図3のようにセルを増やすと電流の経路が複雑となり、消費電流の計算ができない問題があった。
非特許文献1では、セル間の接続をミアンダー配線とすることで、インダクタンス成分を大きくして単位セルの小型化が期待できた。ただし、2.5GHz帯のノイズ対策には、実施例から7mm×7mm程度の大きさのセルが必要となる。ただし、許容電流値がミアンダー配線部分の太さによって決まるため、大きな電流を供給する場合には、ミアンダー配線を太くする必要があり、単位セルの小型化の妨げとなる。
特開2008−131509号公報 特開2010−199881号公報 特開2013−183082号公報
岡山大学 豊田啓孝他 2014年3月5日、第28回エレクトロニクス実装学会春季講演大会 講演論文集「フェライト膜付プレーナEBG構造の実用化のための検討」
本発明の課題は、デジタル回路とアナログ回路の混載回路において、デジタル回路その他で発生する高周波ノイズのアナログ回路への混入、および、流出により外部装置で生じる電磁干渉を防ぐことができるEBG構造の小型化およびこれを有する電源層を備えた印刷配線板およびその製造方法を提供することである。
本発明者らは、上記課題を解決するべく鋭意検討を行った結果、以下の構成からなる解決手段を見出し、本発明を完成するに至った。
(1)デジタル回路とアナログ回路の間の絶縁層上に電源供給路を配置した印刷配線板において、一方を電源供給路に接続し、他方を開放状態のオープンスタブとし、このオープンスタブ状態のオープンスタブEBG構造を電源プレーンのブリッジ部の端に複数配置したことを特徴とする印刷配線板。
(2)前記デジタル回路よりアナログ回路が相対的に小さく、アナログ回路と電源供給路、および前記オープンスタブEBG構造と周辺の回路との間に、それぞれスリットを形成することで絶縁した(1)に記載の印刷配線板。
(3)前記アナログ回路の周囲の絶縁層上に、アナログ回路を囲むように前記オープンスタブEBG構造を複数配置した(1)または(2)に記載の印刷配線板。
(4)前記電源供給路に隣接した絶縁層上に、複数のオープンスタブEBG構造を配置した(1)または(2)に記載の印刷配線板。
(5)外部電源に接続されるコネクタ部と、このコネクタ部と前記デジタル回路またはアナログ回路とを電気的に接続する電源回路と、を有し、コネクタ部の周辺の絶縁層上に前記オープンスタブEBG構造を配置した(1)〜(4)のいずれかに記載の印刷配線板。
(6)前記電源回路とデジタル回路間の絶縁層上に、前記オープンスタブEBG構造を配置した(5)に記載の印刷配線板。
(7)カットオフ周波数に応じて、長さの異なるオープンスタブEBG構造を配置した(1)〜(6)のいずれかに記載の印刷配線板。
(8)前記オープンスタブEBG構造領域に、磁性体膜を形成した(1)〜(7)のいずれかに記載の印刷配線板。
(9)前記磁性体膜は厚さが0.2〜20μmである(8)に記載の印刷配線板。
(10)前記オープンスタブEBG構造は、渦巻状に形成され、開放状態の他方を渦巻状の中心又はその近傍に配置した(1)〜(9)のいずれかに記載の印刷配線板。
(11)デジタル回路とアナログ回路の間の絶縁層上に電源供給路を配置し、一方を前記電源供給路に接続し、他方を開放状態としたオープンスタブを電源プレーンのブリッジ部の端に配置し、このオープンスタブEBG構造上に磁性体膜を形成することを特徴とする印刷配線板の製造方法。
本発明の印刷配線板は、電源プレーンの一部にオープンスタブEBG構造を入れることで、従来の電源プレーン部分で必要な直流電流をICへ供給することができ、且つ、オープンスタブEBG構造のスタブの長さによって共振する周波数が決まり、この共振周波数と一致する電流成分は、スタブの入力インピーダンスが0となるために、高周波ノイズ電流をカットすることができるという効果がある。
本発明に係る印刷配線板の一実施形態を示す、オープンスタブEBG構造部分の拡大図を含む説明図である。 (a)〜(d)は、本発明に係る印刷配線板におけるオープンスタブEBG構造の配置方法の一例を示す電源層の上面図である。 オープンスタブEBG構造をそれぞれ3個、10個接続した場合と、接続しなかった場合の伝送損失を解析した結果を示すグラフである。 18.7mmまたは9.35mmのオープンスタブEBG構造を接続した場合と、接続しなかった場合の伝送損失を解析した結果を示すグラフである。 (a)〜(c)は、本発明に係る印刷配線板におけるオープンスタブEBG構造の配置方法の他の例を示す上面図である。 (a)〜(c)は、本発明に係る印刷配線板におけるオープンスタブEBG構造の配置方法の他の例を示す上面図である。 (a)〜(f)は、本発明に係る印刷配線板の製造方法を示す断面図である。
印刷配線板において、デジタル電源ブロックとアナログ電源ブロックを接続する部分の電源プレーン幅は、図1に示すように、幅Aがデジタル電源ブロックとアナログ電源ブロックとを接続する部分となり、この幅AはIC(半導体集積回路)が必要とする電流値を満たすだけの幅で、2〜6mm、好ましくは3〜4mmであるのがよい。また、ブリッジ部1は1つでも複数あってもよい。
印刷配線板の電源ベタパターン(電源供給経路)上に形成したオープンスタブEBG構造4の形状は図1の部分拡大図に示すように、開放部を中心に渦巻状に形成し占有面積をなるべく小さくするのがよい。この渦巻状とは、曲線でも直線でも折り曲げてもよく、折り曲げる場合は折り曲げ位置、回数は任意であり、折り曲げ角度も直角に限定するものではなく、円弧状の曲げや面取り形状でもかまわないし、ミアンダ状やスパイラル状の形状をとってもかまわない。
<オープンスタブの配置方法>
図2(a)〜(d)は、それぞれ印刷配線板におけるオープンスタブEBG構造の配置方法の一例を示している。
図2(a)〜(d)は、オープンスタブEBG構造4をアナログ回路3の周囲に配置して、高周波ノイズがアナログ回路へ入り込まない構造としている。
なお、図に示す矢印は、高周波ノイズ電流の向きを示す。
図2(a)は、電源回路23内に外部電源接続ケーブル21と接続されたコネクタ部22が設置され、デジタル回路2とアナログ回路3との間に、オープンスタブEBG構造4を配置したものである。このように、アナログ回路3に別の回路が接続する位置にオープンスタブEBG構造4を配置すれば、デジタル回路2、電源回路23、もしくは、外部電源で発生した高周波ノイズがアナログ回路3へ入り込まなくなる。
図2(b)は、電源回路23内にコネクタ部22が設置され、この電源回路23とアナログ回路3との間、およびアナログ回路3とデジタル回路2との間にオープンスタブEBG構造4を配置している。このようにアナログ回路3に別の回路が接続する位置にオープンスタブEBG構造4を配置すれば、デジタル回路2、電源回路23、もしくは、外部電源で発生した高周波ノイズがアナログ回路3へ入り込まなくなる。
図2(c)は、電源回路23内にコネクタ部22を配置し、アナログ回路3との間にオープンスタブEBG構造4を配置し、デジタル回路2、電源回路23、もしくは、外部電源で発生した高周波ノイズが電源回路23を経由して、アナログ回路3に入り込まないようにしたものである。
図2(d)は、電源回路23内にコネクタ部22を設置し、デジタル回路2と、このデジタル回路2内に設置されたアナログ回路3との間にオープンスタブEBG構造4を配置したものである。これにより、デジタル回路2、電源回路23、もしくは、外部電源で発生した高周波ノイズがアナログ回路3に入り込まなくなる。また、デジタル回路2とアナログ回路3とが複数の電源供給路で接続された場合、このアナログ回路3へ接続されるすべての電源供給路にオープンスタブEBG構造4を設けることで、高周波ノイズがアナログ回路3へ入り込まなくなる。
図3は、ブリッジ部1の左端部から右端部までの間に、配線長が18.7mmのオープンスタブEBG構造をそれぞれ3個、10個接続した場合(Stub 18.7mm 3個および10個)と、1つも接続しなかった場合(No Stub)との伝送損失を解析したグラフである。
図3に示すように、オープンスタブEBG構造を接続することにより、高周波の電磁波の伝搬を抑制できることがわかる。オープンスタブEBG構造を10個接続した方が、電磁波の伝搬抑制量が、オープンスタブEBG構造3個の場合に比べて大きくなっていることがわかる。このように、接続するオープンスタブEBG構造の数を増やすことで伝搬抑制量を増加させることができる。
ただし、個数を多くすることで占有面積が大きくなるため、抑制量とのトレードオフではあるが、オープンスタブEBG構造の接続個数は3個程度あれば最低限の効果が得られる。
図4は、ブリッジ部1上に、18.7mmと9.35mmとそれぞれ異なる配線長のオープンスタブEBG構造を複数接続した場合(Stub 18.7mm 3個およびStub 9.35mm 3個)の、伝送損失を解析したグラフである。
図4に示すように、オープンスタブの長さによって、カットオフ周波数を変更することができる。よって、異なる配線長のオープンスタブを用意すれば、複数の周波数帯でノイズカットが可能になり、マルチバンド化させることができる。
電源層とGND層との間の絶縁材をFR−4(ガラス繊維にエポキシ樹脂を含浸)としたとき、この絶縁層間厚200μm、導体厚35μmで、2.4GHzをターゲットとする場合、オープンスタブの配線長は、通常18.2〜19.2mm、好ましくは18.6〜18.8mmであるのがよい。
次に、図5および図6を用いて、印刷配線板におけるオープンスタブEBG構造の配置方法の他の例を説明する。
これらの印刷配線板は、コネクタ部22から、外部電源ケーブル21を介して外部装置に接続される。また、このコネクタ部22とデジタル回路2またはアナログ回路3とを電気的に接続する電源回路23とが、共通して設けられる。また、前記コネクタ部22は電源回路23内に設置される場合がある。
なお、デジタル回路2、アナログ回路3およびオープンスタブEBG構造4は、前述したものと同じため説明は省略する。
図5(a)は、コネクタ部22と電源回路23との間に、オープンスタブEBG構造4を配置したものである。
これは、デジタル回路2で発生する高周波ノイズがコネクタ部22を介して外部電源接続ケーブル21に流れ出さないようにすることで、外部装置における電磁干渉を抑制する効果が期待できる。
図5(b)は、電源回路23とアナログ回路3との間にオープンスタブEBG構造4を配置し、アナログ回路へのノイズが入り込まないようにしている。さらに、コネクタ部22と電源回路23との間にオープンスタブEBG構造4を配置し、デジタル回路2で発生する高周波ノイズがコネクタ部22を介して外部電源接続ケーブル21に流れ出さないようにすることで、外部装置における電磁干渉を抑制する効果が期待できる。
図5(c)は、デジタル回路2と、このデジタル回路2内に配置されたアナログ回路3との間にオープンスタブEBG構造4を配置したものである。これにより、デジタル回路で発生したノイズがアナログ回路3に入り込まないようにしている。さらに、デジタル回路2で発生する高周波ノイズがコネクタ部22を介して外部電源接続ケーブル21に流れ出さないようにすることで、外部装置における電磁干渉を抑制する効果が期待できる。
図6(a)は、図5(a)において、さらに電源回路23とデジタル回路2との間にオープンスタブEBG構造4を配置したものであり、図5(a)に示す印刷配線板と比べて、電源回路23とデジタル回路2の間を高周波ノイズが流れないようにすることができる。
図6(b)は、図5(b)において、さらに電源回路23とデジタル回路2との間にオープンスタブEBG構造4を配置したものであり、図5(b)に示す印刷配線板と比べて、電源回路23とデジタル回路2の間を高周波ノイズが流れないようにすることができる。
図6(c)は、図5(c)において、さらに電源回路23とデジタル回路2との間にオープンスタブEBG構造4を配置したものであり、図5(c)に示す印刷配線板と比べて、電源回路23とデジタル回路2の間を高周波ノイズが流れないようにすることができる。
<磁性体との組み合わせ構造>
本発明における印刷配線板において、塗布や成膜等の手段によりオープンスタブの配線に接触するように磁性体を配置することで、その誘電率、透磁率により波長短縮効果、すなわち小型化があげられる。また、平行平板では磁性体の複素透磁率の虚部の効果で損失を与えるので、オープンスタブを用いたEBG構造の阻止域は狭帯域だが、これを広くすることに貢献する。なお、磁性体の組成は1種、膜厚1種であるのがよい。
本実施形態に用いる磁性体としては、高い複素透磁率成分を有することが好ましい。これは、高い複素透磁率成分を有するほど、阻止域を広帯域化するために必要な磁性体の体積が少なくて済むからである。また、本実施の形態による磁性体としては、高い表面抵抗率(好ましくは102Ω/sq以上)を有することが好ましい。これは、高い表面抵抗率を有する磁性体ほど、磁性体周辺の電気回路定数を変化させるなどの不具合を少なくすることができるからである。
本実施形態による磁性体は、塗布や成膜等の手段によりオープンスタブ配線に接触するように配置しても良いし、例えば粘着層等を介してオープンスタブ配線の近傍に配置させても良い。本実施形態による磁性体の例としては、例えばフェライト薄膜等の軟磁性を有する薄膜、例えば金属やフェライト等の軟磁性を有する粉末を樹脂等の媒体に分散させてなる磁性ペースト、フェライト焼結体等が挙げられるが、フェライトめっき薄膜が最も好ましい。
フェライトめっき薄膜は、組成MFe24からなるスピネルフェライト材料を基体上に成膜する方法である。ここで、Mは金属元素であり、例えばNi、Zn、Co、Mn、Feなどが用いられる。フェライトめっき法では、基体表面に、Ni2+、Zn2+、Co2+、Mn2+、Fe2+イオンなどを含む水溶液を接触させることで金属イオンを吸着した後、Fe2+イオンを酸化剤等により酸化させ(Fe2+→Fe3+)、さらに水溶液中の水酸化金属イオンとフェライト結晶化反応させることにより、基体表面上にフェライト膜を形成するものである。フェライトめっきは水溶液プロセスを用いた無電解めっきであり、樹脂フィルムや印刷配線板等に直接成膜することができ、熱処理しなくても比較的高い表面抵抗率と優れた磁気特性を併せ持つ膜が得られるという特長がある。フェライトめっき薄膜は、バルクのフェライトや磁性粉末と樹脂の複合体に比べて高周波数帯域でも高い透磁率を保つ。また、組成を変えることにより、透磁率の周波数特性を容易に変えることができる。フェライト膜の組成としては、定在波が生じる周波数に合わせて選択されるが、例えば、Ni0.0〜0.4Zn0.0〜0.5Co0.0〜0.4Mn0.0〜0.4Fe2.0〜2.84の組成(ただし、金属元素NiZnCoMnのうち少なくとも1つは0ではない)で優れた高周波透磁率特性と高い表面抵抗率が得られる。フェライト膜の膜厚はその値が大きいほど阻止域を広帯域化する効果が高いが、阻止域を広帯域化する効果を発揮し、かつフェライト膜と本体部との密着性を強く保つためには、フェライト膜厚は0.2〜20μmの範囲が好ましい。
次に、磁性体を塗布した印刷配線板の製造方法を説明する。この製造方法は、下記の工程(i)〜(vi)を含む。
(i)絶縁板の一方の面に電源層、他方の面に導体層を形成してコア基板を得る工程。
(ii)コア基板の表面の電源層に構成したEBG構造の領域全体に磁性体を塗布する工程。
(iii)電源層を貫通するスルーホール形成部分の磁性体に、クリアランスを形成する工程。
(iv)コア基板の表面に絶縁樹脂層を積層し、さらに絶縁樹脂層にコア基板を積層する工程。
(v)コア基板部分と絶縁樹脂層部分とをレーザ加工またはドリル加工して、貫通したスルーホール下孔を形成する工程。
(vi)スルーホール下孔内壁面の表面をめっき層で被覆する工程。
本発明に係る印刷配線板の製造方法を、図7(a)〜(f)に基づいて説明する。
図7(a)に示すコア基板10は、絶縁板6の一方の面に電源層7、他方の面に配線パターン8を形成するものである。
絶縁板6は、絶縁性を有する素材で形成されていれば特に限定されない。このような絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド−トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル(PPE)樹脂などの有機樹脂が挙げられる。これらの有機樹脂は2種以上を混合して用いてもよい。絶縁板6として有機樹脂を使用する場合、有機樹脂に補強材を配合して使用するのが好ましい。補強材としては、例えば、ガラス繊維、ガラス不織布、アラミド不織布、アラミド繊維、ポリエステル繊維などが挙げられる。これらの補強材は2種以上を併用してもよい。絶縁板6は、好ましくはガラス繊維などのガラス材入り有機樹脂から形成される。さらに、絶縁板6には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機充填材が含まれていてもよい。絶縁板6の厚みは特に限定せず、好ましくは0.02〜10mmの厚みを有する。
電源層7にEBG構造を構成し、電源層とGND層間に磁性体を入れることで、EBG構造のインダクタンスを増加させる。また、貫通スルーホールが必要となる場合にはスルーホール形成部分の磁性体は削除または非形成とする。
前記配線パターン8は、感光性レジスト(例えば、ドライフィルムのエッチングレジスト)をロールラミネートで貼り付け、露光および現像して回路パターン以外の部分を露出させる。露出部分の銅をエッチングにより除去する。エッチング液としては、例えば塩化第二鉄水溶液などが挙げられる。ドライフィルムのエッチングレジストを剥離して、配線パターン8が形成される。このようにして、絶縁板6の表面に配線パターン8が形成されたコア基板10が得られる。
次に、図7(b)に示すように、後述するスルーホールのために電源層7のEBG構造(オープンスタブ)の領域の一部を除去して磁性体膜9を塗布する。なお、磁性体膜9は、前述したフェライトめっき薄膜であるのが好ましく、その膜厚は0.2〜20μmであるのが好ましい。
次に、図7(c)に示すように、銅めっき液やデスミア処理液に磁性体膜9が溶出しないように、電源層を貫通するスルーホール形成部分の磁性体9にクリアランス11を形成する。
次に、図7(d)に示すように、前記磁性体9上に絶縁樹脂層12を積層し、さらに、コア基板10と同様の構成を持つコア基板10’を配線パターン8’が外部になるよう積層する。
前記絶縁樹脂層12の形成方法は、コア基板10と10’の間にプリプレグを挟み込み、積層プレスで熱圧着し溶融・硬化させて形成する。
次に、図7(e)に示すように、上部の配線パターン8’から絶縁樹脂層12を経由して下部の配線パターン8までを貫通するスルーホール下孔13をドリルあるいはレーザー等で形成する。このスルーホール下孔13は上部の配線パターン8’からコア基板10を経由して下部の配線パターン8を電気的に接続し、コア基板10、10’の電源層7、7’にも電気的に接続するスルーホール15を形成するためである。
スルーホール下孔13を形成すると、その壁面等に薄い樹脂膜が残存する場合がある。この場合、デスミア処理が行われる。デスミア処理は、強アルカリによって樹脂を膨潤させ、次いで酸化剤(例えば、クロム酸、過マンガン酸塩水溶液など)を用いて樹脂を分解除去する。あるいは、研磨材によるウェットブラスト処理やプラズマ処理によって、樹脂膜を除去してもよい。
次に、図7(f)に示すように、スルーホール下孔13の壁面にめっき14が施されてスルーホール15が形成される。めっき14は無電解銅めっきあるいは電解銅めっきのどちらかが好ましい。特にめっき14の厚付けを行うには電解銅めっきが好ましく、例えば1〜30μm程度の厚みを有する銅めっきが形成される。
最後に、コア基板10、10’の表面の所定の位置にソルダーレジスト(図示せず)を形成してもよい。ソルダーレジストの形成方法は、まず、スプレーコート、ロールコート、カーテンコート、スクリーン法などを用い、感光性液状ソルダーレジストを10〜80μm程度の厚みで塗布して乾燥する、あるいは感光性ドライフィルム・ソルダーレジストをロールラミネートで貼り付ける。その後、露光および現像してパッド部分などを開口させて加熱硬化させる。外形加工を施し、本発明の印刷配線板が得られる。
通常の多層印刷配線板の例で説明したが、多層印刷配線板に限定するものではなく、ビルドアップ多層印刷配線板などでも可能である。
以上述べたように、電源プレーンの一部にオープンスタブEBG構造を入れることで、従来の電源プレーン部分で必要な直流電流をICへ供給することができ、且つ、オープンスタブEBG構造部分に高周波ノイズ電流が流れるとスタブの長さに共振する周波数で大きく損失するために、高周波ノイズ電流をカットすることができる。特にデジタル回路とアナログ回路の混載基板において電源プレーンを共有した場合、アナログ回路においてオープンスタブが配置されたブリッジ部を介して電源供給を行うと、デジタル回路で発生した高周波ノイズは伝搬せずに、必要な直流成分のみの供給が可能になる。
また、デジタル回路ブロックが複数あっても、アナログ回路を囲むようにスリットを入れ、ブリッジ部とこの端にオープンスタブを配置することでノイズ対策が可能になる。
また、オープンスタブの配線長によって、カットオフ周波数が決まる。
さらに、オープンスタブの配線を渦巻状にすることで、オープンスタブの占有面積を小さくすることができる。
さらに、同じ配線長のオープンスタブを複数並べることで、減衰率を大きくすることができる。
また、異なる配線長のオープンスタブを併用することで、それぞれの長さに応じたカットオフ周波数を持つことができるため、複数の無線通信周波数に対して同時にノイズ抑制が行える。
また、これらの印刷配線板には、コネクタ部から外部電源ケーブルを介して外部装置に接続される。このコネクタ部の周辺にオープンスタブEBG構造を配置し、高周波ノイズが流れ出さないようにすることで、外部装置における電磁干渉を抑制する。
本発明では、ビアのないプレーナ型EBG構造をもとにしているが、従来は、ビアのないプレーナ型では、パッチサイズにノイズ阻止周波数が依存し、所望の周波数にノイズ阻止周波数を設定するためにパッチを小さくすることが難しいことから、セルのサイズが大きくなってしまった。オープンスタブを利用したEBG構造では、オープンスタブの共振周波数でノイズ阻止周波数を設定できるが、ビアが必要であった。本提案の構造ではビアを追加することなくオープンスタブを設置できるので、層数の増加と言った基板のコストアップ要因がなくなり、且つ、小型化を実現している。
さらに、ICに必要な電流を供給する場合、このスタブ部分を使って電流を供給する場合には、必要な電流を流すために、配線幅が制約されるが、この構造では、DC電流を供給するルートとは別に、高周波ノイズを伝送しない為の終端がオープンとなったスタブ配線を用意しているので、スタブ配線の幅には、特に規定がない。つまり、DC電流は、従来のベタ部分で供給し、そのベタの周囲にオープンスタブで、尚且つカットオフ周波数から配線長を算出したスタブ配線を接続する構造としていることが特徴となり、この構造によってノイズ伝搬抑制を実現する。
1 ブリッジ部
2 デジタル回路
3 アナログ回路
4 オープンスタブEBG構造
6、6’ 絶縁板
7、7’ 電源層
8、8’ 配線パターン
9 磁性体膜
10、10’ コア基板
11 クリアランス
12 絶縁樹脂層
13 スルーホール下孔
14 めっき
15 スルーホール
21 外部電源接続ケーブル
22 コネクタ部
23 電源回路

Claims (10)

  1. デジタル回路とアナログ回路の間の絶縁層上に電源供給路を配置した印刷配線板において、一方を電源供給路に接続し、他方を開放状態のオープンスタブとし、このオープンスタブ状態のオープンスタブEBG構造を電源プレーンのブリッジ部の端に複数配置し、前記デジタル回路よりアナログ回路が相対的に小さく、アナログ回路と電源供給路、および前記オープンスタブEBG構造と周辺の回路との間に、それぞれスリットを形成することで絶縁したことを特徴とする印刷配線板。
  2. 前記アナログ回路の周囲の絶縁層上に、アナログ回路を囲むように前記オープンスタブEBG構造を複数配置した請求項1に記載の印刷配線板。
  3. 前記電源供給路に隣接した絶縁層上に、複数のオープンスタブEBG構造を配置した請求項1に記載の印刷配線板。
  4. 外部電源に接続されるコネクタ部と、このコネクタ部と前記デジタル回路またはアナログ回路とを電気的に接続する電源回路と、を有し、コネクタ部の周辺の絶縁層上に前記オープンスタブEBG構造を配置した請求項1〜3のいずれかに記載の印刷配線板。
  5. 前記電源回路とデジタル回路間の絶縁層上に、前記オープンスタブEBG構造を配置した請求項4に記載の印刷配線板。
  6. カットオフ周波数に応じて、長さの異なるオープンスタブEBG構造を配置した請求項1〜5のいずれかに記載の印刷配線板。
  7. 前記オープンスタブEBG構造領域に、磁性体膜を形成した請求項1〜6のいずれかに記載の印刷配線板。
  8. 前記磁性体膜は厚さが0.2〜20μmである請求項7に記載の印刷配線板。
  9. 前記オープンスタブEBG構造は、渦巻状に形成され、開放状態の他方を渦巻状の中心又はその近傍に配置した請求項1〜8のいずれかに記載の印刷配線板。
  10. デジタル回路とアナログ回路の間の絶縁層上に電源供給路を配置し、
    一方を前記電源供給路に接続し、他方を開放状態としたオープンスタブを電源プレーンのブリッジ部の端に配置し、このオープンスタブ状態のオープンスタブEBG構造上に磁性体膜を形成し、前記デジタル回路よりアナログ回路が相対的に小さく、アナログ回路と電源供給路、および前記オープンスタブEBG構造と周辺の回路との間に、それぞれスリットを形成することで絶縁することを特徴とする印刷配線板の製造方法。
JP2019084201A 2014-11-28 2019-04-25 印刷配線板およびその製造方法 Active JP6829448B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014242125 2014-11-28
JP2014242125 2014-11-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015039026A Division JP6894602B2 (ja) 2014-11-28 2015-02-27 印刷配線板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2019134185A JP2019134185A (ja) 2019-08-08
JP6829448B2 true JP6829448B2 (ja) 2021-02-10

Family

ID=56124862

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015039026A Active JP6894602B2 (ja) 2014-11-28 2015-02-27 印刷配線板およびその製造方法
JP2019084201A Active JP6829448B2 (ja) 2014-11-28 2019-04-25 印刷配線板およびその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015039026A Active JP6894602B2 (ja) 2014-11-28 2015-02-27 印刷配線板およびその製造方法

Country Status (4)

Country Link
JP (2) JP6894602B2 (ja)
KR (1) KR102162594B1 (ja)
CN (1) CN105657957B (ja)
TW (1) TWI705737B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018021150A1 (ja) * 2016-07-27 2018-02-01 国立大学法人 岡山大学 印刷配線板
KR102176897B1 (ko) * 2016-07-27 2020-11-10 고꾸리츠 다이가꾸 호우징 오까야마 다이가꾸 인쇄 배선판
JP6744201B2 (ja) * 2016-11-28 2020-08-19 京セラ株式会社 印刷配線板
CN110089102B (zh) * 2017-02-04 2021-08-10 宁波舜宇光电信息有限公司 摄像模组及其模制电路板组件、电路板以及应用

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008154A (ja) * 2001-06-21 2003-01-10 Nec Corp 印刷配線板、同軸ケーブル及び電子装置
JP3973402B2 (ja) * 2001-10-25 2007-09-12 株式会社日立製作所 高周波回路モジュール
JP2008010859A (ja) * 2006-06-02 2008-01-17 Renesas Technology Corp 半導体装置
TW200818451A (en) * 2006-06-02 2008-04-16 Renesas Tech Corp Semiconductor device
JP5271714B2 (ja) * 2006-11-22 2013-08-21 Necトーキン株式会社 Ebg構造体、アンテナ装置、rfidタグ、ノイズフィルタ、ノイズ吸収シート及びノイズ吸収機能付き配線基板
US20080158840A1 (en) * 2006-12-27 2008-07-03 Inventec Corporation DC power plane structure
TWI375499B (en) * 2007-11-27 2012-10-21 Asustek Comp Inc Improvement method for ebg structures and multi-layer board applying the same
US8354975B2 (en) * 2007-12-26 2013-01-15 Nec Corporation Electromagnetic band gap element, and antenna and filter using the same
JP5326649B2 (ja) * 2009-02-24 2013-10-30 日本電気株式会社 アンテナ、アレイアンテナ、プリント基板、及びそれを用いた電子装置
KR101044203B1 (ko) * 2009-11-18 2011-06-29 삼성전기주식회사 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판
JP5591587B2 (ja) * 2010-05-21 2014-09-17 Necトーキン株式会社 ノイズ抑制伝送路及びそれに用いられるシート状構造体
US9251458B2 (en) * 2011-09-11 2016-02-02 Féinics Amatech Teoranta Selective deposition of magnetic particles and using magnetic material as a carrier medium to deposit nanoparticles
JP2013183082A (ja) * 2012-03-02 2013-09-12 Oki Printed Circuits Co Ltd 多層プリント配線板
JP2013232613A (ja) * 2012-04-05 2013-11-14 Sony Corp 配線基板及び電子機器
JP6497649B2 (ja) * 2015-01-30 2019-04-10 国立大学法人 岡山大学 印刷配線板およびその製造方法

Also Published As

Publication number Publication date
TWI705737B (zh) 2020-09-21
KR20160065008A (ko) 2016-06-08
CN105657957B (zh) 2020-07-14
KR102162594B1 (ko) 2020-10-07
JP2016111314A (ja) 2016-06-20
TW201630479A (zh) 2016-08-16
JP6894602B2 (ja) 2021-06-30
CN105657957A (zh) 2016-06-08
JP2019134185A (ja) 2019-08-08

Similar Documents

Publication Publication Date Title
JP6829448B2 (ja) 印刷配線板およびその製造方法
JP6497649B2 (ja) 印刷配線板およびその製造方法
US10178758B2 (en) Printed wiring board and method of producing the same
JP5310949B2 (ja) 高周波信号線路
US8183468B2 (en) Electromagnetic bandgap structure, printed circuit board comprising this and method thereof
JP5824563B1 (ja) 小型スロット型アンテナ
WO2016203842A1 (ja) 電子機器、およびアンテナ素子
US9219299B2 (en) Resonator, multilayer board and electronic device
JP7539708B2 (ja) シールドされた薄型フラットケーブルとその製造方法
JP2013222924A (ja) 部品内蔵基板
US20240237203A1 (en) Wiring substrate
KR102542708B1 (ko) 회로 기판, 인덕터 및 무선 장치
JP6007295B2 (ja) 小型スロット型アンテナ
US20240237204A1 (en) Wiring substrate
JP6795969B2 (ja) 印刷配線板
JP2005347287A (ja) 多層基板内シールド線、半導体チップ、電子回路素子、及びそれらの製造方法
JP2015015447A (ja) 多層印刷回路基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190625

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210106

R150 Certificate of patent or registration of utility model

Ref document number: 6829448

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350