JP6169395B2

JP6169395B2 - 共振器

Info

Publication number: JP6169395B2
Application number: JP2013082762A
Authority: JP
Inventors: 近藤　幸一; 幸一近藤; 直治山本; 啓孝豊田; 健吾五百籏頭; ファーハンザヒドマハムド
Original assignee: Tokin Corp; Okayama University NUC
Current assignee: Tokin Corp; Okayama University NUC
Priority date: 2012-08-27
Filing date: 2013-04-11
Publication date: 2017-07-26
Anticipated expiration: 2033-04-11
Also published as: JP2014064264A; US9219299B2; US20140055208A1

Description

本発明は、電源層とグラウンド層とを含む多層基板に設けられ、電源層とグラウンド層との間で生じるノイズ（特に、高周波ノイズ）を低減する共振器に関する。

ＰＣ（Personal Computer）等の電子機器には、プリント回路基板が内蔵されている。プリント回路基板としては、一般的に、電源層、グラウンド層及び信号層を含む多層基板が使用される。このような多層基板において、様々な高周波ノイズが発生することが知られている。

特許文献１及び非特許文献１には、上述のノイズを低減するための構成が夫々開示されている。

特許文献１の実装基板（多層基板）は、基幹電源から電源を供給する電源電圧層（電源層）、基準電圧層（グラウンド層）、ＬＳＩパッケージ（電子部品）が搭載された信号配線層（信号層）及びスタブが設けられたスタブ層を備えている。電源電圧層と基準電圧層とは、キャパシタによって接続されている。キャパシタは、電源経路において基幹電源とＬＳＩパッケージとの間に設けられている。スタブは、電源経路において基幹電源とキャパシタとの間に設けられている。スタブの一端は、誘電体層を挟んで基準電圧層（又は電源電圧層）に接続されており、スタブの他端は開放されている。特許文献１によれば、スタブの長さをノイズの波長の１／４とすることで、ＬＳＩパッケージから生じる同期スイッチングノイズ（即ち、ＬＳＩパッケージがクロック同期していることに起因するノイズ）を低減することができる。

非特許文献１の電源プレーン（電源層）及びグランドプレーン（グラウンド層）は、１以上のスナバ回路によって接続されている。スナバ回路の夫々は、直列接続されたコンデンサ及び抵抗から構成されている。非特許文献１によれば、スナバ回路の抵抗値等を調整することにより、電源プレーン及びグランドプレーンの共振によって生ずる電子機器の誤動作や不要な放射ノイズを低減することができる。

特開２００４−１４０２１０号公報

佐野宏靖、丸山良明、時川昌大、「電源グランドプレーン共振を抑えるための最適な部品選定手法の考察」、信学技報、社団法人電子情報通信学会、２０１２年７月、第１１２巻、第１３０号、ｐ．１９−２１

多層基板の電源層とグラウンド層との間には、絶縁体層（即ち、誘電体層）を設ける必要がある。非特許文献１に示されているように、このように配置された電源層及びグラウンド層の間には平行平板共振が生じ、これにより電子機器の誤動作や不要な放射ノイズが発生する。このような多層基板自体から生じるノイズは、特許文献１に開示された技術によって低減することができない。また、非特許文献１に開示された技術によれば、信号層における電子部品の配置が決まるまで、スナバ回路の抵抗値等を適切な値に設定することができない。更に、複数の周波数のノイズを低減するためには複数のスナバ回路が夫々必要である。しかしながら複数のスナバ回路の夫々の適切な抵抗値等を調整することは困難である。即ち、非特許文献１に開示された技術によって電源層とグラウンド層との間に発生する平行平板共振と、これにより生じる電子機器の誤動作や不要な放射ノイズを低減することは困難である。

そこで、本発明は、電源層とグラウンド層との間で生じる平行平板共振を、より効果的且つより容易に抑制可能な共振器を提供することを目的とする。

本発明によれば、第１の共振器として、
上下方向において互いに離間して設けられた電源層及びグラウンド層のうちの一方の層である第１層に接続された共振器であって、
前記第１層に接続され、前記電源層及び前記グラウンド層のうちの他方の層である第２層と接触しないようにして、前記第２層を超えて前記上下方向に延びる配線部と、
前記第２層と接触しないようにして前記配線部に接続され、且つ、前記上下方向において前記第１層と共に前記第２層を挟むように配置された本体部とを備える
共振器が得られる。

また、本発明によれば、第２の共振器として、第１の共振器であって、
前記第２層には、前記第２層を前記上下方向に貫通する貫通孔が形成されており、
前記配線部は、前記貫通孔を通過して延びている
共振器が得られる。

また、本発明によれば、第３の共振器として、第１又は第２の共振器であって、
前記共振器はスタブである
共振器が得られる。

また、本発明によれば、第４の共振器として、第３の共振器であって、
前記共振器の本体部は、前記上下方向と直交する方向に長く延びている
共振器が得られる。

また、本発明によれば、第５の共振器として、第３の共振器であって、
前記共振器の本体部は、前記上下方向と直交する平面内をらせん状に延びている
共振器が得られる。

また、本発明によれば、第６の共振器として、第３乃至第５の共振器のいずれかであって、
前記共振器の前記本体部は、直流電力損失を避けつつ高周波電力を減衰させる損失成分を有している
共振器が得られる。

また、本発明によれば、第７の共振器として、第６の共振器であって、
前記損失成分は、前記本体部に接続された抵抗器である
共振器が得られる。

また、本発明によれば、第８の共振器として、第６の共振器であって、
前記損失成分は、前記本体部に近接配置された磁性体である
共振器が得られる。

また、本発明によれば、第９の共振器として、第８の共振器であって、
前記磁性体は、組成式:ＭＦｅ_２Ｏ_４（Ｍは金属元素）で示されるフェライト材料を含んでいる
共振器が得られる。

また、本発明によれば、第１０の共振器として、第８又は第９の共振器であって、
前記磁性体は、フェライトめっき法によって形成されている
共振器が得られる。

また、本発明によれば、第１の多層基板として、
第１乃至第１０の共振器のいずれかを備えた多層基板であって、
少なくとも１つの前記電源層と少なくとも１つの前記グラウンド層とを備えている
多層基板が得られる。

また、本発明によれば、第２の多層基板として、第１の多層基板であって、
複数の前記共振器を備えている
多層基板が得られる。

また、本発明によれば、第１の電子機器として、
第１又は第２の多層基板を備えた
電子機器が得られる。

本発明による共振器は、電源層及びグラウンド層のうちの一方の層（第１層）に接続され、且つ、電源層及びグラウンド層のうちの他方の層（第２層）と接触しないようにして、第２層を超えて延びる配線部と、第２層と接触しないようにして配線部に接続され、且つ、第１層と共に第２層を挟む本体部とを備えている。換言すれば、本発明による共振器は、電源層及びグラウンド層の双方の層と関与するようにして設けられており、且つ、一端に開放している。このため、電源層とグラウンド層との間で生じる平行平板共振を、より効果的且つより容易に抑制することができる。

本発明の第１の実施の形態によるスタブが設けられた多層基板を模式的に示す斜視図である。本発明の第２の実施の形態によるスタブが設けられた多層基板の電源層、グラウンド層及びスタブを模式的に示す斜視図である。電源層及びグラウンド層を備える多層基板の入力インピーダンス特性を例示するグラフである。ここで、スタブ等を設けない場合と、図２に示されるようにスタブを設けた場合と、電源層及びグラウンド層の間にキャパシタを設けた場合との入力インピーダンスを夫々表示している。本発明の第３の実施の形態によるスタブが設けられた多層基板の電源層、グラウンド層及びスタブを模式的に示す斜視図である。電源層及びグラウンド層を備える多層基板の２ポート間の減衰特性を例示するグラフである。ここで、スタブを設けない場合と、図２に示されるスタブを設けた場合と、図４に示されるスタブを設けた場合との減衰特性を夫々表示している。電源層及びグラウンド層を備える多層基板の２ポート間の減衰特性を例示する別のグラフである。ここで、スタブを設けない場合と、図４に示されるスタブを２つ設けた場合との減衰特性を夫々表示している。本発明の第４の実施の形態によるスタブが設けられた多層基板の電源層、グラウンド層及びスタブを模式的に示す斜視図である。電源層及びグラウンド層を備える多層基板の２ポート間の減衰特性を例示する更に別のグラフである。ここで、スタブを設けない場合と、図７に示されるスタブを設けた場合との減衰特性を夫々表示している。

（第１の実施の形態）
図１に示されるように、本発明の第１の実施の形態による多層基板１０は、絶縁体（即ち、誘電体）とパターンとをウエハース状に積み重ねて形成されている。パターンは、例えばビアホールによって電気的に互いに接続されている。多層基板１０は、ＰＣ等の電子機器（図示せず）に搭載されて使用される。

本実施の形態による多層基板１０は、上述のパターンとして、１つの電源層１００、１つのグラウンド層２００及び１つの信号層３００を備えている。但し、多層基板１０は、例えば複数の電源層１００を備えていてもよいし、複数のグラウンド層２００を備えていてもよい。多層基板１０が複数の電源層１００を備えている場合、複数の電源層１００は互いに接続されていてもよい。換言すれば、多層基板１０は、少なくとも１つの電源層１００と、少なくとも１つのグラウンド層２００とを備えていればよい。

多層基板１０の内層プレーンである電源層１００には、基幹電源（図示せず）から電源が供給される。多層基板１０の表層である信号層３００には、ＩＣ（Integrated Circuit）チップ（電子部品）３１０等の様々な電子部品が搭載されている。電子部品３１０は、ビアホールを経由して電源層１００及び（多層基板１０の内層プレーンである）グラウンド層２００と接続されており、これにより、電源層１００に供給された電源は電子部品３１０に供給される。

本実施の形態によれば、電源層１００及びグラウンド層２００は、上下方向において互いに離間して設けられている。詳しくは、電源層１００及びグラウンド層２００は、絶縁体からなる誘電体層５００を上下方向に挟むようにして、水平面上を延びている。

本実施の形態による多層基板１０は、２つの（即ち、複数の）スタブ（共振器）４１０を更に備えている。仮に、多層基板１０がスタブ４１０を備えていない場合、下記のような問題が生じやすい。

まず、以上のように構成された電源層１００に電源が供給されると、電子部品３１０にノイズ（例えば、同期スイッチングノイズ）が生じる。発生したノイズは、誘電体層５００に伝わる。誘電体層５００に伝わったノイズは、他の電子部品に影響を与えるおそれがある。例えば、微弱な高周波信号を扱う電子部品（例えば、アンテナ信号を増幅するための低ノイズアンプ：図示せず）が、電子部品３１０と同様に信号層３００に搭載されている場合、この電子部品が適切に動作しないおそれがある。

更に、電源層１００とグラウンド層２００との間で平行平板共振が生じる。詳しくは、電源層１００及びグラウンド層２００に挟まれた誘電体層５００において、共振周波数を有する電磁波（即ち、ノイズとなる定在波）が発生する。例えば、低ノイズアンプがこの定在波の腹の位置（即ち、定在波の振幅が最大になる位置）に配置されると、低ノイズアンプは大きな影響を受ける。更に、多層基板１０の水平面における周囲は、開放端であるため必ず定在波の腹となる。このため、多層基板１０の外部に意図しない電磁波が放出される。

一方、本実施の形態による多層基板１０は、スタブ４１０を備えているため、以下に説明するように、上述のような電源層１００とグラウンド層２００との間で生じるノイズ（即ち、多層基板１０自体から生じる高周波ノイズ）を低減することができる。

図１に示されるように、スタブ４１０の夫々は、配線部４１２と、本体部４１６とを備えている。本実施の形態によるスタブ４１０の本体部４１６は、信号層３００に設けられている。換言すれば、本体部４１６が設けられたスタブ層（共振器層）４００は、信号層３００である。但し、スタブ層４００と信号層３００とは、互いに異なる層（パターン）であってもよい。

本実施の形態によれば、電源層１００は、グラウンド層２００とスタブ層４００とに挟まれている。スタブ層４００に設けられたスタブ４１０の配線部４１２は、グラウンド層２００に接続されており、電源層１００と接触しないようにして、電源層１００を超えてスタブ層４００まで、上下方向に延びている。詳しくは、電源層１００には、貫通孔１１０が形成されている。配線部４１２は、電源層１００と接触しないようにして、貫通孔１１０を通過して信号層３００まで延びている。

本実施の形態によるスタブ４１０の本体部４１６は、スタブ層４００を（即ち、上下方向と直交する平面内を）らせん状に延びている。本体部４１６の一端は、配線部４１２に接続されており、他端は開放端となっている。換言すれば、本体部４１６は、電源層１００と接触しないようにして配線部４１２に接続され、且つ、上下方向においてグラウンド層２００と共に電源層１００を挟むように配置されている。

本実施の形態によれば、電源層１００及びグラウンド層２００の間に生じる定在波の周波数をｆ₀とすると、スタブ長（即ち、スタブ４１０の本体部４１６の線路長）：ｌ（エル）は、スタブ４１０における共振周波数がｆ₀と一致するように設定されている。スタブ４１０を以上のように構成することで、スタブ４１０の開放端によって折り返された波により、周波数：ｆ₀のノイズを効果的に低減することができる。換言すれば、スタブ長を変更することで、低減対象となる周波数を選択することができる。

電源層１００及びグラウンド層２００の間に生じる定在波の周波数（即ち、共振周波数）は、多層基板１０のサイズ等から求めることができる。即ち、ＩＣチップ３１０等の電子部品を配置する前に、定在波の腹となる位置を求めることができる。スタブ４１０を、定在波の腹となる位置に設けることにより、ノイズを、より効果的に低減することができる。また、多層基板１０には様々な周波数を有する定在波（ノイズ）が生じる。これらの周波数に夫々対応した複数のスタブ４１０（図１参照）を設けることにより、ノイズを、更に効果的に低減することができる。

以上に説明したスタブ４１０の本体部４１６は、らせん形状を有しており、これによりコンパクトに配置することができる。但し、本体部４１６の線路間隔が過度に小さくない限り、本体部４１６はどのような形状を有していてもよい。例えば、直線的な形状を有していてもよいし、ミアンダ形状を有していてもよい。また、電源層１００及びグラウンド層２００の位置関係は逆転していてもよい。

（第２の実施の形態）
図２に示されるように、本発明の第２の実施の形態による多層基板１０ａは、電源層１００、グラウンド層２００及びスタブ層（図示せず）を備えている。電源層１００及びグラウンド層２００は、第１の実施の形態と同様に、上下方向において互いに離間して設けられている。また、グラウンド層２００及びスタブ層（図示せず）は、第１の実施の形態と同様に、上下方向において互いに離間して設けられている。詳しくは、電源層１００とグラウンド層２００との間には、厚さ：ｄ１の誘電体層５００が形成されている。同様に、グラウンド層２００とスタブ層（図示せず）との間には、厚さ：ｄ２の誘電体層が形成されている。グラウンド層２００には、グラウンド層２００を上下方向に貫通する貫通孔２１０が形成されている。本実施の形態によるグラウンド層２００は、電源層１００とスタブ層（図示せず）とに挟まれている。

本実施の形態によるスタブ（共振器）４１０ａは、配線部４１２と本体部４１６ａとを備えている。本実施の形態による配線部４１２は、電源層１００に接続されている。配線部４１２は、グラウンド層２００と接触しないようにして、グラウンド層２００を超えて上下方向に延びている。本実施の形態による本体部４１６は、上下方向と直交する方向に長く延びている（即ち、図示しないスタブ層に配置されている）。スタブ長：ｌ（エル）は、第１の実施の形態と同様に、スタブ４１０における共振周波数がｆ₀と一致するように設定されている。

図３から理解されるように、以上のように構成されたスタブ４１０ａは、第１の実施の形態によるスタブ４１０と同様に、多層基板１０自体から生じるノイズ（定在波）を低減することができる。

図３に、多層基板１０ａの一例についての入力インピーダンス特性を示す。図３に例示された多層基板１０ａは、１５．５ｍｍ×６４．５ｍｍの矩形形状を有している。また、例示された多層基板１０ａの誘電体層５００の誘電比率は、４．３である。例示された多層基板１０ａは、スタブ４１０ａが設けられていない場合、１．１ＧＨｚの倍数の周波数において高い入力インピーダンス（Ｚ_１１）を有する（図３の「スタブ等を設けない場合」参照）。このため、図３に例示された多層基板１０ａには、１．１ＧＨｚ（及びその倍数）の周波数を有する定在波が生じやすい。

例えば、図２の電源層１００とグラウンド層２００との間にキャパシタ（図示せず）を設けることで、１．１ＧＨｚの周波数における入力インピーダンスを低下させることができる（図３の「キャパシタを設けた場合」参照）。しかしながら、この場合、１．１ＧＨｚ以外の周波数における入力インピーダンスも全体的に低下する。詳しくは、キャパシタ（図示せず）を設けることで、設置しない場合とは異なる周波数で反共振が生じる。キャパシタ（図示せず）を複数設けた場合、更に異なる周波数で反共振が生じる。換言すれば、多層基板１０ａの入力インピーダンス特性が、好ましくない影響を受けるおそれがある。

一方、本実施の形態によれば、その他の周波数における入力インピーダンスを低下させることなく、１．１ＧＨｚ（及びその奇数倍）の周波数における入力インピーダンスを低下させることができる（図３の「スタブを設けた場合」参照）。換言すれば、１．１ＧＨｚ（及びその奇数倍）の周波数を有する定在波を減衰させることができる。

以上の説明から理解されるように、上下方向において互いに離間して設けられた電源層１００及びグラウンド層２００のうちの一方の層である第１層に接続されたスタブ（共振器）４１０，４１０ａを多層基板１０，１０ａに設けることにより、電源層１００とグラウンド層２００との間で生じるノイズを、より効果的且つより容易に低減することができる。

詳しくは、スタブ４１０，４１０ａの配線部４１２は、第１層に接続すればよい。更に、配線部４１２は、電源層１００及びグラウンド層２００のうちの他方の層である第２層と接触しないようにして、第２層を超えて上下方向に延ばせばよい。詳しくは、配線部４１２は、例えば、第２層を上下方向に貫通する貫通孔２１０，１１０を通過するようにして延ばせばよい。また、スタブ４１０，４１０ａの本体部４１６，４１６ａは、第２層と接触しないようにして配線部４１２に接続すればよい。更に、本体部４１６，４１６ａは、上下方向において第１層と共に第２層を挟むように配置すればよい。

スタブ４１０，４１０ａは、以下に説明するように様々に変形することができる。

（第３の実施の形態）
図４に示されるように、本発明の第３の実施の形態による多層基板１０ｂは、多層基板１０ａと同様に構成されている。但し、多層基板１０ｂは、スタブ４１０ａとやや異なるスタブ４１０ｂを備えている。

より具体的には、本実施の形態によるスタブ４１０ｂは、配線部４１２及び本体部４１６ａに加えて、抵抗器（損失成分）４２０を備えている。本実施の形態による抵抗器４２０の一端は、本体部４１６ａの一端に接続されており、抵抗器４２０の他端は開放されている。換言すれば、スタブ４１０ｂの本体部４１６ａは、直流電力損失を避けつつ高周波電力を減衰させる損失成分を有している。本実施の形態による損失成分は、本体部４１６ａに接続された抵抗器４２０である。抵抗器４２０の抵抗値は、スタブ４１０ｂの本体部４１６ａの特性インピーダンスに対し、例えば１０〜３０倍程度とすればよい。本実施の形態によれば、抵抗器４２０の端部が開放されているため、抵抗器４２０に直流電流が流れない。従って、直流電力の損失は生じない。但し、本体部４１６ａと抵抗器４２０との間にキャパシタを設けてもよい。例えば、表面実装型キャパシタ、埋め込みキャパシタ、又は、銅パターンによる櫛形の平面型キャパシタを形成すればよい。

図５から理解されるように、第１の実施の形態によるスタブ４１０又は第２の実施の形態によるスタブ４１０ａを設けることにより、定在波（図５の例において、約０．７ＧＨｚの共振周波数を有する）を減衰させることができる（図５の「スタブを設けない場合」及び「スタブを設けた場合」参照）。しかしながら、スタブ４１０，４１０ａを設けた場合、共振周波数の前後の周波数において反共振が発生する場合がある（図５の「スタブを設けた場合」参照）。本実施の形態によるスタブ４１０ｂは、抵抗器（損失成分）４２０を備えているため、反共振を抑制することができる（図５の「スタブを設けない場合」及び「スタブを設けた場合」参照）。

図６から理解されるように、例えば、多層基板１０ｂに、２つの周波数（図６の例では、１．１ＧＨｚ及び２．２ＧＨｚ）を夫々有する定在波が生じる場合、抵抗器（損失成分）４２０を備えるスタブ４１０ｂを２つ設けることにより、より効果的に定在波を減衰させることができる。より具体的には、一方の定在波（図６の例では、１．１ＧＨｚの定在波）の腹の部分に第１のスタブ４１０ｂを設け、他方の定在波（図６の例では、２．２ＧＨｚの定在波）の腹の部分に第２のスタブ４１０ｂを設ければよい。

図６に示された例によれば、第１のスタブ４１０ｂによって１．１ＧＨｚでのピーク（ＴＭ１０）を１０ｄＢ程度減衰することができる。また、第２のスタブ４１０ｂによって２．２ＧＨｚでのピーク（ＴＭ２０）を１０ｄＢ程度減衰することができる。また、第１のスタブ４１０ｂ又は第２のスタブ４１０ｂのみを設けた場合、他の周波数に影響を与えることなく、１．１ＧＨｚ又は２．２ＧＨｚでのピークを１０ｄＢ程度減衰することができる。換言すれば、複数の定在波の周波数に夫々対応した複数のスタブ４１０ｂを設けることで、反共振を抑制しつつ、所望の定在波（ノイズ）を減衰させることができる。

（第４の実施の形態）
図７に示されるように、本発明の第４の実施の形態による多層基板１０ｃは、多層基板１０ｂと同様に構成されている。但し、多層基板１０ｃは、スタブ４１０ｂとやや異なるスタブ４１０ｃを備えている。

より具体的には、本実施の形態によるスタブ４１０ｃは、直流電力損失を避けつつ高周波電力を減衰させる損失成分として、抵抗器４２０（図４参照）に代えて磁性体（損失成分）４３０を備えている。換言すれば、本実施の形態によるスタブ４１０ｃの損失成分は、本体部４１６ａに近接配置された（例えば、塗布された）磁性体４３０（の透磁率の虚数部）である。このように構成されたスタブ４１０ｃによってスタブ４１０ｂと同様な効果が得られるだけでなく、抑制可能な周波数帯域をより広く出来る場合もある。

図８に、多層基板１０ｃの一例についての２ポート間の減衰特性を示す。図８に例示された多層基板１０ｃのスタブ４１０ｃの磁性体４３０は、上述の磁性薄膜から形成されている。詳しくは、２μｍの厚さと１．５のμ″（即ち、透磁率の虚数部）とを有する磁性薄膜を本体部４１６ａに直接成膜し、この磁性薄膜を磁性体４３０として使用している。図８から理解されるように、スタブ４１０ｃは上述の磁性体４３０を備えているため、定在波（図８の例において、約０．７ＧＨｚの共振周波数を有する）を、反共振を抑制しつつ減衰させることができる（図８の「スタブを設けない場合」及び「磁性体（損失成分）を有するスタブを設けた場合」参照）。

図７及び図８から理解されるように、本実施の形態によれば、適切な磁性体４３０を適切に配置することで、反共振を抑制しつつ定在波を減衰させることができる。より具体的には、以下に説明するように、磁性体４３０の損失（即ち、磁性体４３０の透磁率の虚数部の大きさ）、磁性体４３０の体積（即ち、磁性体４３０の幅，長さ及び厚さ）、及び磁性体４３０と本体部４１６ａとの間の距離を適切に設定すればよい。例えば、磁性体４３０の損失に磁性体４３０の体積をかけた結果値（損失寄与値）を大きくすることで、定在波を大きく減衰させることができる。また、上述の損失寄与値が大きすぎる場合、磁性体４３０と本体部４１６ａとの間の距離を大きくすることにより、損失寄与値を調整することができる。

磁性体４３０は、多層基板１０ｃに生じる定在波の周波数において高い損失成分（透磁率の虚数部）を有することが好ましい。より具体的には、磁性体４３０の損失成分は、０．１以上であることが好ましい。磁性体４３０が高い損失成分を有する場合、定在波を減衰させるために必要な磁性体４３０の体積を小さくすることができる。

また、磁性体４３０は、高い表面抵抗率を有することが好ましい。より具体的には、磁性体４３０の表面抵抗率は、１０^２Ω／ｓｑ以上であることが好ましい。磁性体４３０の表面抵抗率が高いほど、磁性体４３０周辺における電気回路定数の変化等の不具合が生じにくくなる。

磁性体４３０は、例えば塗布や成膜により、スタブ４１０ｃの本体部４１６ａに接触するように配置されていてもよい。また、磁性体４３０は、スタブ４１０ｃの本体部４１６ａの近傍に配置されていてもよい。磁性体４３０を本体部４１６ａの近傍に配置する場合、例えば、ポリイミド等の樹脂からなる基体に磁性薄膜（磁性体４３０）を成膜し、粘着層を介して本体部４１６ａに貼付してもよい。また、例えば、磁性体４３０を、ソルダーレジスト等の絶縁体層を介して本体部４１６ａ上に配置してもよい。

本実施の形態による磁性体４３０は、様々な材料から形成することができる。例えば、磁性体４３０は、フェライト薄膜等の軟磁性を有する薄膜であってもよい。また、磁性体４３０は、金属やフェライト等の軟磁性を有する粉末を樹脂等の媒体に分散させた磁性ペーストであってもよい。更に、磁性体４３０は、フェライト焼結体であってもよい。但し、以下に説明するように、磁性体４３０は、フェライトめっき薄膜であることが好ましい。

フェライトめっき薄膜は、組成式:ＭＦｅ_２Ｏ_４（Ｍは金属元素）で示されるスピネルフェライト材料を、フェライトめっき法により基体上に成膜したものである。金属元素Ｍは、例えばＮｉ，Ｚｎ，Ｃｏ，Ｍｎ，Ｆｅである。フェライトめっき法によれば、まず、Ｎｉ^２＋，Ｚｎ^２＋，Ｃｏ^２＋，Ｍｎ^２＋，Ｆｅ^２＋等の金属イオンを含む水溶液が基体の表面に接触し、金属イオンが基体の表面に吸着される。次に、Ｆｅ^２＋イオンが酸化剤等により酸化され、Ｆｅ^３＋イオンになる。Ｆｅ^３＋イオンと水溶液中の水酸化金属イオンとの間にはフェライト結晶化反応が生じ、これにより基体の表面にフェライト膜が形成される。

フェライトめっき法は水溶液プロセスを用いた無電解めっき法であり、フェライトめっき薄膜を、樹脂フィルムやプリント配線板等の基体に直接成膜することができる。更に、フェライトめっき法によれば、熱処理することなく、比較的高い表面抵抗率と優れた磁気特性とを併せ持つ膜を得ることができる。

上述のように形成されたフェライトめっき薄膜は、バルクのフェライトや、磁性粉末と樹脂との複合体に比べて、高周波数帯域でも高い透磁率を有する。また、組成を変えることにより、透磁率の周波数特性を容易に変えることができる。換言すれば、フェライトめっき薄膜の組成は、多層基板１０ｃに生じる定在波の周波数に合わせて選択することができる。例えば、フェライトめっき薄膜が、Ｎｉ_ａＺｎ_ｂＣｏ_ｃＭｎ_ｄＦｅ_ｅＯ４（０≦ａ≦０．４，０≦ｂ≦０．５，０≦ｃ≦０．４，０≦ｄ≦０．４，２．０≦ｅ≦２．８，ａ＋ｂ＋ｃ＋ｄ＋ｅ＝３）の組成を有する場合、高周波数帯域における優れた透磁率特性と、高い表面抵抗率が得られる。フェライトめっき薄膜は、大きな膜厚を有するほど、高い損失成分（透磁率の虚数部）を有する。但し、反共振を抑制しつつ定在波を減衰させ、更に、フェライトめっき薄膜と本体部４１６ａとを直接的又は間接的に強固に密着させるため（例えば、フェライトめっき薄膜を本体部４１６ａや前述のポリイミド等の樹脂からなる基体や前述のソルダーレジスト等の絶縁体層に強固に密着させるため）には、膜厚は、０．２〜２０μｍの範囲であることが好ましい。

以上に説明したように、本実施の形態による共振器は、先端が開放したオープンスタブ（即ち、λ／４共振器）から構成されている。しかしながら、共振器は、このようなオープンスタブでなくてもよい。また、本実施の形態による共振器は、上述した他に、様々に変形可能である。例えば、損失成分は、共振器の配線部に付加してもよい。但し、製造工程を考慮すると、損失成分は、多層基板の表面に形成された信号層に設けることが好ましい。また、損失成分は、スタブ自体を所定の抵抗値を有する抵抗体にすることによって設けてもよい。例えば、スタブを、銅よりも抵抗率が大きな抵抗体によって形成してもよい。また、損失成分は、誘電損失成分（誘電率の虚数部）を有する誘電体をスタブに近接配置することにより設けてもよい。

１０，１０ａ，１０ｂ，１０ｃ多層基板
１００電源層
１１０貫通孔
２００グラウンド層
２１０貫通孔
３００信号層
３１０ＩＣチップ（電子部品）
４００スタブ層（共振器層）
４１０，４１０ａ，４１０ｂ，４１０ｃスタブ（共振器）
４１２配線部
４１６，４１６ａ本体部
４２０抵抗器（損失成分）
４３０磁性体（損失成分）
５００誘電体層

Claims

上下方向において互いに離間して設けられた電源層及びグラウンド層のうちの一方の層である第１層に接続された共振器であって、
前記第１層に接続され、前記電源層及び前記グラウンド層のうちの他方の層である第２層と接触しないようにして、前記第２層を超えて前記上下方向に延びる配線部と、
前記第２層と接触しないようにして前記配線部に接続され、且つ、前記上下方向において前記第１層と共に前記第２層を挟むように配置された本体部とを備えており、
前記共振器はスタブであり、
前記共振器の前記本体部は、直流電力損失を避けつつ高周波電力を減衰させる損失成分を有している
共振器。
請求項１記載の共振器であって、
前記第２層には、前記第２層を前記上下方向に貫通する貫通孔が形成されており、
前記配線部は、前記貫通孔を通過して延びている
共振器。
請求項１又は請求項２記載の共振器であって、
前記共振器の本体部は、前記上下方向と直交する方向に長く延びている
共振器。
請求項１又は請求項２記載の共振器であって、
前記共振器の本体部は、前記上下方向と直交する平面内をらせん状に延びている
共振器。
請求項１乃至請求項４のいずれかに記載の共振器であって、
前記損失成分は、前記本体部に接続された抵抗器である
共振器。
請求項１乃至請求項４のいずれかに記載の共振器であって、
前記損失成分は、前記本体部に近接配置された磁性体である
共振器。
請求項６記載の共振器であって、
前記磁性体は、組成式:ＭＦｅ_２Ｏ_４（Ｍは金属元素）で示されるフェライト材料を含んでいる
共振器。
請求項６又は請求項７記載の共振器であって、
前記磁性体は、フェライトめっき法によって形成されている
共振器。
請求項１乃至請求項８のいずれかに記載の共振器を備えた多層基板であって、
少なくとも１つの前記電源層と少なくとも１つの前記グラウンド層とを備えている
多層基板。
請求項９記載の多層基板であって、
複数の前記共振器を備えている
多層基板。
請求項９又は請求項１０記載の多層基板を備えた
電子機器。