KR20160065008A - 인쇄 배선판 및 그 제조 방법 - Google Patents

인쇄 배선판 및 그 제조 방법 Download PDF

Info

Publication number
KR20160065008A
KR20160065008A KR1020150166257A KR20150166257A KR20160065008A KR 20160065008 A KR20160065008 A KR 20160065008A KR 1020150166257 A KR1020150166257 A KR 1020150166257A KR 20150166257 A KR20150166257 A KR 20150166257A KR 20160065008 A KR20160065008 A KR 20160065008A
Authority
KR
South Korea
Prior art keywords
open stub
power supply
circuit
ebg structure
open
Prior art date
Application number
KR1020150166257A
Other languages
English (en)
Other versions
KR102162594B1 (ko
Inventor
요시타카 토요타
켄고 이오키베
유키 야마시타
토시유키 카네코
마사노리 나이토
키요히코 카이야
토시히사 우에하라
코이치 콘도
Original Assignee
고꾸리츠 다이가꾸 호우징 오까야마 다이가꾸
쿄세라 서킷 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고꾸리츠 다이가꾸 호우징 오까야마 다이가꾸, 쿄세라 서킷 솔루션즈 가부시키가이샤 filed Critical 고꾸리츠 다이가꾸 호우징 오까야마 다이가꾸
Publication of KR20160065008A publication Critical patent/KR20160065008A/ko
Application granted granted Critical
Publication of KR102162594B1 publication Critical patent/KR102162594B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0138—Electrical filters or coupling circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

디지털 회로와 아날로그 회로 사이의 절연층 상에 전원 공급로를 배치한 인쇄 배선판에 있어서, 일방을 전원 공급로에 접속하고, 타방을 개방 상태의 오픈 스터브로 하여 이 오픈 스터브 상태의 오픈 스터브 EBG 구조를 전원 플레인의 브릿지부의 끝에 복수 배치했다.

Description

인쇄 배선판 및 그 제조 방법{PRINTED WIRING BOARD, AND METHOD FOR MANUFACTURING THEREOF}
본 발명은 전자 밴드갭(EBG) 구조를 갖는 인쇄 배선판 및 그 제조 방법에 관한 것이다.
최근, 도체 패치 등을 주기적으로 배열시킴으로써 전자파의 주파수 분산을 인공적으로 제어하는 구조가 제안되고 있다. 이 중, 전자 밴드갭(Electromagnetic Band Gap, 이하 「EBG」) 구조는 인쇄 배선판이나 디바이스 패키지 기판의 특정 주파수대에 있어서, 전자파의 전파를 억제하는 특성을 갖고 있고, 이 특성을 이용하여 노이즈의 억제나 간섭 대책 등에 적용되고 있다. 상기 EBG 구조로서는, 예를 들면 머시룸상의 도체를 갖는 머시룸 EBG 구조나, 비어를 사용하지 않는 비어레스 EBG 구조 등이 제안되고 있다.
종래의 다층의 인쇄 배선판으로서는 전원층과 GND(그라운드)층에는 솔리드 패턴을 이용하여 저임피던스로 안정한 전압, 전류를 공급하도록 설계되어 있다. 그렇지만, 동일한 전원으로 디지털 회로와 아날로그 회로가 접속되어 있는 경우, 종래의 솔리드 패턴에서는 DC(직류)적인 접속뿐만 아니라, 고주파 성분에 대해서도 전송하기 쉽기 때문에 디지털 회로에서 발생한 고주파 성분의 노이즈가 아날로그 회로로 전달된다는 문제가 있었다. 구체적으로는 전원층과 GND층의 형상에 따른 공진 주파수에서 정재파가 발생하여 특정 주파수에서 전송 특성이 좋아진다. 그 때문에, 공진 주파수가 IC 등에서 발생하는 고주파 노이즈의 주파수와 일치하면, 아날로그 회로의 동작에 큰 영향을 미친다는 문제가 있었다.
이러한 노이즈를 억제하기 위해서, 하기와 같이 제안이 되어 왔다.
일본 특허 공개 2008-131509호 공보에서 제안된 EBG 구조체에서는 상술한 인쇄 배선판의 전원층에 슬릿을 포함하는 구조로 하여, 비어 등의 복잡한 구조를 필요로 하지 않고 전원층만으로 EBG 구조를 형성하고 있다.
일본 특허 공개 2010-199881호 공보에서 제안된 도파로 구조에서는 GND 플레인에 비어에서 접속된 오픈 스터브 구조의 소용돌이상 배선을 접속하는 EBG 구조가 제안되어 있다. 이 EBG 구조의 경우, 비어를 통하여 스터브 배선에 접속하는 구조가 되기 때문에 오픈 스터브의 입력 임피던스가 0이 되는 공진 주파수에서 저지 주파수를 결정할 수 있고, 이 스터브의 길이에 의해 공진 주파수를 제어할 수 있어 소용돌이상 배선으로 함으로써 점유 면적을 작게 할 수 있기 때문에 소형화에 적합하게 된다.
일본 특허 공개 2013-183082호 공보에서 제안된 다층 프린트 배선판에서는 전원을 패치상으로 분할하고, 그 일부에 오픈 스터브를 취입하는 구조로서 전원층만으로 EBG를 구성함으로써 소형화하기 쉬운 구조로 하고 있다.
오까야마 대학, 토요다 히로타카 외, 2014년 3월 5일, 제28회 일렉트로닉스 실장 학회 춘계강연대회 강연논문집 「페라이트막 부착 플래이너 EBG 구조의 실용화를 위한 검토」에서는 미언더 배선 부착한 EBG 패턴에 의한 노이즈 대책이 제안되어 있다. 패치(셀) 사이를 미언더 배선으로 접속하는 구조로 하면, 인덕턴스를 증가시킬 수 있기 때문에 소형화를 겨냥한 EBG 구조로 이루어져 있다.
그러나, 일본 특허 공개 2008-131509호 공보에서 제안된 EBG 구조체에서는 솔리드 패턴에 슬릿을 포함함으로써 슬릿에 의해 고주파 성분을 전달하기 어려운 효과를 기대할 수 있지만, 완전히 슬릿으로 분리해버리면 전원을 공급할 수 없게 되므로 일부에 전원이 접속되어 있는 구조로 하지 않으면 안된다. 무선 통신 등에서 사용되어지는 2.5GHz 대역의 노이즈를 저지하려면, 16.5mm×16.5mm 정도의 크기의 단위 셀이 필요하게 되어 노트 PC 등의 휴대 가능한 크기의 제품에 적용하는 것이 곤란했다.
일본 특허 공개 2010-199881호 공보에서 제안된 도파로 구조에서는 오픈 스터브 EBG 구조를 형성하기 위한 층을 추가할 필요가 있다. 오픈 스터브 부분의 배선과 GND 플레인의 접속에는 비어가 필요하기 때문에, 인쇄 배선판 제조 공정에서 전용의 비어를 준비하기 위한 공수가 증가하여 비용 상승의 요인이 되는 문제가 있었다.
일본 특허 공개 2013-183082호 공보에서 제안된 다층 프린트 배선판에서는 셀 사이의 접속을 배선으로 행하기 위해서 필요한 전류를 공급하기 위해서는 배선 부분을 두껍게 할 필요가 있다. 컷오프 주파수 대역을 넓히기 위해서, 실시예의 도 3과 같이 셀을 늘리면 전류의 경로가 복잡하게 되어 소비 전류의 계산을 할 수 없다는 문제가 있었다.
오까야마 대학, 토요다 히로타카 외, 2014년 3월 5일, 제28회 일렉트로닉스 실장 학회 춘계강연대회 강연논문집 「페라이트막 부착 플래이너 EBG 구조의 실용화를 위한 검토」에서는 미언더 배선 부착함으로써, 인덕턴스 성분을 크게 하여 단위 셀의 소형화를 기대할 수 있었다. 그렇지만, 2.5GHz대의 노이즈 대책에서는 실시예로부터 7mm×7mm 정도의 크기의 셀이 필요하다. 허용 전류치가 미언더 배선 부분의 굵기에 의해 결정되기 때문에, 큰 전류를 공급하는 경우에는 미언더 배선을 굵게 할 필요가 있어 단위 셀의 소형화에 방해가 된다.
본 발명의 주된 목적은 디지털 회로와 아날로그 회로의 혼재 회로에 있어서, 디지털 회로 그 이외에서 발생하는 고주파 노이즈의 아날로그 회로에의 혼입 및 유출에 의해 외부 장치에서 발생하는 전자간섭을 방지할 수 있는 EBG 구조의 소형화, 및 이것을 갖는 전원층을 구비한 인쇄 배선판 및 그 제조 방법을 제공하는 것이다.
본 발명의 실시형태에 의한 인쇄 배선판은 디지털 회로와 아날로그 회로 사이의 절연층 상에 전원 공급로를 배치한 인쇄 배선판에 있어서, 일방을 전원 공급로에 접속하고 타방을 개방 상태의 오픈 스터브로 하고, 이 오픈 스터브 상태의 오픈 스터브 EBG 구조를 전원 플레인의 브릿지부의 끝에 복수 배치한다.
본 발명의 실시형태에 의한 인쇄 배선판의 제조 방법은 디지털 회로와 아날로그 회로 사이의 절연층 상에 전원 공급로를 배치하고, 일방을 상기 전원 공급로에 접속하고 타방을 개방 상태로 한 오픈 스터브를 전원 플레인의 브릿지부의 끝에 배치하여, 이 오픈 스터브 EBG 구조 상에 자성체막을 형성한다.
본 발명의 실시형태에 의한 인쇄 배선판은 전원 플레인의 일부에 오픈 스터브 EBG 구조를 포함함으로써 종래의 전원 플레인 부분에서 필요한 직류 전류를 IC로 공급할 수 있다. 또한, 오픈 스터브 EBG 구조의 스터브의 길이에 의해 공진하는 주파수가 결정되고, 이 공진 주파수와 일치하는 전류 성분은 스터브의 입력 임피던스가 0이 되기 때문에 고주파 노이즈 전류를 커팅할 수 있다.
도 1은 본 발명의 일 실시형태에 의한 인쇄 배선판을 나타내는 오픈 스터브 EBG 구조 부분의 확대도를 포함하는 설명도이다.
도 2a∼d는 본 발명의 일 실시형태에 의한 인쇄 배선판에 있어서의 오픈 스터브 EBG 구조의 배치 방법을 나타내는 전원층의 평면도이다.
도 3은 오픈 스터브 EBG 구조를 각각 3개, 10개 접속했을 경우와, 접속하지 않았을 경우의 전송 손실을 해석한 결과를 나타내는 그래프이다.
도 4는 18.7mm 또는 9.35mm의 오픈 스터브 EBG 구조를 접속했을 경우와, 접속하지 않았을 경우의 전송 손실을 해석한 결과를 나타내는 그래프이다.
도 5a∼c는 본 발명의 일 실시형태에 의한 인쇄 배선판에 있어서의 오픈 스터브 EBG 구조의 배치 방법의 다른 예를 나타내는 평면도이다.
도6a∼c는 본 발명의 일 실시형태에 의한 인쇄 배선판에 있어서의 오픈 스터브 EBG 구조의 배치 방법의 다른 예를 나타내는 평면도이다.
도 7a∼f는 본 발명의 일 실시형태에 의한 인쇄 배선판의 제조 방법을 나타내는 단면도이다.
본 발명의 일 실시형태에 의한 인쇄 배선판을 도면에 의거하여 설명한다. 인쇄 배선판에 있어서, 디지털 전원 블록과 아날로그 전원 블록을 접속하는 부분의 전원 플레인 폭(폭 A)은 도 1에 나타내는 바와 같이 IC(반도체 집적 회로)가 필요로 하는 전류치를 만족시키는 폭이고, 2∼6mm, 바람직하게는 3∼4mm인 것이 좋다. 브릿지부(1)는 1개이어도 복수이어도 좋다.
인쇄 배선판의 전원 솔리드 패턴(전원 공급 경로) 상에 형성한 오픈 스터브 EBG 구조(4)의 형상은 도 1의 부분 확대도에 나타내는 바와 같이 개방부를 중심으로 소용돌이상으로 형성하여 점유 면적을 되도록 이면 작게 하는 것이 좋다. 이 소용돌이상이란 곡선에서도 직선에서도 폴딩되어도 좋고, 폴딩되는 경우에는 폴딩 위치, 횟수는 임의이다. 폴딩 각도도 직각으로 한정되는 것은 아니고, 원호상의 굽힘이나 모따기 형상이어도 상관없고, 미앤더상이나 스파이럴상의 형상이어도 상관없다.
<오픈 스터브의 배치 방법>
도 2a∼d는 각각 인쇄 배선판에 있어서의 오픈 스터브 EBG 구조의 배치 방법을 나타내고 있다.
도 2a∼d는 오픈 스터브 EBG 구조(4)를 아날로그 회로(3)의 주위에 배치하고, 고주파 노이즈가 아날로그 회로에 들어가지 않는 구조로 하고 있다. 도면에 나타내는 화살표는 고주파 노이즈 전류의 방향을 나타낸다.
도 2a는 전원 회로(23) 내에 외부 전원 접속 케이블(21)과 접속된 커넥터부(22)가 설치되고, 디지털 회로(2)와 아날로그 회로(3) 사이에 오픈 스터브 EBG 구조(4)를 배치한 것이다. 이와 같이 아날로그 회로(3)에 다른 회로가 접속하는 위치에 오픈 스터브 EBG 구조(4)를 배치하면, 디지털 회로(2), 전원 회로(23), 또는 외부 전원에서 발생한 고주파 노이즈가 아날로그 회로(3)에 들어가지 않게 된다.
도 2b는 전원 회로(23) 내에 커넥터부(22)가 설치되고, 이 전원 회로(23)와 아날로그 회로(3) 사이, 및 아날로그 회로(3)와 디지털 회로(2) 사이에 오픈 스터브 EBG 구조(4)가 배치되어 있다. 이와 같이 아날로그 회로(3)에 다른 회로가 접속하는 위치에 오픈 스터브 EBG 구조(4)를 배치하면, 디지털 회로(2), 전원 회로(23), 또는 외부 전원에서 발생한 고주파 노이즈가 아날로그 회로(3)에 들어가지 않게 된다.
도 2c는 전원 회로(23) 내에 커넥터부(22)를 배치하고, 아날로그 회로(3)와의 사이에 오픈 스터브 EBG 구조(4)를 배치한 것이다. 이에 따라, 디지털 회로(2), 전원 회로(23), 또는 외부 전원에서 발생한 고주파 노이즈가 전원 회로(23)를 경유하여 아날로그 회로(3)에 들어가지 않게 된다.
도 2d는 전원 회로(23) 내에 커넥터부(22)를 설치하고, 디지털 회로(2)와, 이 디지털 회로(2) 내에 설치된 아날로그 회로(3) 사이에 오픈 스터브 EBG 구조(4)를 배치한 것이다. 이에 따라, 디지털 회로(2), 전원 회로(23), 또는 외부 전원에서 발생한 고주파 노이즈가 아날로그 회로(3)에 들어가지 않게 된다. 디지털 회로(2)와 아날로그 회로(3)가 복수의 전원 공급로에서 접속된 경우, 이 아날로그 회로(3)에 접속되는 모든 전원 공급로에 오픈 스터브 EBG 구조(4)를 설치함으로써 고주파 노이즈가 아날로그 회로(3)에 들어가지 않게 된다.
도 3은 브릿지부(1)의 좌단부에서 우단부까지 사이에, 배선 길이가 18.7mm인 오픈 스터브 EBG 구조를 각각 3개, 10개 접속한 경우(stub 18.7mm 3개 및 10개)와, 1개도 접속하지 않은 경우(No stub)의 전송 손실을 해석한 그래프이다.
도 3에 나타내는 바와 같이 오픈 스터브 EBG 구조를 접속함으로써 고주파의 전자파의 전파를 억제할 수 있다. 오픈 스터브 EBG 구조를 10개 접속한 쪽이 전자파의 전파 억제량이 오픈 스터브 EBG 구조 3개의 경우와 비교하여 커지고 있다. 이와 같이, 접속하는 오픈 스터브 EBG 구조의 수를 늘림으로써 전파 억제량을 증가시킬 수 있다.
단, 개수를 많게 함으로써 점유 면적이 커지기 때문에 억제량과 트레이드오프이지만, 오픈 스터브 EBG 구조의 접속 개수는 3개 정도 있으면 최저한의 효과가 얻어진다.
도 4는 브릿지부(1) 상에 18.7mm와 9.35mm와, 각각 다른 배선 길이의 오픈 스터브 EBG 구조를 복수 접속한 경우(stub 18.7mm 3개 및 stub 9.35mm 3개)의 전송 손실을 해석한 그래프이다.
도 4에 나타내는 바와 같이 오픈 스터브의 길이에 의해 컷오프 주파수를 변경할 수 있다. 따라서, 다른 배선 길이의 오픈 스터브를 준비하면, 복수의 주파수대에서 노이즈 컷이 가능하게 되어 멀티 밴드화시킬 수 있다.
전원층과 GND층 사이의 절연재를 FR-4(유리 섬유에 에폭시 수지를 함침)로 했을 때, 이 절연 층간 두께 200㎛, 도체 두께 35㎛로, 2.4GHz를 타겟으로 하는 경우의 오픈 스터브의 배선 길이는 통상 18.2∼19.2mm, 바람직하게는 18.6∼18.8mm인 것이 좋다.
이어서, 도 5 및 도 6을 이용하여 인쇄 배선판에 있어서의 오픈 스터브 EBG 구조의 배치 방법의 다른 예를 설명한다.
이들 인쇄 배선판은 커넥터부(22)로부터, 외부 전원 접속 케이블(21)을 통하여 외부 장치에 접속된다. 이 커넥터부(22)와 디지털 회로(2) 또는 아날로그 회로(3)를 전기적으로 접속하는 전원 회로(23)가 공통되어 설치된다. 커넥터부(22)는 전원 회로(23) 내에 설치되는 경우가 있다.
디지털 회로(2), 아날로그 회로(3) 및 오픈 스터브 EBG 구조(4)는 상술한 것과 동일하기 때문에 설명은 생략한다.
도 5a는 커넥터부(22)와 전원 회로(23) 사이에 오픈 스터브 EBG 구조(4)를 배치한 것이다.
디지털 회로(2)에서 발생하는 고주파 노이즈가 커넥터부(22)를 통하여 외부 전원 접속 케이블(21)로 흘러나가지 않도록 함으로써, 외부 장치에 있어서의 전자간섭을 억제하는 효과를 기대할 수 있다.
도 5b는 전원 회로(23)와 아날로그 회로(3) 사이에 오픈 스터브 EBG 구조(4)를 배치하고, 아날로그 회로에서의 노이즈가 들어가지 않도록 하여 커넥터부(22)와 전원 회로(23) 사이에 오픈 스터브 EBG 구조(4)를 배치한 것이다.
디지털 회로(2)에서 발생하는 고주파 노이즈가 커넥터부(22)를 통하여 외부 전원 접속 케이블(21)로 흘러나가지 않도록 함으로써, 외부 장치에 있어서의 전자간섭을 억제하는 효과를 기대할 수 있다.
도 5c는 디지털 회로(2)와, 이 디지털 회로(2) 내에 배치된 아날로그 회로(3) 사이에 오픈 스터브 EBG 구조(4)를 배치한 것이다. 이에 따라, 디지털 회로(2)에서 발생한 노이즈가 아날로그 회로(3)로 들어가지 않도록 하고 있다. 디지털 회로(2)에서 발생하는 고주파 노이즈가 커넥터부(22)를 통하여 외부 전원 접속 케이블(21)로 흘러나가지 않도록 함으로써, 외부 장치에 있어서의 전자간섭을 억제하는 효과를 기대할 수 있다.
도 6a는 도 5a에 있어서, 전원 회로(23)와 디지털 회로(2) 사이에 오픈 스터브 EBG 구조(4)를 배치한 것이고, 도 5a에 나타내는 인쇄 배선판과 비교하여 전원 회로(23)와 디지털 회로(2) 사이를 고주파 노이즈가 흐르지 않도록 할 수 있다.
도 6b는 도 5b에 있어서, 전원 회로(23)와 디지털 회로(2) 사이에 오픈 스터브 EBG 구조(4)를 배치한 것이고, 도 5b에 나타내는 인쇄 배선판과 비교하여 전원 회로(23)와 디지털 회로(2) 사이를 고주파 노이즈가 흐르지 않도록 할 수 있다.
도 6c는 도 5c에 있어서, 전원 회로(23)와 디지털 회로(2) 사이에 오픈 스터브 EBG 구조(4)를 배치한 것이고, 도 5c에 나타내는 인쇄 배선판과 비교하여 전원 회로(23)와 디지털 회로(2) 사이를 고주파 노이즈가 흐르지 않도록 할 수 있다.
<자성체와 조합 구조>
본 발명의 일 실시형태에 의한 인쇄 배선판에 있어서, 도포나 성막 등의 수단에 의해 오픈 스터브의 배선에 접촉하도록 자성체를 배치함으로써 그 유전율, 투자율에 의해 파장 단축 효과, 즉 소형화를 들 수 있다. 평행 평판에서는 자성체의 복소 투자율의 허수부의 효과에서 손실을 주므로 오픈 스터브를 사용한 EBG 구조의 저지역은 협대역이지만, 이것을 확대하는 것에 공헌한다. 자성체의 조성은 1종, 막 두께 1종인 것이 좋다.
본 발명의 일 실시형태에 사용하는 자성체로서는 높은 복소 투자율 성분을 갖는 것이 바람직하다. 이것은 높은 복소 투자율 성분을 가질수록 저지역을 광대역화하기 위해서 필요한 자성체의 체적이 적어도 되기 때문이다. 자성체는 높은 표면 저항율(바람직하게는 102Ω/sq 이상)을 갖는 것이 바람직하다. 이것은 높은 표면 저항율을 갖는 자성체일수록, 자성체 주변의 전기회로 정수를 변화시키는 등의 불량을 적게 할 수 있기 때문이다.
본 발명의 일 실시형태에 사용하는 자성체는 도포나 성막 등의 수단에 의해 오픈 스터브 배선에 접촉하도록 배치해도 좋고, 예를 들면 점착층 등을 통하여 오픈 스터브 배선의 근방에 배치시켜도 좋다. 본 발명의 일 실시형태에 사용하는 자성체의 예로서는, 예를 들면 페라이트 박막 등의 연자성을 갖는 박막, 예를 들면 금속이나 페라이트 등의 연자성을 갖는 분말을 수지 등의 매체에 분산시켜 이루어지는 자성 페이스트, 페라이트 소결체 등을 들 수 있지만, 페라이트 도금 박막이 가장 바람직하다.
페라이트 도금 박막은 조성 MFe2O4로 이루어지는 스피넬 페라이트 재료를 기체 상에 성막하는 방법이다. M은 금속 원소이고, 예를 들면 Ni, Zn, Co, Mn, Fe 등이 사용된다. 페라이트 도금법에서는 기체 표면에 Ni2 +, Zn2 +, Co2 +, Mn2 +, Fe2 + 이온 등을 포함하는 수용액을 접촉시킴으로써, 금속 이온을 흡착한 후 Fe2 + 이온을 산화제 등에 의해 산화시켜(Fe2 +→Fe3 +) 수용액 중의 수산화 금속 이온과 페라이트 결정화 반응시킴으로써 기체 표면 상에 페라이트 도금 박막을 형성한다. 페라이트 도금은 수용액 프로세스를 사용한 무전해 도금이고, 수지 필름이나 인쇄 배선판 등에 직접 성막할 수 있고, 열처리하지 않아도 비교적 높은 표면 저항율로 우수한 자기 특성을 겸비하는 막을 얻을 수 있다는 특징이 있다. 페라이트 도금 박막은 벌크의 페라이트나 자성 분말과 수지의 복합체와 비교하여 고주파수 대역에서도 높은 투자율을 유지한다. 조성을 변화시킴으로써 투자율의 주파수 특성을 용이하게 변경할 수 있다. 페라이트 도금 박막의 조성으로서는 정재파가 발생하는 주파수에 맞춰서 선택되지만, 예를 들면 Ni0 .0∼ 0.4Zn0 .0∼ 0.5Co0 .0∼ 0.4Mn0 .0∼ 0.4Fe2 .0∼ 2.8O4의 조성(금속 원소 Ni, Zn, Co, Mn 중 적어도 1개는 0이 아님)에서 우수한 고주파 투자율 특성과 높은 표면 저항율이 얻어진다. 페라이트 도금 박막의 막 두께는 그 값이 클수록 저지역을 광대역화하는 효과가 높지만, 저지역을 광대역화하는 효과를 발휘하고, 또한 페라이트 도금 박막과 본체부의 밀착성을 강하게 유지하기 위해서는 페라이트 도금 박막 두께는 0.2∼20㎛의 범위가 바람직하다.
이어서, 자성체를 도포한 인쇄 배선판의 제조 방법을 설명한다. 이 제조 방법은 하기 공정(i)∼(vi)을 포함한다.
(i) 절연판의 일방의 면에 전원층, 타방의 면에 도체층을 형성하여 코어 기판을 얻는 공정.
(ii) 코어 기판의 표면의 전원층에 구성한 EBG 구조의 영역 전체에 자성체를 도포하는 공정.
(iii) 전원층을 관통하는 스루홀 형성 부분의 자성체에 클리어런스를 형성하는 공정.
(iv) 코어 기판의 표면에 절연 수지층을 적층하고, 절연 수지층에 코어 기판을 적층하는 공정.
(v) 코어 기판 부분과 절연 수지층 부분을 레이저 가공 또는 드릴 가공하여 관통한 스루홀 하부구멍을 형성하는 공정.
(vi) 스루홀 하부구멍 내벽면의 표면을 도금층으로 피복하는 공정.
본 발명의 일 실시형태에 의한 인쇄 배선판의 제조 방법을 도 7a∼f에 의거하여 설명한다.
도 7a에 나타내는 코어 기판(10)은 절연판(6)의 일방의 면에 전원층(7), 타방의 면에 배선 패턴(8)을 형성하는 것이다.
절연판(6)은 절연성을 갖는 소재로 형성되어 있으면 특별히 한정되지 않는다. 이러한 절연성을 갖는 소재로서는, 예를 들면 에폭시 수지, 비스말레이미드-트리아진 수지, 폴리이미드 수지, 폴리페닐렌에테르(PPE) 수지 등의 유기 수지를 들 수 있다. 이들 유기 수지는 2종 이상을 혼합하여 사용해도 좋다. 절연판(6)으로서 유기 수지를 사용하는 경우, 유기 수지에 보강재를 배합하여 사용하는 것이 바람직하다. 보강재로서는, 예를 들면 유리 섬유, 유리 부직포, 아라미드 부직포, 아라마이드 섬유, 폴리에스테르 섬유 등을 들 수 있다. 이들 보강재는 2종 이상을 병용해도 좋다. 절연판(6)은 바람직하게는 유리 섬유 등의 유리재 포함 유기 수지로 형성된다. 절연판(6)에는 실리카, 황산바륨, 탈크, 클레이, 유리, 탄산칼슘, 산화티탄 등의 무기 충전재가 포함되어 있어도 좋다. 절연판(6)의 두께는 특별히 한정되지 않고, 바람직하게는 0.02∼10mm의 두께를 갖는다.
전원층(7)에 EBG 구조를 구성하고, 전원층과 GND층 사이에 자성체를 포함함으로써 EBG 구조의 인덕턴스를 증가시킨다. 관통 스루홀이 필요한 경우에는 스루홀 형성 부분의 자성체는 삭제 또는 비형성으로 한다.
상기 배선 패턴(8)은 감광성 레지스트(예를 들면, 드라이 필름의 에칭 레지스트)를 롤 라미네이트로 부착하고, 노광 및 현상하여 회로 패턴 이외의 부분을 노출시킨다. 노출 부분의 동을 에칭에 의해 제거한다. 에칭액으로서는, 예를 들면 염화 제 2 철 수용액 등을 들 수 있다. 드라이 필름의 에칭 레지스트를 박리하여 배선 패턴(8)이 형성된다. 이와 같이 하여, 절연판(6)의 표면에 배선 패턴(8)이 형성된 코어 기판(10)이 얻어진다.
이어서, 도 7b에 나타내는 바와 같이 전원층(7)의 EBG 구조(오픈 스터브)의 영역의 일부를 제거하여 자성체막(9)을 도포한다. 자성체막(9)은 상술한 페라이트 도금 박막인 것이 바람직하고, 그 막 두께는 0.2∼20㎛인 것이 바람직하다.
이어서, 도 7c에 나타내는 바와 같이 동 도금액이나 디스미어 처리액에 자성체막(9)이 용출되지 않도록, 전원층을 관통하는 스루홀 형성 부분의 자성체막(9)에 클리어런스(11)를 형성한다.
이어서, 도 7d에 나타내는 바와 같이 상기 자성체막(9) 상에 절연 수지층(12)를 적층하고, 코어 기판(10)과 동일한 구성을 가지는 코어 기판(10')을 배선 패턴(8')이 외부가 되도록 적층한다.
상기 절연 수지층(12)의 형성 방법은 코어 기판(10과 10') 사이에 프리프레그를 끼워넣고, 적층 프레스에서 열압착하여 용융·경화시켜 형성한다.
이어서, 도 7e에 나타내는 바와 같이 상부의 배선 패턴(8')으로부터 절연 수지층(12)을 경유하여 하부의 배선 패턴(8)까지를 관통하는 스루홀 하부구멍(13)을 드릴 또는 레이저 등으로 형성한다.
스루홀 하부구멍(13)을 형성하면, 그 벽면 등에 얇은 수지막이 잔존하는 경우가 있다. 이 경우, 디스미어 처리가 행해진다. 디스미어 처리는 강알칼리에 의해 수지를 팽윤시키고, 이어서 산화제(예를 들면, 크롬산, 과망간산염 수용액 등)를 이용하여 수지를 분해 제거한다. 또한, 연마재에 의한 웨트 블라스트 처리나 플라스마 처리에 의해 수지막을 제거해도 좋다.
이어서, 도 7f에 나타내는 바와 같이 스루홀 하부구멍(13)의 벽면에 도금(14)이 실시되어 스루홀(15)이 형성된다. 도금(14)은 무전해 동 도금 또는 전해 동 도금 중 어느 하나가 바람직하다. 특히 도금(14)의 두께 부착을 행하기 위해서는 전해 동 도금이 바람직하고, 예를 들면 1∼30㎛ 정도의 두께를 갖는 동 도금이 형성된다. 이 스루홀(15)은 상부의 배선 패턴(8')으로부터 코어 기판(10)을 경유하여 하부의 배선 패턴(8) 및 코어 기판(10, 10')의 전원층(7, 7')을 전기적으로 접속한다.
최후에, 코어 기판(10, 10')의 표면의 소정의 위치에 솔더 레지스트를 형성해도 좋다. 솔더 레지스트의 형성 방법은 우선, 스프레이 코트, 롤 코트, 커튼 코트, 스크린법 등을 사용하여 감광성 액상 솔더 레지스트를 10∼80㎛ 정도의 두께로 도포하여 건조하고, 또는 감광성 드라이 필름·솔더 레지스트를 롤 라미네이트에 부착시킨다. 그 후에, 노광 및 현상하여 패드 부분 등을 개구시켜 가열 경화시킨다. 외형 가공을 실시하여 본 발명의 인쇄 배선판이 얻어진다.
통상의 다층 인쇄 배선판의 예로 설명했지만 다층 인쇄 배선판으로 한정되는 것은 아니고, 빌드업 다층 인쇄 배선판 등에서도 가능하다.
이상에서 설명한 바와 같이, 전원 플레인의 일부에 오픈 스터브 EBG 구조를 포함함으로써, 종래의 전원 플레인 부분에 필요한 직류 전류를 IC로 공급할 수 있다. 또한, 오픈 스터브 EBG 구조 부분에 고주파 노이즈 전류가 흐르면 스터브의 길이로 공진하는 주파수에서 크게 손실하기 때문에 고주파 노이즈 전류를 커팅할 수 있다. 특히 디지털 회로와 아날로그 회로의 혼재 기판에 있어서 전원 플레인을 공유한 경우, 아날로그 회로에 있어서 오픈 스터브가 배치된 브릿지부를 통하여 전원 공급을 행하면 디지털 회로에서 발생한 고주파 노이즈는 전파되지 않고, 필요한 직류 성분만의 공급이 가능하게 된다.
디지털 회로 블록이 복수이어도 아날로그 회로를 둘러싸도록 슬릿을 포함하고, 브릿지부의 끝에 오픈 스터브를 배치함으로써 노이즈 대책이 가능하게 된다.
오픈 스터브의 배선 길이에 의해 컷오프 주파수가 결정된다.
오픈 스터브의 배선을 소용돌이상으로 함으로써 오픈 스터브의 점유 면적을 작게 할 수 있다.
동일한 배선 길이의 오픈 스터브를 복수 배열함으로써 감쇠율을 크게 할 수 있다.
다른 배선 길이의 오픈 스터브를 병용함으로써 각각의 길이에 따라 컷오프 주파수를 가질 수 있기 때문에, 복수의 무선 통신 주파수에 대하여 동시에 노이즈 억제를 행할 수 있다.
이들 인쇄 배선판은 커넥터부에서 외부 전원 접속 케이블을 통하여 외부 장치에 접속된다. 이 커넥터부의 주변에 오픈 스터브 EBG 구조를 배치하고 고주파 노이즈가 흘러나가지 않도록 함으로써, 외부 장치에 있어서의 전자간섭을 억제한다.
본 발명의 일 실시형태에서는 비어가 없는 플래너형 EBG 구조를 바탕으로 하고 있지만, 종래에는 비어가 없는 플래너형에서는 패치 사이즈에 노이즈 저지 주파수가 의존하고 소망의 주파수에 노이즈 저지 주파수를 설정하기 위해서 패치를 작게 하는 것이 어렵기 때문에, 셀의 사이즈가 커졌다. 오픈 스터브를 이용한 EBG 구조에서는 오픈 스터브의 공진 주파수에서 노이즈 저지 주파수를 설정할 수 있지만, 비어가 필요했다. 본 발명의 구조에서는 비어를 추가하지 않고 오픈 스터브를 설치할 수 있으므로 층수의 증가로 한 기판의 비용 상승 요인이 없어지고, 또한 소형화를 실현하고 있다.
이 스터브 부분을 사용하여 IC에 필요한 전류를 공급하는 경우에는 필요한 전류를 흘리기 위해서 배선 폭이 제약된다. 그러나, 본 발명의 구조에서는 DC 전류를 공급하는 루트와는 별도로, 고주파 노이즈를 전송하지 않기 때문에 종단이 오픈이 된 스터브 배선을 준비하고 있으므로 스터브 배선의 폭에는 특히 규정이 없다. 즉, DC 전류는 종래의 솔리드 부분에서 공급되고, 솔리드 부분의 주위에 오픈 스터브에서, 또한 컷오프 주파수로부터 배선 길이를 산출한 스터브 배선을 접속하는 구조에 의해 노이즈 전파 억제를 실현한다.
본 발명은 상술한 실시형태로 한정되는 것은 아니고, 특허 청구 범위에 기재된 범위 내이면 다양한 변경이나 개량이 가능하다.

Claims (11)

  1. 디지털 회로와 아날로그 회로 사이의 절연층 상에 전원 공급로를 배치한 인쇄 배선판에 있어서,
    일방을 전원 공급로에 접속하고, 타방을 개방 상태의 오픈 스터브로 하고, 이 오픈 스터브 상태의 오픈 스터브 EBG 구조를 전원 플레인의 브릿지부의 끝에 복수 배치한 것을 특징으로 하는 인쇄 배선판.
  2. 제 1 항에 있어서,
    상기 디지털 회로보다 아날로그 회로가 상대적으로 작고, 아날로그 회로와 전원 공급로, 및 상기 오픈 스터브 EBG 구조와 주변의 회로 사이에 각각 슬릿을 형성함으로써 절연한 것을 특징으로 하는 인쇄 배선판.
  3. 제 1 항에 있어서,
    상기 아날로그 회로 주위의 절연층 상에 아날로그 회로를 둘러싸도록 상기 오픈 스터브 EBG 구조를 복수 배치한 것을 특징으로 하는 인쇄 배선판.
  4. 제 1 항에 있어서,
    상기 전원 공급로에 인접한 절연층 상에 복수의 오픈 스터브 EBG 구조를 배치한 것을 특징으로 하는 인쇄 배선판.
  5. 제 1 항에 있어서,
    외부 전원에 접속되는 커넥터부와, 이 커넥터부와 상기 디지털 회로 또는 아날로그 회로를 전기적으로 접속하는 전원 회로를 갖고, 커넥터부 주변의 절연층 상에 상기 오픈 스터브 EBG 구조를 배치한 것을 특징으로 하는 인쇄 배선판.
  6. 제 5 항에 있어서,
    상기 전원 회로와 디지털 회로 사이의 절연층 상에 상기 오픈 스터브 EBG 구조를 배치한 것을 특징으로 하는 인쇄 배선판.
  7. 제 1 항에 있어서,
    컷오프 주파수에 따라, 길이가 다른 오픈 스터브 EBG 구조를 배치한 것을 특징으로 하는 인쇄 배선판.
  8. 제 1 항에 있어서,
    상기 오픈 스터브 EBG 구조 영역에 자성체막을 형성한 것을 특징으로 하는 인쇄 배선판.
  9. 제 8 항에 있어서,
    상기 자성체막은 두께가 0.2∼20㎛인 것을 특징으로 하는 인쇄 배선판.
  10. 제 1 항에 있어서,
    상기 오픈 스터브 EBG 구조는 소용돌이상으로 형성되고, 개방 상태의 타방을 소용돌이상의 중심 또는 그 근방에 배치한 것을 특징으로 하는 인쇄 배선판.
  11. 디지털 회로와 아날로그 회로 사이의 절연층 상에 전원 공급로를 배치하고, 일방을 상기 전원 공급로에 접속하고, 타방을 개방 상태로 한 오픈 스터브를 전원 플레인의 브릿지부의 끝에 배치하고, 오픈 스터브 EBG 구조 상에 자성체막을 형성하는 것을 특징으로 하는 인쇄 배선판의 제조 방법.
KR1020150166257A 2014-11-28 2015-11-26 인쇄 배선판 및 그 제조 방법 KR102162594B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2014-242125 2014-11-28
JP2014242125 2014-11-28
JP2015039026A JP6894602B2 (ja) 2014-11-28 2015-02-27 印刷配線板およびその製造方法
JPJP-P-2015-039026 2015-02-27

Publications (2)

Publication Number Publication Date
KR20160065008A true KR20160065008A (ko) 2016-06-08
KR102162594B1 KR102162594B1 (ko) 2020-10-07

Family

ID=56124862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150166257A KR102162594B1 (ko) 2014-11-28 2015-11-26 인쇄 배선판 및 그 제조 방법

Country Status (4)

Country Link
JP (2) JP6894602B2 (ko)
KR (1) KR102162594B1 (ko)
CN (1) CN105657957B (ko)
TW (1) TWI705737B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10542622B2 (en) * 2016-07-27 2020-01-21 National University Corporation Okayama University Printed wiring board
JP6611065B2 (ja) * 2016-07-27 2019-11-27 国立大学法人 岡山大学 印刷配線板
JP6744201B2 (ja) * 2016-11-28 2020-08-19 京セラ株式会社 印刷配線板
KR102431381B1 (ko) 2017-02-04 2022-08-11 닝보 써니 오포테크 코., 엘티디. 카메라 모듈 및 이의 몰딩 회로 기판 어셈블리, 회로 기판 및 응용

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133801A (ja) * 2001-10-25 2003-05-09 Hitachi Ltd 高周波回路モジュール
JP2008010859A (ja) * 2006-06-02 2008-01-17 Renesas Technology Corp 半導体装置
WO2008062562A1 (fr) * 2006-11-22 2008-05-29 Nec Tokin Corporation Structure de bande interdite électromagnétique, étiquette d'identification par radiofréquence, filtre antiparasite, feuille d'absorption de bruit et tableau de connexions à fonction d'absorption de bruit
US20080158840A1 (en) * 2006-12-27 2008-07-03 Inventec Corporation DC power plane structure
WO2009082003A1 (ja) * 2007-12-26 2009-07-02 Nec Corporation 電磁バンドギャップ素子及びそれを用いたアンテナ並びにフィルタ
KR20110054853A (ko) * 2009-11-18 2011-05-25 삼성전기주식회사 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판
JP2011249862A (ja) * 2010-05-21 2011-12-08 Nec Tokin Corp ノイズ抑制伝送路及びそれに用いられるシート状構造体
JP2013183082A (ja) * 2012-03-02 2013-09-12 Oki Printed Circuits Co Ltd 多層プリント配線板
JP2013232613A (ja) * 2012-04-05 2013-11-14 Sony Corp 配線基板及び電子機器
US20140209691A1 (en) * 2011-09-11 2014-07-31 David Finn Selective deposition of magnetic particles and using magnetic material as a carrier medium to deposit nanoparticles
KR20160094282A (ko) * 2015-01-30 2016-08-09 고꾸리츠 다이가꾸 호우징 오까야마 다이가꾸 인쇄 배선판 및 그 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008154A (ja) * 2001-06-21 2003-01-10 Nec Corp 印刷配線板、同軸ケーブル及び電子装置
TW200818451A (en) * 2006-06-02 2008-04-16 Renesas Tech Corp Semiconductor device
TWI375499B (en) * 2007-11-27 2012-10-21 Asustek Comp Inc Improvement method for ebg structures and multi-layer board applying the same
JP5326649B2 (ja) * 2009-02-24 2013-10-30 日本電気株式会社 アンテナ、アレイアンテナ、プリント基板、及びそれを用いた電子装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133801A (ja) * 2001-10-25 2003-05-09 Hitachi Ltd 高周波回路モジュール
JP2008010859A (ja) * 2006-06-02 2008-01-17 Renesas Technology Corp 半導体装置
WO2008062562A1 (fr) * 2006-11-22 2008-05-29 Nec Tokin Corporation Structure de bande interdite électromagnétique, étiquette d'identification par radiofréquence, filtre antiparasite, feuille d'absorption de bruit et tableau de connexions à fonction d'absorption de bruit
US20080158840A1 (en) * 2006-12-27 2008-07-03 Inventec Corporation DC power plane structure
WO2009082003A1 (ja) * 2007-12-26 2009-07-02 Nec Corporation 電磁バンドギャップ素子及びそれを用いたアンテナ並びにフィルタ
KR20110054853A (ko) * 2009-11-18 2011-05-25 삼성전기주식회사 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판
JP2011249862A (ja) * 2010-05-21 2011-12-08 Nec Tokin Corp ノイズ抑制伝送路及びそれに用いられるシート状構造体
US20140209691A1 (en) * 2011-09-11 2014-07-31 David Finn Selective deposition of magnetic particles and using magnetic material as a carrier medium to deposit nanoparticles
JP2013183082A (ja) * 2012-03-02 2013-09-12 Oki Printed Circuits Co Ltd 多層プリント配線板
JP2013232613A (ja) * 2012-04-05 2013-11-14 Sony Corp 配線基板及び電子機器
KR20160094282A (ko) * 2015-01-30 2016-08-09 고꾸리츠 다이가꾸 호우징 오까야마 다이가꾸 인쇄 배선판 및 그 제조 방법

Also Published As

Publication number Publication date
JP2016111314A (ja) 2016-06-20
CN105657957A (zh) 2016-06-08
JP6829448B2 (ja) 2021-02-10
JP2019134185A (ja) 2019-08-08
JP6894602B2 (ja) 2021-06-30
KR102162594B1 (ko) 2020-10-07
CN105657957B (zh) 2020-07-14
TWI705737B (zh) 2020-09-21
TW201630479A (zh) 2016-08-16

Similar Documents

Publication Publication Date Title
KR102485622B1 (ko) 인쇄 배선판 및 그 제조 방법
JP6829448B2 (ja) 印刷配線板およびその製造方法
US10178758B2 (en) Printed wiring board and method of producing the same
EP2360998B1 (en) Mainboard of a terminal product
JP5310949B2 (ja) 高周波信号線路
US8183468B2 (en) Electromagnetic bandgap structure, printed circuit board comprising this and method thereof
JP6156610B2 (ja) 電子機器、およびアンテナ素子
JP5824563B1 (ja) 小型スロット型アンテナ
US20040211590A1 (en) Multilayer printed wiring board and integrated circuit using the same
US9219299B2 (en) Resonator, multilayer board and electronic device
KR100712764B1 (ko) 회로 기판, 회로 기판을 이용한 전자기기 및 회로 기판의제조 방법
JP2020024901A (ja) シールドされた薄型フラットケーブルとその製造方法
US11322482B2 (en) Component carrier with opposed stacks having respective connection bodies and a method for manufacturing the component carrier
WO2003023903A1 (en) Printed wiring board with high density inner layer structure
JP6007295B2 (ja) 小型スロット型アンテナ
JP2020205519A (ja) 回路基板、インダクタおよび無線装置
CN114096082A (zh) 多层印刷布线板的制造方法及多层印刷布线板
Kwon et al. Partial EBG placement on PDN to effectively suppress simultaneous switching noise

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant