KR100712764B1 - 회로 기판, 회로 기판을 이용한 전자기기 및 회로 기판의제조 방법 - Google Patents

회로 기판, 회로 기판을 이용한 전자기기 및 회로 기판의제조 방법 Download PDF

Info

Publication number
KR100712764B1
KR100712764B1 KR1020057002990A KR20057002990A KR100712764B1 KR 100712764 B1 KR100712764 B1 KR 100712764B1 KR 1020057002990 A KR1020057002990 A KR 1020057002990A KR 20057002990 A KR20057002990 A KR 20057002990A KR 100712764 B1 KR100712764 B1 KR 100712764B1
Authority
KR
South Korea
Prior art keywords
insulator
insulator layer
circuit board
wiring
layer
Prior art date
Application number
KR1020057002990A
Other languages
English (en)
Other versions
KR20050058438A (ko
Inventor
다다히로 오미
시게토시 스가와
아키히로 모리모토
다케요시 가토
야스히로 와키자카
Original Assignee
니폰 제온 가부시키가이샤
다다히로 오미
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002244216A external-priority patent/JP4130883B2/ja
Priority claimed from JP2003290912A external-priority patent/JP2005064154A/ja
Application filed by 니폰 제온 가부시키가이샤, 다다히로 오미 filed Critical 니폰 제온 가부시키가이샤
Publication of KR20050058438A publication Critical patent/KR20050058438A/ko
Application granted granted Critical
Publication of KR100712764B1 publication Critical patent/KR100712764B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

절연체층과 해당 절연체층의 내부에 매립된 도체(104)를 갖는 회로 기판(100)에 있어서, 상기 절연체층은, 비유전율을 εr로 하고, 비투자율을 μr로 한 경우에, μr≥εr의 관계를 만족하는 제 1 절연체(101)를 갖고, 해당 제 1 절연체에 의해 상기 도체가 실질적으로 둘러싸여 있다.

Description

회로 기판, 회로 기판을 이용한 전자기기 및 회로 기판의 제조 방법{CIRCUIT BOARD, ELECTRONIC APPARATUS EMPLOYING CIRCUIT BOARD, AND PROCESS FOR PRODUCING CIRCUIT BOARD}
본 발명은, 예컨대 고주파용 프린트 배선 기판 등으로서 이용되는 회로 기판에 관한 것으로, 더 자세하게는, 저소비 전류로, 누화 및 방사 노이즈의 억제 기능이 우수하여, 배선을 전파하는 신호의 품질 향상을 도모할 수 있는 회로 기판에 관한 것이다. 본 발명은, 또한, 회로 기판을 이용한 전자기기 및 회로 기판의 제조 방법에 관한 것이다.
고주파 신호 전송 선로로서 널리 이용되고 있는 마이크로스트립 선로나 스트립 선로 등은 프린트 배선 기판 등의 회로 기판 상에 작성되고, 휴대전화나 퍼스널컴퓨터, 가전기기 등의 여러 가지 전자기기에 이용되고 있다.
상술한 신호 전송 선로의 특성 임피던스는, 통상, 50Ω인 것을 이용하는 것이 일반적이다.
또한, LSI(Large Scale Integrated) 회로 등의 능동 소자로부터, 이 50Ω계 의 배선에 충분한 신호를 공급하기 위해서, 예컨대 LSI 회로의 입출력부에는 버퍼 회로가 형성되고, 이 버퍼 회로에 의해서 대전류를 발생시키는 것에 의해, 이 50Ω 계의 배선을 구동하고 있다.
이러한 프린트 배선 기판 등의 회로 기판 상에 형성된 신호 전송 선로는, 일반적으로 특성 임피던스가 50Ω로 낮기 때문에, 해당 전송 선로 상에 신호를 전파시키기 위해 대전류를 흘릴 필요가 있어, 버퍼 회로가 대형화하고, 소비 전력이 증대하는 문제가 발생하고 있었다.
예컨대, 전송 선로에 1V의 신호를 전파시키는 경우, 옴의 법칙(Ohm's law)에 따라, I=V/Z=20㎃(I: 전류, V: 전압, Z: 특성 임피던스)의 전류를 흘릴 필요가 있다. 특히 휴대전화 등의 휴대기기에 있어서는, 대전류를 흘리는 것이 전지 수명의 저하를 초래하는 등, 심각한 문제로 되고 있었다.
상술한 문제를 해결하는 수법으로서, 전송 선로의 특성 임피던스를 높여 해당 전송 선로에 흐르는 전류를 저감하는 수법이 있지만, 통상의 전송 선로의 특성 임피던스는 200 내지 300Ω 정도가 상한이며, 충분한 저소비 전력화 효과를 얻을 수 없다고 하는 문제가 있었다.
이 모양을 도 1을 이용하여 설명한다. 도 1은 마이크로스트립 선로에서의 배선폭 W와 특성 임피던스 Z의 관계를 나타낸 특성도이며, 배선과 접지 금속층 사이에 존재하는 두께 h=100㎛의 유전체의 비유전율 εr를 파라미터로서 플로팅하고 있다. 또, 배선의 두께 t는 10㎛이다.
도 1에 도시하는 바와 같이, 배선폭 W를 작게 함으로써 특성 임피던스가 상승하지만, 200Ω내지 300Ω 정도에서 포화하여, 상승하지 않게 되는 것을 알 수 있다. 균일 매질 중을 전자파가 진행할 때의 특성 임피던스(고유 임피던스) Z는, μ를 상기 매질의 투자율, ε을 상기 매질의 유전율이라고 하면, Z=(μ/ε)1/2로 표현되지만, 수지 등의 일반적인 유전체의 경우, 비유전율 εr는 2∼4 정도, 비투자율 μr는 1 정도이기 때문에, 비유전율이 2인 경우, 특성 임피던스는 267Ω, 비유전율이 4인 경우에는 188Ω이 이론상 한계로 된다. 비유전율이 1인 수지를 실현했다고 해도, 특성 임피던스의 이론상 한계는 377Ω으로 된다. 따라서, 단순히 종래의 연장에 의해 특성 임피던스를 크게 하여, 소비 전력을 저감하는 데에는 한계가 발생하고 있었다.
이것을 비유전율 εr와 비투자율 μr를 이용하여 설명하면, 종래부터 이용되고 있는 일반적인 유전체에 있어서는, μr(대략 1) < εr이기 때문에, 고유 임피던스는 진공중의 고유 임피던스(377Ω)보다도 커지는 경우는 없다.
또한, 프린트 기판을 소형화하기 위해서, 상술한 프린트 배선 기판 상에 형성되는 배선은, 인접 배선과의 거리가 작아지는 것에 의해 누화(crosstalk)가 증가한다고 한 문제를 발생하고 있었다.
상술한 바와 같이, 휴대전화나 퍼스널컴퓨터, 가전기기 등의 전자기기는 LSI(Large Scale Integrated) 회로나 주변부품과 그것들을 집적하여 서로 배선하기 위한 회로 기판으로 이루어진다.
회로 기판은 여러 가지 전자 회로의 요구에 응하기 위해, 복수의 배선층이 절연체층을 거쳐서 형성된 것이 일반적이다.
복수의 배선층끼리는, 절연체층에, 비어홀이나 스루홀이라고 불리는 접속홀을 형성하고, 해당 접속홀 내에 배선 도금 공정 등으로 형성한 전기적 접속체를 거쳐서 전기적으로 접속되어 있다.
이러한 접속홀은 레이저 가공이나 드릴 가공으로 형성되는 것이 일반적이다.
레이저 가공의 경우는, 절연체층을 구성하는 수지의 흡수파장대인 발광을 발생하는 탄산가스 레이저를 이용하여, 가공 부분의 온도를 국소적으로 300℃ 이상으로 함으로써 열적으로 수지를 분해, 증발하여 형성하고 있었다.
상술한 바와 같이, 일반적으로 회로 기판에 있어서는, 서로 다른 배선층끼리를 비아홀이나 스루홀과 같은 접속홀로 전기적으로 접속하여 형성하는 다층 배선 구조가 필요하다.
종래부터 접속홀 가공의 주류는 탄산가스 레이저이지만, 이 방법에서는, 열적으로 수지를 용융·증발시켜 구멍을 열기 때문에, 개구부의 형상이 현저히 악화하는 문제를 발생시키고 있었다.
본 발명의 제 1 목적은, 이들 문제를 해결하여, 종래 200Ω 정도가 상한이던 신호 전송 선로의 특성 임피던스를, 300Ω 이상, 바람직하게는 500Ω 이상까지 높여, 프린트 배선 기판 등의 회로 기판을 포함하는 LSI 시스템 전체의 소비 전력을 감하는 것이다. 본 발명의 제 2 목적은, 인접 배선과의 누화나 방사 노이즈를 억제시켜, 배선을 전파하는 신호의 신호 품질을 향상시키는 것이다.
또한, 본 발명의 제 3 목적은, 전자기기에 있어서 필요 불가결한 다층 배선 기판으로서의 회로 기판을 제공하는 것이다.
(A) 상기 제 1 및 상기 제 2 목적을 달성하기 위해서, 본 발명은 이하의 구성을 갖는다.
즉, 본 발명에 따른 회로 기판은, 절연체층의 내부에 도체(배선)가 매립되어 있는 회로 기판에 있어서, 비유전율을 εr로 하고, 비투자율을 μr로 한 경우에, μr≥εr의 관계를 만족하는 제 1 절연체(즉, 고유 임피던스 Z가 377Ω 이상의 자성 유전체)로 상기 도체(배선)가 실질적으로 둘러싸여 있는 것을 특징으로 한다. 도체(배선)가 제 1 절연체(자성 유전체)로 실질적으로 둘러싸여 있기 때문에, 도체(배선)의 주위에 발생한 자계를, 도체(배선)를 둘러싸는 제 1 절연체(자성 유전체) 안에 가둘 수 있어, 인접하는 도체(배선)간의 누화나 방사 노이즈를 억제시키고, 도체(배선)를 전파하는 신호 품질을 향상시킬 수 있다.
본 발명에서는, 상기 도체가, μr≥εr의 관계를 만족하지 않는 제 2 절연체로 실질적으로 둘러싸여 있고, 그 제 2 절연체의 주위를 상기 제 1 절연체로 실질적으로 둘러싸더라도 좋다. 또는, 상기 도체의 적어도 일부가, μr≥εr를 만족하지 않는 제 2 절연체로 실질적으로 둘러싸여 있고, 그 제 2 절연체의 주위를 상기 도체의 주위와 함께, 상기 제 1 절연체로 실질적으로 둘러싸더라도 좋다.
본 발명에 있어서, 「절연체」란, JISC3005로 측정한 비저항이 1kΩcm 이상인 것을 말한다. 또한, 본 발명에 있어서, 「도체」란, JISC3005로 측정한 비저항이 1kΩcm 미만인 것을 말하고, 배선이나 회로를 포함하는 개념으로 이용한다. 도체의 단면(긴쪽 방향에 수직인 단면) 형상은 직사각형에 한정되지 않고, 원형, 타원형, 그 밖의 형상이더라도 좋다. 또한, 절연체의 단면 형상도 특별히 한정되지 않는다.
또한, 본 발명에 있어서, 「실질적으로 둘러싼다」는 것은, 그 일부에서, 둘러싸이지 않은 부분이 있더라도 실효적인 투자율 및 유전율이 소망의 값을 만족시키면 좋다는 취지이다.
본 발명에 있어서, 절연체의 비유전율 εr 및 비투자율 μr는, 도체를 둘러싸는 절연체의 구조에 관계없이, 도체를 전파하는 전자파에 영향을 미치는 실효유전율 및 실효투자율로 평가한다. 실효유전율 또는 실효투자율을 측정하는 방법으로서는, 실제로 배선을 전파하는 전자파를 계측하여, 유전율 및 투자율을 결정하는 트리플레이트라인 공진기법 등을 이용하여 계측할 수 있다.
본 발명의 회로 기판에 의하면, 도체간의 절연 재료로서, μr≥εr를 만족하는 제 1 절연체를 이용하고 있기 때문에, 고유 임피던스를 377Ω 정도 이상으로 높일 수 있다. 이 때문에, 종래의 μr<εr 이 되는 절연 재료를 이용하고 있는 회로 기판에 비교하여, 소비 전류를 현저히 저감할 수 있다. 이에 따라, LSI 회로나 프린트 배선 기판을 포함하는 LSI 시스템 전체의 소비 전력을 저감할 수 있다.
본 발명에 있어서, 바람직하게는, 상기 절연체층의 내부에는 소정수 N(N은 2 이상의 정수)의 상기 도체가 매립되어 있고, 상기 소정수 N의 상기 도체는, 각각, 소정수 N의 상기 제 1 절연체에 의해 실질적으로 둘러싸여 있고, 상기 소정수 N의 상기 제 1 절연체는, μr≥εr의 관계를 만족하지 않는 제 2 절연체에 의해 상호간이 구획되어 있다. 즉, 각각의 상기 도체를 실질적으로 둘러싸는 상기 제 1 절연체가, 각각의 상기 도체마다, μr≥εr를 만족하지 않는 제 2 절연체로 구획되어 있다. 본 발명의 경우에는, 배선 등의 도체 주위에 발생한 자계를, 도체를 둘러싸는 제 1 절연체 내에 가둘 수 있어, 인접하는 배선 등의 도체간의 누화나 방사 노이즈를 억제시키고, 배선 등의 도체를 전파하는 신호의 신호 품질을 향상시킬 수 있다.
본 발명에 있어서, 바람직하게는, 상기 제 1 절연체는, 무기물에 자성체를 혼합하여 형성된 것이다. 무기물 내에 자성체(μr> 1)를 혼합함으로써, μr≥εr를 만족하는 제 1 절연체를 용이하게 실현할 수 있다. 무기물로서는, 실리카, 알루미나, 질화알루미늄, 질화실리콘, BST(티탄산 바륨스트론튬) 등의 세라믹, 또는 SOG(스핀온글래스)를 이용할 수 있다. SOG액은 막으로 되는 실록산 성분과 용매로서의 알콜 성분 등으로부터 조정된다. 이 용액을 스핀코팅법에 의해 기판 상에 도포하고, 열 처리로 용매 등을 증발시켜, 막을 경화하면 SOG 절연막이 형성된다. SOG란, 이들 용액으로 형성되는 막의 총칭이다. SOG는 실록산의 구조에 의해 실리카글래스, 알킬실록산폴리머, 알킬실세스키옥산폴리머(MSQ), 수소화 실세스키옥산폴리머(HSQ), 수소화 알킬실세스키옥산폴리머(HOSP)로 분류된다. 도포재로 분류하면, 실리카글래스는 제 1 세대 무기 SOG, 알킬실록산폴리머는 제 1 세대 유기 SOG, HSQ는 제 2 세대 무기 SOG, MSQ와 HOSP는 제 2 세대 유기 SOG가 된다. 실리카, 알루미나 등은 자성체 재료와 코스퍼터(cosputter)법에 의한 동시 스퍼터링에 의해 성막하거나, 분말을 자성체 재료 분말과 함께 페이스트 형상으로 혼련하여 그린시트(green sheet)로 하고 그것을 건조하여 소결시키는 방법에 의해 제 1 절연체로 해도 좋다. 세라믹 재료를 이용하는 경우도 마찬가지이다.
또는, 본 발명에서는, 제 1 절연체는, 합성 수지와 자성체를 함유하여 이루어지는 것이더라도 좋다. 이 경우에도, 합성 수지 내에 자성체(μr> 1)를 함유시킴으로써, μr≥εr를 만족하는 제 1 절연체를 용이하게 실현할 수 있다.
또, 제 1 절연체에는, 자성체와 합성 수지 이외에, 경화제, 경화촉진제, 난연제, 연질중합체, 내열안정제, 내후안정제(耐候安定劑), 노화방지제, 레벨링제, 대전방지제, 슬립제, 안티블로킹제, 방담제(防曇劑), 윤활제, 염료, 안료, 천연유, 합성유, 왁스, 유제, 충전제, 자외선흡수제 등을 함유시킬 수 있다.
본 발명에 있어서, 합성 수지로서는, 특별히 한정되지 않지만, 예컨대, 에폭시 수지, 페놀 수지, 폴리이미드 수지, 폴리에스테르 수지, 불소 수지, 변성 폴리페닐에테르 수지, 비스말레이미드 트리아진 수지, 변성 폴리페닐렌옥사이드 수지, 규소 수지, 벤조시클로부텐 수지, 폴리에틸렌 나프탈레이트 수지, 폴리시클로올레핀 수지, 폴리올레핀 수지, 플루오르카본폴리머, 시아네트에스테르 수지, 멜라민 수지, 및 아크릴 수지 등이 예시된다.
이들 수지는, 대표적인 자성 재료인 페라이트계 재료에 비교하여 저유전율이기 때문에, 투자율 증가의 효과를 상쇄시키는 일없이 임피던스 증가의 효과를 발휘할 수 있다. 유전 손실(tanδ)이 작고, 수분이나 불필요 유기물의 함유가 적은 수지가 바람직하며, 비유전율이 대략 2∼3이고, tanδ=2×10-4이며, 폴리시클로올레핀 수지, 폴리올레핀 수지, 또는 플루오르카본폴리머가 특히 바람직하다.
또, 본 발명에서는, 상기 자성체는, 상술한 무기물 또는 수지중에 미립자(분말)로서 균일하게 분산시키는 것이 바람직하다. 상기 자성체는 전기 절연성의 것이라도, 도전성의 것이라도 좋다. 전기 절연성의 자성체로서는, 특별히 한정되지 않지만, Co, Ni, Mn, Zn 등을 포함하는 금속산화물 자성체가 예시된다. 절연성의 자성체를 함유시킴으로써 회로 기판을 구성하는 제 1 절연체에 있어서의 과전류 손실이 무시할 수 있을 정도로 작아지고, 회로 기판의 투자율을 올리는 것에만 기여한다. 또, 회로 기판의 과전류 손실을 저감할 수 있으므로, 수백 ㎒∼1㎓ 정도의 고주파에서도 손실을 억제할 수 있다. 도전성의 자성체로서는, Fe, Ni, Co, Cr 등의 금속 자성원소의 단체 또는 합금의 분말이 예시된다. 상기 금속 자성원소의 단체 또는 합금의 분말이 상술한 무기물 또는 수지중에 분산되어 있기 때문에, 제 1 절연체는 전체로서 전기 절연성이 확보된다.
본 발명에서는, 합성 수지 100 중량부에 대한 자성체의 양은 각별히 제한되지 않지만, 통상 1/106∼300 중량부의 비율로, 상기 제 1 절연체에 함유되어 있다. 자성체의 함유 비율을 상기 범위로 함으로써 본 발명의 작용 효과가 증대한다. 또, 자성체의 함유 비율이 지나치게 낮으면, 상기 제 1 절연체 내의 자성체 존재량이 감소하기 때문에 본 발명의 작용 효과가 적어지고, 반대로, 지나치게 높으면, 균일한 분산성을 얻을 수 없는 등, 제조상의 곤란이 발생하는 경향이 있다.
이와 같이 본 발명에 따르면, 종래 200Ω 정도가 상한이던 신호 전송 선로의 특성 임피던스를, 300Ω 이상, 바람직하게는 500Ω 이상까지 높여, 프린트 배선 기판 등의 회로 기판을 포함하는 LSI 시스템 전체의 소비 전력을 감할 수 있다. 또한, 본 발명에 따르면, 인접 배선과의 누화나 방사 노이즈를 억제시켜, 배선을 전파하는 신호의 신호 품질을 향상시킬 수 있다.
(B) 상기 제 3 목적을 달성하기 위한 본 발명에 따른, 전자기기에 있어서 필요 불가결한 다층 배선 기판으로서의 회로 기판은 이하와 같다. 또한, 본 발명에 따른, 그들 회로 기판을 이용한 전자기기와, 본 발명에 따른 회로 기판의 제조 방법은 이하와 같다.
(1) 서로 대향하는 제 1 및 제 2 주 표면을 갖는 절연체층과, 상기 절연체층의 상기 제 1 및 상기 제 2 주 표면에 형성된 제 1 및 제 2 배선층을 갖고, 상기 절연체층의 비유전율을 εr, 비투자율을 μr로 했을 때, 상기 절연체층의 적어도 일부가 εr≤μr의 관계를 만족하는 것을 특징으로 하는 회로 기판.
(2) 서로 대향하는 제 1 및 제 2 주 표면을 갖는 절연체층과, 상기 절연체층의 상기 제 1 및 상기 제 2 주 표면에 형성된 제 1 및 제 2 배선층을 갖고, 상기 절연체층의 비유전율을 εr, 비투자율을 μr로 했을 때, 상기 절연체층의 적어도 일부가 εr≤μr의 관계를 만족하는 회로 기판을 갖는 것을 특징으로 하는 전자기기.
(3) 상기 (2)항에 기재된 전자기기에 있어서, 전지를 갖고, 상기 전지로부터 전원 공급을 받아 동작하는 것을 특징으로 하는 전자기기.
(4) 상기 (2)항에 기재된 전자기기에 있어서, 전지를 갖고, 상용 전원으로부터 전원 공급을 받지 않고 상기 전지로부터 전원 공급을 받아 동작하는 것을 특징으로 하는 전자기기.
(5) 상기 (2)∼(4)항 중 어느 한 항에 기재된 전자기기에 있어서, 상기 전자기기는 휴대전화인 것을 특징으로 하는 전자기기.
(6) 상기 (2)∼(4)항 중 어느 한 항에 기재된 전자기기에 있어서, 상기 전자기기는 퍼스널컴퓨터인 것을 특징으로 하는 전자기기.
(7) 구멍을 갖는 절연체층을 갖고, 해당 절연체층의 비유전율을 εr, 비투자율을 μr로 했을 때, 상기 절연체층의 적어도 일부가 εr≤μr의 관계를 만족하는 회로 기판의 제조 방법에 있어서,
상기 구멍의 내부를, 순수(純水)에 O3 및 CO2을 첨가함으로써 pH를 산성으로 조정한 오존함유 산성순수로 초음파 세정을 하는 공정과,
순수에 H2 및 NH3을 첨가함으로써 pH를 알칼리성으로 조정한 수소함유첨가 알칼리순수로 초음파 세정을 하는 공정을 갖는 것을 특징으로 하는 회로 기판의 제조 방법.
(8) 구멍을 갖는 절연체층을 갖고, 해당 절연체층의 비유전율을 εr, 비투자율을 μr로 했을 때, 상기 절연체층의 적어도 일부가 εr≤μr의 관계를 만족하는 회로 기판의 제조 방법에 있어서,
상기 절연체층에 상기 구멍을, 파장 400㎚ 이하, 또는 700㎚ 이상의 레이저광을 이용하여 형성하는 공정을 갖는 것을 특징으로 하는 회로 기판의 제조 방법.
(9) 서로 대향하는 제 1 및 제 2 주 표면을 갖고 상기 제 1 및 상기 제 2 주 표면에 수직인 구멍을 갖는 절연체층과, 상기 절연체층의 상기 제 1 및 상기 제 2 주 표면에 형성된 제 1 및 제 2 배선층을 갖고, 상기 절연체층의 비유전율을 εr, 비투자율을 μr로 했을 때, 상기 절연체층의 적어도 일부가 εr≤μr의 관계를 만족하고, 상기 구멍의 내면에, 상기 제 1 및 상기 제 2 배선층에 접촉한 상태로 형성되며, 상기 제 1 및 상기 제 2 배선층을 전기적으로 접속하기 위한 전기적 접속체를 더 갖는 것을 특징으로 하는 회로 기판.
(10) 서로 대향하는 제 1 및 제 2 주 표면을 갖고 상기 제 1 및 상기 제 2 주 표면에 수직인 구멍을 갖는 절연체층과, 상기 절연체층의 상기 제 1 및 상기 제 2 주 표면에 형성된 제 1 및 제 2 배선층을 갖고, 상기 절연체층의 비유전율을 εr, 비투자율을 μr로 했을 때, 상기 절연체층의 적어도 일부가 εr≤μr의 관계를 만족하고, 상기 구멍의 내면에, 상기 제 1 및 상기 제 2 배선층에 접촉한 상태로 형성되며, 상기 제 1 및 상기 제 2 배선층을 전기적으로 접속하기 위한 전기적 접속체를 더 갖는 회로 기판을 갖는 것을 특징으로 하는 전자기기.
(11) 상기 (10)항에 기재된 전자기기에 있어서, 전지를 갖고, 상기 전지로부터 전원 공급을 받아 동작하는 것을 특징으로 하는 전자기기.
(12) 상기 (10)항에 기재된 전자기기에 있어서, 전지를 갖고, 상용 전원으로부터 전원 공급을 받지 않고 상기 전지로부터 전원 공급을 받아 동작하는 것을 특징으로 하는 전자기기.
(13) 상기 (10)∼(12)항 중 어느 한 항에 기재된 전자기기에 있어서, 상기 전자기기는 휴대전화인 것을 특징으로 하는 전자기기.
(14) 상기 (10)∼(12)항 중 어느 한 항에 기재된 전자기기에 있어서, 상기 전자기기는 퍼스널컴퓨터인 것을 특징으로 하는 전자기기.
이후 본 발명에 있어서, εr≤μr의 관계를 만족하는 절연체를 자성 유전체 또는 자성 유전체부라고 부른다.
본 발명에서는, 자성 유전체를 이용한 회로 기판을 다층으로 형성할 수 있기 때문에, 다양한 전자기기를 저소비 전력으로 구성하는 것이 가능해진다. 일부의 배선층에 자성 유전체를 이용함으로써 자성 유전체 내부에서 자장을 누설하는 것이 감소하여, 저소비 전력성을 유지하면서, 배선층간의 누화를 감소할 수 있다.
도 1은 종래의 마이크로스트립 선로의 배선폭과 특성 임피던스의 관계를 나타내는 특성도,
도 2는 본 발명의 프린트 배선 기판의 구조를 나타내는 단면도,
도 3(a)∼(d)는 본 발명의 프린트 배선 기판의 제조 방법을 나타내는 단면도,
도 4는 도 3의 제조 방법에 의해서 얻어진 프린트 배선 기판의 구조를 나타내는 단면도,
도 5는 본 발명의 프린트 배선 기판의 구조를 나타내는 단면도,
도 6은 본 발명의 프린트 배선 기판의 구조를 나타내는 단면도,
도 7(a) 및 (b)는 본 발명의 프린트 배선 기판의 구조를 나타내는 단면도,
도 8은 본 발명의 프린트 배선 기판의 구조를 나타내는 단면도,
도 9는 본 발명의 프린트 배선 기판의 구조를 나타내는 단면도,
도 10은 본 발명의 프린트 배선 기판의 구조를 나타내는 단면도,
도 11은 본 발명의 프린트 배선 기판의 구조를 나타내는 단면도,
도 12는 본 발명의 프린트 배선 기판의 구조를 나타내는 단면도,
도 13(a)∼13(c)는 도 11의 프린트 배선 기판의 제조과정을 나타내는 단면도,
도 14는 본 발명의 구체예 및 비교예에 있어서의 프린트 배선 기판에 스트립 선로를 구성한 경우의, 특성 임피던스와 배선폭의 관계를 나타내는 특성도,
도 15는 본 발명의 구체예에 있어서의 프린트 배선 기판에 스트립 선로를 구성한 경우의, 특성 임피던스와 비투자율의 관계를 나타내는 특성도,
도 16은 본 발명의 구체예에 있어서의 제 1 절연체를 이용한 프린트 배선 기판에 형성한 전송 선로의 특성 임피던스와 전력 소비량과 주파수의 관계를 나타내는 특성도,
도 17은, 본 발명의 실시예 1에 따른, 자성 유전체를 이용한 다층 회로 기판의 제조 공정의 일 단계를 나타내는 단면도,
도 18은, 본 발명의 실시예 1에 따른, 자성 유전체를 이용한 다층 회로 기판의 제조 공정의 일 단계를 나타내는 단면도,
도 19는, 본 발명의 실시예 1에 따른, 자성 유전체를 이용한 다층 회로 기판의 제조 공정의 일 단계를 나타내는 단면도,
도 20은, 본 발명의 실시예 1에 따른, 자성 유전체를 이용한 다층 회로 기판의 제조 공정의 일 단계를 나타내는 단면도,
도 21은, 본 발명의 실시예 1에 따른, 자성 유전체를 이용한 다층 회로 기판의 제조 공정의 일 단계를 나타내는 단면도,
도 22는, 본 발명의 실시예 1에 따른, 자성 유전체를 이용한 다층 회로 기판의 제조 공정의 일 단계를 나타내는 단면도,
도 23은, 본 발명의 실시예 1에 따른, 자성 유전체를 이용한 다층 회로 기판의 제조 공정의 일 단계를 나타내는 단면도,
도 24는, 본 발명의 실시예 1에 따른, 자성 유전체를 이용한 다층 회로 기판의 제조 공정의 일 단계를 나타내는 단면도,
도 25는, 본 발명의 실시예 1에 따른, 자성 유전체를 이용한 다층 회로 기판의 제조 공정의 일 단계를 나타내는 단면도,
도 26은, 본 발명의 실시예 1에 따른, 자성 유전체를 이용한 다층 회로 기판의 제조 공정의 일 단계를 나타내는 단면도,
도 27은, 본 발명의 실시예 1에 따른, 자성 유전체를 이용한 다층 회로 기판의 단면도,
도 28은, 본 발명의 실시예 2에 따른, 자성 유전체를 이용한 다층 회로 기판의 단면도,
도 29는, 본 발명의 실시예 3에 따른, 자성 유전체를 이용한 다층 회로 기판의 제조 공정의 일 단계를 나타내는 단면도,
도 30은, 본 발명의 실시예 3에 따른, 자성 유전체를 이용한 다층 회로 기판의 제조 공정의 일 단계를 나타내는 단면도,
도 31은, 본 발명의 실시예 3에 따른, 자성 유전체를 이용한 다층 회로 기판의 제조 공정의 일 단계를 나타내는 단면도,
도 32는, 본 발명의 실시예 3에 따른, 자성 유전체를 이용한 다층 회로 기판의 제조 공정의 일 단계를 나타내는 단면도,
도 33은, 본 발명의 실시예 3에 따른, 자성 유전체를 이용한 다층 회로 기판의 제조 공정의 일 단계를 나타내는 단면도,
도 34는, 본 발명의 실시예 3에 따른, 자성 유전체를 이용한 다층 회로 기판의 제조 공정의 일 단계를 나타내는 단면도,
도 35는, 본 발명의 실시예 3에 따른, 자성 유전체를 이용한 다층 회로 기판의 제조 공정의 일 단계를 나타내는 단면도,
도 36은, 본 발명의 실시예 3에 따른, 자성 유전체를 이용한 다층 회로 기판의 단면도,
도 37(a) 및 37(b)는, 본 발명의 실시예 4에 따른, 자성 유전체를 이용한 다층 회로 기판의 제조 공정의 일 단계의 설명에 사용하는 사진,
도 38은 본 발명의 실시예에 따른 다층 회로 기판을 갖는 전자기기로서 휴대전화를 도시하는 도면,
도 39는 본 발명의 실시예에 따른 다층 회로 기판을 갖는 전자기기로서 퍼스널컴퓨터(PC)를 도시하는 도면이다.
(A) 다음에, 본 발명의 프린트 배선 기판을 도면에 나타내는 실시예에 근거하여 설명한다.
(실시예 1(프린트 배선 기판))
도 2에 도시하는 바와 같이, 본 발명의 일 실시예에 따른 회로 기판으로서의 프린트 배선 기판(100)은, 제 1 절연체(101)를 갖는 절연체층과, 이 절연체층의 내부에 매립된 배선(도체)(104)을 갖는다.
구체적으로는, 프린트 배선 기판(100)은, 판형상 또는 막형상의 제 1 절연체(101)와, 그 제 1 절연체(101)의 하면에 형성된 제 1 도전막(102)과, 제 1 절연체(101)의 상면에 형성된 제 2 도전막(103)과, 제 1 절연체(101)에 내포되어 이루어지는 복수의 배선(도체)(104)을 갖는다. 본 실시예의 배선 기판(100)은, 예컨대 스트립 선로를 위한 기판으로서 이용된다.
배선(104)의 두께 T2는, 특별히 한정되지 않지만, 배선 기판(100)을 스트립 선로로서 이용하는 경우에는, 신호 주파수를 f, 배선(104)의 도전율을 σ, 배선(104)의 투자율을 μi로 했을 때에 전자파 침입의 표피깊이 {1/(πfμiσ)}1／2 이상 인 것이 바람직하다. 배선(104)을 둘러싸는 제 1 절연체(101)의 두께 T1는 특별히 한정되지 않지만, 배선(104)과 제 1 도전막(102) 및 제 2 도전막(103)의 거리 a, b 중 작은 쪽을 T'로 하여, T'≥{1/(πfμiσ)}1／2인 것이 바람직하다. 이와 같이 하는 것으로, 신호의 에너지를 절연체 중에 집중할 수 있어, 배선에 있어서의 손실을 저감할 수 있다. 배선(104)은, 바람직하게는, 제 1 절연체(101)의 두께 방향의 대략 중앙부에 배치된다.
배선(104)의 폭 W는, 특별히 한정되지 않지만, {1/(πfμiσ)}1／2 이상인 것이 바람직하다. 배선(104)의 상호간의 거리 P는 각 배선 상호간에 균일이더라도 불균일이더라도 좋고, 또한 특별히 한정되지 않지만, 바람직하게는 상기 T' 이상의 간격이며, 이렇게 함으로써, 인접하는 배선간의 누화를 저감할 수 있다. 또, 제 1 절연체(101)의 내부에 매립되는 배선(104)의 수는, 특별히 한정되지 않고, 또한, 배선(104)은 제 1 절연체(101) 중의 두께 방향으로 복층 형성되더라도 좋고, 또한, 참조부호 101, 102, 103, 104로 구성되는 회로 기판을 복층 형성하더라도 좋다.
제 1 절연체(101)의 양면에 형성되는 도전막(102, 103)의 두께 T3은, 특별히 한정되지 않지만, {1/(πfμiσ)}1／2 이상인 것이 바람직하다.
제 1 절연체(101)는 저유전율의 합성 수지에 미소한 자성체 분말을 혼합함으로써 얻어진다. 미소한 자성체 분말은 자구(磁區) 치수에 비해 충분히 작고, 예컨대 수십㎚ 정도, 또는 그 이하의 크기이다. 자성체 분말은 절연체이며, 예컨대 Co, Ni, Mn, Zn 등을 포함하는 금속산화물 자성체를 가스중증발법, 아토마이즈법, 화학합성법 등에 의해, 자구 치수보다도 작은, 수십㎚ 이하 정도의 크기의 구형상, 편평형상 또는 섬유형상으로 형성한다. 또는, 자성체 분말은, 금속 자성체의 미소분말을 형성하고, 그것을 산화 처리함으로써 얻더라도 좋다.
상기에 의해 얻어진 미소한 자성체 분말을 합성 수지중에 혼합하여 성형함으로써, 도 2에 나타내는 제 1 절연체(101)를 얻을 수 있다. 합성 수지 재료로서는, 특별히 한정되지 않고, 먼저 예시된 것을 들 수 있다.
일반적으로, 자성체는 스토크의 한계에 의해 고주파가 될수록 투자율이 저하한다. 따라서, 본 실시예의 회로 기판을 고주파 용도에 이용하는 경우에는, 제 1 절연체(101)의 유전율은 낮은 쪽이 바람직하다. 합성 수지는, 대표적인 자성 재료인 페라이트 재료 등에 비해 저유전율이기 때문에, 고주파 영역에서도, 고유 임피던스 증가의 효과를 발휘할 수 있다. 이 관점에서, 바람직한 합성 수지로서는, 상술한 바와 같은 폴리시클로올레핀 수지나 폴리올레핀 수지가 특히 바람직하다.
도전막(102, 103) 및 배선(104)의 재질은 도전성 재료이면 특별히 한정되지 않고, 통상의 배선 재료, 예컨대 동, 금, 은, 알루미늄 등의 금속 재료를 주성분으로 하는 재료 등이 이용된다.
배선(104)을 제 1 절연체(101)의 내부에 매립하기 위해서는, 예컨대 아래와 같이 하여 실행한다.
도 3(a)에 도시하는 바와 같이, 우선, 제 1 절연체(101)의 하부 절연층(101a)을 시트 형상으로 성형한다. 그 하부 절연층(101a)의 하면에, 제 1 도전막 (102)을 형성하고, 또한, 하부 절연층(101a)의 상면에 배선층(104a)을 형성한다. 제 1 도전막(102) 및 배선층(104a)은, 예컨대 Cu막을 도금법, 스퍼터법, 유기 금속 CVD법, Cu 등의 금속막의 접착법 등에 의해 형성할 수 있다.
다음에, 도 3(b)에 도시하는 바와 같이, 배선층(104a)을 포토리소그래피법 등에 의해 패터닝하여, 소망 패턴의 배선(104)을 형성한다. 계속해서, 도 3(c)에 도시하는 바와 같이, 배선(104)이 형성된 하부 절연층(101a)의 위에, 상부 절연층(101b)을 적층한다. 상부 절연층(101b)은, 예컨대 하부 절연층(101a)과 마찬가지로 하여 시트 형상으로 성형되고, 하부 절연층(101a)의 위에, 예컨대 프레스법에 의해 대항하게 한다. 그 후, 도 3(d)에 도시하는 바와 같이, 상부 절연층(101b)의 위에 제 2 도전막(103)을 제 1 도전막(102)과 마찬가지로 하여 형성한다.
또, 상부 절연층(101b)은, 예컨대 스핀코팅법이나 도포법 등으로 형성하더라도 좋다. 예컨대 크실렌 등의 용매 중에 수지 재료를 함유시키고, 그것에 계면 활성제 등에 의해서 페라이트 등의 미소 자성 재료(微小磁性材料)를 균일하게 분산시킨 용액을 스핀코팅법 등으로 하부 절연층(101a)의 위에 도포하여 소성하고, 용매를 증발시켜 고화시킨 상부 절연층(101b)을 형성하더라도 좋다.
이렇게 하여 얻어진 회로 기판은, 도 4에 도시하는 바와 같이, 제 1 절연체(101)를 하부 절연층(101a)과 상부 절연층(101b)으로 구성한다. 하부 절연층(101a)과 상부 절연층(101b)은 동일한 재료에 의해 형성된 것이더라도, 다른 재료에 의해 형성된 것이더라도 좋다. 단, 이들 절연층(101a, 101b)은, 양쪽 모두 μr≥εr를 만족하는 것이 바람직하다.
또한, 적어도 어느 하나의 절연층은, LSI의 제조 과정에서 이용되는 무기 SOG(Spin 0n Glass)의 수소화 실세스키옥산폴리머(HSQ) 등의 무기물에 미소 자성 재료를 혼합하여 도포·소성하는 것으로 형성하더라도 좋다.
본 실시예의 배선 기판(100)에 의하면, 도체간의 절연 재료로서, μr≥εr를 만족하는 제 1 절연체(101)를 이용하고 있기 때문에, 고유 임피던스를 377Ω 정도 이상, 바람직하게는 300Ω 이상, 또는 500Ω 이상으로 높일 수 있고, 이에 따라, 프린트 배선 기판 등의 회로 기판을 포함하는 LSI 시스템 전체의 소비 전력을 저감할 수 있다.
또한, 본 실시예에서는, 배선(104)이 제 1 절연체(101) 중에 매립되어 있기 때문에, 배선(104) 주위에 발생한 자계를, 배선을 둘러싸는 제 1 절연체(101) 내에 가둘 수 있어, 인접하는 배선(104)간의 누화나 방사 노이즈를 억제시키고, 배선(104)을 전파하는 신호의 신호 품질을 향상시킬 수 있다.
(실시예 2(프린트 배선 기판))
도 5에 도시하는 바와 같이, 본 실시예에서는, 배선(104) 주위를 제 2 절연체(105)로 둘러싸고, 또한 그 주위를 제 1 절연체(101)로 둘러싸고 있는 것 이외는, 상기 실시예 1과 마찬가지의 구성을 갖고, 마찬가지의 작용 효과를 기대할 수 있다.
이하, 각 실시예에서는, 상기 실시예 1과 공통된 부재에는 동일 부호를 부여하고, 그 설명을 일부 생략하며, 이하, 상위점에 대해서만 상세히 설명한다.
본 실시예에서는, 배선(104)을 둘러싸는 제 2 절연체(105)는 미소 자성 재료를 포함하지 않는 통상의 합성 수지로 구성되어 있다. 이 제 2 절연체(105)는, μr<εr 이며, μr≥εr를 만족하지 않는다. 이 제 2 절연체(105)의 두께는, 도 2에 나타내는 배선(104)의 상호간의 거리 P의 1/2보다도 작으면 좋고, 1/3 이하인 것이 바람직하다.
또한, 이 제 2 절연체(105)는, 도 6에 도시하는 바와 같이, 반드시 배선(104)의 전주(全周)를 덮을 필요는 없고, 배선(104)의 일부만을 덮고 있더라도 좋다.
또한, 도 7(a)에 도시하는 바와 같이, 제 1 절연체(101)는, 배선(104)의 전주를 덮지 않고, 배선(104)의 일부(106)가 제 2 절연체(105)로 둘러싸여 있더라도 좋다. 또한, 도 7(b)에 도시하는 바와 같이, 제 1 절연체(101)는, 제 1 절연체(101)와 배선(104) 사이에 제 2 절연체(105)를 유지한 상태에서, 배선(104)의 일부(106)를 제외하고 둘러싸도록 하고, 배선(104)의 일부(106)는 제 2 절연체(105)로 둘러싸여 있더라도 좋다. 또한, 배선(104)의 취출구에서는, 스루홀 접속부 등에서 배선(104)이 제 1 절연체(101)로 둘러싸여 있지 않은 부분이 있더라도 좋다. 도 7(a) 및 도 7(b)에 도시하는 바와 같이, 배선(104) 주위에서, 제 1 절연체(101)로 둘러싸여 있지 않은 부분(106)의 폭 W2min은, 그 폭 W2min과 평행한 방향의 배선(104)의 최대폭 W1max보다도 좁은 것이 바람직하다.
(실시예 3(프린트 배선 기판))
도 8에 도시하는 바와 같이, 본 실시예에서는, 배선(104)의 주위를, 구형상의 제 1 절연체(201)(제 1 절연체(101)와 형상이 다를 뿐임)가 분산되어 있는 제 1 절연체(205)로 둘러싸고 있는 것 이외는, 상기 실시예 1과 마찬가지의 구성을 갖고, 마찬가지의 작용 효과를 기대할 수 있다.
본 실시예에서는, 구형상의 제 1 절연체(201)가 분산되어 있는 제 1 절연체(205)로 배선(104)을 둘러싸고 있고, 이것은, 즉, 배선(도체)(104)을 제 1 절연체(201)로 실질적으로 둘러싸고 있는 것으로 된다.
또한, 도 9에 나타내는 실시예에서는, 편평형상의 제 1 절연체(301)가 분산되어 있는 제 1 절연체(305)로 배선(104)을 둘러싸고 있고, 이것은, 즉, 배선(도체)(104)을 제 1 절연체(301)로 실질적으로 둘러싸고 있는 것으로 된다.
또한, 도 10에 나타내는 실시예에서는, 섬유형상의 제 1 절연체(401)가 분산되어 있는 제 1 절연체(405)로 배선(104)을 둘러싸고 있고, 이것은, 즉, 배선(도체)(104)을 제 1 절연체(401)로 실질적으로 둘러싸고 있는 것으로 된다.
(실시예 4(프린트 배선 기판))
도 11에 도시하는 바와 같이, 본 실시예에서는, 제 1 도전막(102)과 제 2 도전막(103) 사이에 형성된 판형상 또는 막형상의 μr≥εr를 만족하는 제 1 절연체(501)가, 각각의 배선(104)마다, μr≥εr를 만족하지 않는 제 2 절연체(505)로 구획되어 있다.
제 1 절연체(501)는 상기 실시예 1의 배선 기판(100)에서의 제 1 절연체(101)와 마찬가지의 재질이며, 마찬가지로 해서 제조된다. 제 2 절연체(505)는 통상의 합성 수지이며, 자성체 분말이 분산되어 있지 않다.
제 1 절연체(501)의 폭 W4는, 배선(104)의 폭 W보다도 큰 것이 필요하며, 배선(104)이 제 1 절연체(501)에 실질적으로 둘러싸여 있으면 좋다. 배선(104)은 제 1 절연체(501)의 폭 방향의 대략 중앙부근에 배치되는 것이 바람직하다. 제 2 절연체(505)의 폭 W3는 폭 W4보다도 작더라도 좋고, 구체적으로는, 0보다 크며, 배선(104)이 제 1 절연체(501)에 실질적으로 둘러싸이도록 결정된다. 즉, 도 12에 도시하는 바와 같이, 제 2 절연체(505)의 최소폭 W3min은, 제 1 절연체(501)로 배선(104)의 주위가 둘러싸여 있지 않은 부분(605)(제 2 절연체(505)와 같은 재질)의 최소폭 W2min 이상이면 좋다.
제 1 절연체(501)와 제 2 절연체(505)를 교대로 반복하여 형성되는 배선 기판은, 예컨대 아래와 같이 하여 제조할 수 있다.
즉, 우선, 도 13(a)에 도시하는 바와 같이, 도 4에 나타내는 공정과 마찬가지로 하여, 배선(104)이 제 1 절연체(501)의 내부에 매립된 기판을 형성한다. 그 후, 도 13(b)에 도시하는 바와 같이, 레이저 가공 등에 의해, 도 11에 나타내는 제 2 절연체(505)가 형성되는 패턴으로 홈(505a)을 형성한다. 그 후, 도 13(c)에 도시하는 바와 같이, 홈(505a)의 위에서 스핀코팅법 등으로, 제 2 절연체(505)로 되는 수지를 유입시켜, 제 2 절연체(505, 505b)로 이루어지는 절연체를 형성하고, 그 후에, 여분의 절연체 부분(505b)을 제거한다.
본 실시예에 따른 배선 기판에 의하면, 각 제 1 절연체(501) 중에 각각 배선(104)이 매립되고, 또한, 각 제 1 절연체(501)는 제 2 절연체(505)로 구획되어 있다. 이 때문에, 본 실시예에 따르면, 상기 실시예 1의 작용 효과를, 더 증진시킬 수 있다. 즉, 본 실시예에 따르면, 배선(104) 주위에 발생한 자계를, 배선(104)을 둘러싸는 제 1 절연체(501) 내에 더 유효히 가둘 수 있어, 인접하는 배선(104)간의 누화나 방사 노이즈를 억제시키고, 배선(104)을 전파하는 신호의 신호 품질을 향상시킬 수 있다.
또, 본 발명은 상술한 실시예에 한정되는 것이 아니라, 본 발명의 범위 내에서 여러 가지로 개변할 수 있다.
예컨대, 본 발명에 따른 회로 기판은 스트립 선로 이외의 회로, 예컨대 마이크로스트립 선로, 또는 그 밖의 회로를 위한 기판 이외에도 이용할 수 있다.
(구체예)
이하, 본 발명을 더 상세한 구체예에 근거하여 설명하지만, 본 발명은 이들 구체예에 한정되지 않는다.
(구체예 1)
이 미소 자성체 분말을, 폴리시클로올레핀 수지(노르보넨계 시클로올레핀의 개환 중합체(開環重合體) 변성체(Tg=170℃) 100부, 비스페놀계 경화제 40부, 및 이미다졸계 효과촉진제 0.1부를 용제에 용해시켜 얻은 바니시(varnish)에, 절연체로 이루어지는 미소 자성체 분말인 페라이트재(도다공업사제)를 균일하게 분산시키고, 캐스트성형 후, 열 처리하여, 두께 T1=100㎛의 도 2에 나타내는 제 1 절연체(101)를 얻었다. 이 제 1 절연체(101)의 비유전율 ε는 2.9였다. 자성체 분말의 분산량은 바니시의 용제 이외의 성분중량 100중량부에 대하여 100중량부의 비율이었다.
또, 제 1 절연체(101)의 내부에는, 단면폭 W가 10㎛이고 단면두께 T2가 10㎛인 동 금속으로 구성된 배선(104)을, 배선 간격 P=200㎛로 두께 방향의 대략 중앙에 배치되도록 매립했다.
다음에, 제 1 절연체(101)의 하면 및 상면에 동 도금을 실시해서, 두께 20㎛의 도전막(102, 103)을 형성하여, 배선 기판(100)을 얻었다.
이 배선 기판(100)에서의 제 1 절연체(101)의 투자율 μ를 측정한바, 25이었다.
배선(104)의 폭 W를 1∼100㎛의 사이에서 변화시켜, 특성 임피던스와의 관계를 구한 결과를 도 14의 실선으로 나타낸다.
(비교예 1)
제 1 절연체(101)의 대신에, 상기 바니시에 미소 자성체 분말을 분산시키지 않고, 절연체를 얻은 것 이외는, 상기 구체예 1과 마찬가지로 하여, 배선 기판을 제조했다. 절연체의 비유전율 ε=2이며, 배선 기판의 투자율 μ=1이었다. 배선(104)의 폭 W를 1∼100㎛의 사이에서 변화시켜, 특성 임피던스와의 관계를 구한 결과를 도 14의 점선으로 나타낸다.
(평가 1)
도 14에 도시하는 바와 같이, 본 발명의 구체예의 쪽이 비교예(종래형 스트립 라인)에 비교하여, 특성 임피던스가 향상하고 있는 것을 확인할 수 있었다. 즉, 종래에는, 100∼200Ω이 한계이던 특성 임피던스를, 본 구체예에서는, 300∼500Ω 정도 이상으로 할 수 있는 것을 확인할 수 있었다. 또한, 배선 임피던스를 높이기 위해서 배선폭을 극단적으로 가늘게 할 필요가 없기 때문에, 배선 저항에 의한 손실을 감소시킬 수 있다.
(구체예 2)
제 1 절연체(101)에서의 자성체 분말의 분산량을 변화시켜, 100㎒에서의 제 1 절연체(101)의 투자율을 1∼100의 범위로 변화시킨 것 이외는, 구체예 1과 마찬가지로 하여 배선 기판을 제조했다. 배선 기판(100)에 형성한 전송 선로의 특성 임피던스와 제 1 절연체(101)의 비투자율의 관계를 도 15에 나타낸다. 비투자율이 25 정도에서 특성 임피던스가 500Ω, 비투자율이 100 정도에서 특성 임피던스가 1000Ω인 전송 선로를 얻을 수 있는 것을 확인할 수 있었다.
(구체예 3)
구체예 1에 있어서의 배선 기판 중, 특성 임피던스가 500Ω인 것을 선택하여 주파수와 소비 전력의 관계를 구한 결과를 도 16 중의 곡선 A로 나타낸다.
(비교예 2)
비교예 1에 있어서의 배선 기판 중, 특성 임피던스가 50Ω인 것을 선택하여 주파수와 소비 전력과의 관계를 구한 결과를 도 16 중의 곡선 B로 나타낸다.
(평가 2)
도 16에 도시하는 바와 같이, 1㎓를 넘은 부근에서 회전자화공명 주파수에 가까이 가기 때문에 자성체의 손실이 증가하기 시작하지만, 1㎓ 정도보다 작은 주파수에서는, 미소 자성체로 되어 있는 단자구(單磁區) 구조 때문에, 자벽(磁壁) 운동이 정지하고 있어, 낮은 손실을 실현할 수 있다. 비투자율을 25로 조정한 구체예 3의 제 1 절연체 중에 전송 선로 배선을 형성하고 특성 임피던스를 500Ω로 함으로써 종래예인 비교예 2의 50Ω의 특성 임피던스에 비해, 1/10의 저소비 전력화를 달성할 수 있는 것을 확인할 수 있었다.
또한, 종래, 일반적으로 이용되는 50Ω의 특성 임피던스의 경우와 비교하여, 구체예 3에서는, 500Ω 정도 또는 그 이상의 특성 임피던스를 용이하게 형성할 수 있기 때문에, 배선을 흐르는 전류를 1/10 정도 또는 그 이하로 할 수 있어, 프린트 배선 기판이나 배선을 구동하는 버퍼 회로에서의 소비 전력이 1/10 이하로 되는 것을 확인할 수 있었다.
상기 구체예는 프린트 배선 기판에 본 발명을 적용한 경우를 나타내지만, LSI 회로의 내부 배선에, 본 발명을 적용하더라도 좋고, 동일한 효과를 얻을 수 있다.
(B) 다음에, 본 발명의 실시예에 따른, 자성 유전체를 이용한 다층 회로 기판에 대하여 도면을 참조하여 설명한다.
(실시예 1(다층 회로 기판))
본 발명의 실시예 1에 따른, 자성 유전체를 이용한 다층 회로 기판은 아래와 같이 하여 제조된다.
1) 도 17에 도시하는 바와 같이, 두께 50㎛의 제 1 자성 유전체(비투자율 μr=25, 비유전율 εr=2)(11) 상에, 무전해도금법에 의해 동 도금을 실시하여, 두께 10㎛의 제 1 배선용 도전체층(21)을 형성했다.
2) 다음에, 도 18에 도시하는 바와 같이, 제 1 배선용 도전체층(21) 상에 포토레지스트(31)를 도포하여, 마스크얼라이너에 의해 노광한 후, 소정의 현상액으로 현상함으로써 배선을 형성하지 않는 부분에 포토레지스트(31)에 개구부를 마련했다.
3) 다음에, 도 19에 도시하는 바와 같이, 염화 제 2 동 용액에 의해, 포토레지스트(31)의 개구부로부터 노출하는 제 1 배선용 도전체층(21)의 동을 에칭하여, 제 1 배선층 패턴(21')을 형성했다. 그 후, 포토레지스트를 레지스트 박리액에 의해 박리했다.
4) 다음에, 도 20에 도시하는 바와 같이, 제 1 배선층 패턴(21')을 덮는 모양으로, 절연체층으로서 제 2 자성 유전체층(12)(비투자율 μr=25, 비유전율 εr=2)을 진공프레스법에 의해 형성했다.
5) 다음에, 도 21에 도시하는 바와 같이, 제 2 자성 유전체층(12) 상에 무전해도금법에 의해 동 도금을 실시하여, 두께 10㎛의 제 2 배선용 도전체층(22)을 형성했다.
6) 다음에, 도 22에 도시하는 바와 같이, 제 1 배선층 패턴(21')과 제 2 배선용 도전체층(22)의 접속에 사용하는 접속홀(41)을, 탄산가스 레이저광에 의해 형성했다.
7) 도 22에 있어서, 접속홀(41) 내부를 충분히 세정하기 위해서, 탈기한 순수에 O3를 5㎎/L 함유시키고, 또한 CO2을 첨가함으로써 pH를 4∼5로 조정한 오존함유 산성순액에 기판을 침지하여 1㎒의 초음파에 의해 초음파 세정을 했다. 이후, 탈기한 순수에 H2를 1.3㎎/L 함유시키고, 또한 NH3을 첨가함으로써 pH를 9∼10으로 조정한 수소함유 알칼리순수로 1㎒의 초음파에 의해 초음파 세정을 했다. 오염의 상황에 따라 다르지만 세정온도는 실온이 좋고, 세정 시간은 1분 내지 10분 정도가 좋다. 반복하여 세정 처리를 하더라도 좋다. 이에 따라, 상술한 탄산가스 레이저 가공시에 접속홀(41) 내부에 남은 자성체 잔사를 충분히 제거할 수 있었다.
8) 다음에, 도 23에 도시하는 바와 같이, 무전해도금법에 의해 접속홀(41) 내에 동 도금막(51)을 형성하여, 제 1 배선층 패턴(21')과 제 2 배선용 도전체층(22)의 전기적인 접속을 취했다.
9) 다음에, 도 24에 도시하는 바와 같이, 포토레지스트(32)를 도포하고 노광, 현상하여, 포토레지스트(32)에 개구부를 형성했다. 계속해서, 도 25에 도시하 는 바와 같이, 포토레지스트(32)의 개구부에 노출된 제 2 배선용 도전체층(22)을 염화 제 2 동 용액으로 에칭하는 것으로, 제 2 배선용 도전체층(22)을 소망의 패턴으로 패터닝하여 제 2 배선층 패턴(22')을 형성한 후, 포토레지스트(32)를 박리했다.
10) 다음에, 도 26에 도시하는 바와 같이, 제 2 배선층 패턴(22')을 덮는 모양으로, 절연체층으로서 제 3 자성 유전체층(13)(비투자율 μr=25, 비유전율 εr=2)을 진공프레스법에 의해 형성했다.
11) 다음에, 도 27에 도시하는 바와 같이, 제 3 자성 유전체층(13) 상에 제 3 배선용 도전체층(23)으로서 동으로 이루어지는 도금층을 10㎛ 무전해도금법에 의해 형성했다.
12) 다음에, 도 27에 있어서, 제 2 배선층 패턴(22')과 제 3 배선용 도전체층(23)의 접속에 사용하는 접속홀(42)을, 탄산가스 레이저광에 의해 형성했다.
13) 도 27에 있어서, 접속홀(42) 내부를 충분히 세정하기 위해서, 탈기한 순수(純水)에 O3를 5㎎/L 함유시키고, 또한 CO2을 첨가함으로써 pH를 4∼5로 조정한 오존함유 산성순수액에 기판을 침지하여 1㎒의 초음파에 의해 초음파 세정을 했다. 그 후, 탈기한 순수에 H2를 1.3㎎/L 함유시키고, 또한 NH3을 첨가함으로써 pH를 9∼10으로 조정한 수소함유 알칼리순수로 1㎒의 초음파에 의해 초음파 세정을 했다. 이에 따라, 상술한 탄산가스 레이저 가공시에 접속홀(42) 내부에 남은 자성체 잔사를 충분히 제거할 수 있었다.
14) 다음에, 도 27에 있어서, 무전해도금법에 의해, 접속홀(42) 내에 동 도금(52)을 하여, 제 2 배선층 패턴(22')과 제 3 배선용 도전체층(23)의 전기적인 접속을 취했다.
15) 다음에, 도 27에 있어서, 도 24 및 도 25와 마찬가지로 하여, 제 3 배선용 도전체층(23)을 패터닝하여 제 3 배선층 패턴(23')을 형성했다.
16) 다음에, 도 27에 있어서, 도 26과 마찬가지로 하여, 제 3 배선층 패턴(23')을 덮는 모양으로, 절연체층으로서 제 4 자성 유전체층(14)(비투자율 μr=25, 비유전율 εr=2)을 진공프레스법에 의해 형성했다.
17) 다음에, 도 27에 있어서, 제 4 자성 유전체층(14) 상에 제 4 배선용 도전체층(24)으로서 동으로 이루어지는 도금층을 10㎛ 무전해도금법에 의해 형성했다. 계속해서, 도 24 및 도 25와 마찬가지로 하여, 제 4 배선용 도전체층(24)을 패터닝하여 제 4 배선층 패턴(24')을 형성했다.
18) 마지막으로 감광성 보호막(61)을 도포하고, 부품실장 부분의 보호막(61)을 노광, 현상하여 제거하는 것으로 부품실장부에 개구부(71)를 형성하여, 도 27에 나타내는 회로 기판을 완성했다.
도 27에 있어서, 제 2 자성 유전체층(12)을 포함하는 부분 A에 착안하면, 회로 기판은, 서로 대향하는 제 1 및 제 2 주 표면을 갖는 절연체층(12)과, 상기 절연체층(12)의 상기 제 1 및 상기 제 2 주 표면에 형성된 제 1 및 제 2 배선층(21', 22')을, 상기의 부분 A에 갖고, 상기 절연체층(22)의 비유전율을 εr, 비투자율을 μr로 했을 때, 상기 절연체층(12)이 εr≤μr인 것을 특징으로 하는 것으로 말할 수 있다. 여기서, 절연체층(12)의 전부가 εr≤μr를 만족시키지 않더라도, 절연체층(12)의 적어도 일부가 εr≤μr를 만족시키면, 다층 회로 기판에 있어서도, 본 발명이 의도하는 저소비 전력화의 효과를 얻을 수 있다. 또한, εr≤μr로 되는 자성체 내부의 배선으로부터 εr≤μr를 만족시키지 않는 절연체로의 누설 자장이 감소할 수 있기 때문에 배선간의 누화를 감하는 것이 가능하다.
상기의 부분 A에서, 절연체층(12)은 상기 제 1 및 상기 제 2 주 표면에 수직인 구멍(41)을 갖는다. 회로 기판은, 그 구멍(41)의 내면에, 상기 제 1 및 상기 제 2 배선층(21', 22')에 접촉한 상태로 형성되고, 상기 제 1 및 상기 제 2 배선층(21', 22')을 전기적으로 접속하기 위한 전기적 접속체(51)를 더 갖는 것이다.
(실시예 2(다층 회로 기판))
도 28을 참조하면, 본 발명의 실시예 2에 따른, 자성 유전체를 이용한 다층 회로 기판이 도시되어 있다. 이 다층 회로 기판은, 도 27의 다층 회로 기판의 제 3 자성 유전체층(13)의 대신에 절연체층(81)이 형성되어 있다. 이 절연체층(81)은, 이 절연체층(81)의 비유전율을 εr, 비투자율을 μr로 했을 때, 절연체층(81)이 εr≤μr를 만족시키지 않는 것이다.
이와 같이, 절연체층(81)이 자성 유전체층이 아니더라도 동일한 효과를 얻을 수 있다.
(실시예 3(다층 회로 기판))
다음에, 본 발명의 실시예 3에 따른, 자성 유전체를 이용한 다층 회로 기판을 설명한다.
도 29에 도시하는 바와 같이, 서로 대향하는 제 1 및 제 2 주 표면을 갖는 제 1 자성 유전체층(비투자율 μr=25, 비유전율 εr=2)(11)의 제 1 및 제 2 주 표면상에, 실시예 1과 마찬가지의 제 1 및 제 2 배선용 도전체층(21, 22)이 형성되었다.
다음에, 도 32에 도시하는 바와 같이, 제 1 및 제 2 배선용 도전체층(21, 22)은 실시예 1과 마찬가지로 선택적으로 에칭되어 제 1 및 제 2 배선층 패턴(21', 22')으로 되었다.
다음에, 도 31에 도시하는 바와 같이, 실시예 1의 상술한 6)에서 설명한 바와 같이 하여, 제 1 배선층 패턴(21')과 제 2 배선층 패턴(22')의 접속에 사용하는 접속홀(41)을, 탄산가스 레이저광에 의해 형성했다.
계속해서, 도 31에 있어서, 실시예 1의 상술한 7)에서 설명한 바와 같이 하여, 접속홀(41) 내부를 충분히 세정하기 위해서, 탈기한 순수(純水)에 O3를 5㎎/L 함유시키고, 또한 CO2을 첨가함으로써 pH를 4∼5로 조정한 오존함유 산성순수액에 기판을 침지하여 1㎒의 초음파에 의해 초음파 세정을 했다. 그 후, 탈기한 순수에 H2를 1.3㎎/L 함유시키고, 또한 NH3을 첨가함으로써 pH를 9∼10으로 조정한 수소함유 알칼리순수로 1㎒의 초음파에 의해 초음파 세정을 했다. 이에 따라, 상술한 탄 산가스 레이저 가공시에 접속홀(41) 내부에 남은 자성체 잔사를 충분히 제거할 수 있었다.
다음에, 도 32에 도시하는 바와 같이, 실시예 1의 상술한 8)에서 설명한 바와 같이 하여, 접속홀(41) 내에 동 도금(51)을 하여, 제 1 배선층 패턴(21')과 제 2 배선층 패턴(22')의 전기적인 접속을 취했다.
다음에, 도 33에 도시하는 바와 같이, 도 29∼도 32에서 설명한 바와 같이 하여, 제 2 자성 유전체층(비투자율 μr=25, 비유전율 εr=2)(12)의 양 주 표면 상에, 제 3 및 제 4 배선층 패턴(23', 24')이 형성되었다. 그리고, 접속홀(42) 내에 동 도금(52)을 하여, 제 3 배선층 패턴(23')과 제 4 배선층 패턴(24')의 전기적인 접속을 취했다.
도 33에 있어서, 상술한 바와 같이 자성 유전체층의 양면에 배선층 패턴을 형성한 것을 복수 준비하고, 또한, 프리프레그(prepreg)(91)를 준비하여, 자성 유전체층의 양면에 배선층 패턴을 형성한 것을 복수, 프리프레그(91)를 거쳐서 열프레스함으로써 도 34에 나타내는 다층 회로 기판을 얻었다.
프리프레그(91)는 자성 유전체라도 좋고, 자성 유전체가 아니더라도 좋다. 프리프레그(91)가 자성 유전체인 경우에는, 기판면에 대하여 수평 방향으로 자장을 인가하면서 프레스하면, 프리프레그의 용융에 따른, 자성체의 배열 흐트러짐이 적어져, 투자율 편차가 감소하기 때문에, Z=(μ/ε)1／2로 나타내어지는 특성 임피던스의 면내편차가 감소하여 바람직하다.
또, 도 34에 있어서, 다층 회로 기판의 양면에 감광성 보호막(61)을 도포하고, 접속홀 형성 부분의 보호막(61)을 노광, 현상하여 제거함으로써 접속홀 형성부에 개구부(71)를 형성했다.
계속해서, 도 35에 도시하는 바와 같이, 실시예 1의 상술한 6)에서 설명한 것과 동일한 수법이나 드릴가공 등에 의해, 접속홀(43)을 형성하고, 실시예 1의 상술한 7)에서 설명한 바와 같이 하여, 접속홀(43) 내부를 세정했다.
마지막으로, 도 36에 도시하는 바와 같이, 실시예 1의 상술한 8)에서 설명한 바와 같이 하여, 접속홀(43) 내에 동 도금(53)을 하여, 제 1 배선층 패턴(21')과 제 2 배선층 패턴(22')과 제 3 배선층 패턴(23')과 제 4 배선층 패턴(24')의 전기적인 접속을 취했다.
(실시예 4(다층 회로 기판))
다음에, 본 발명의 실시예 4에 따른, 자성 유전체를 이용한 다층 회로 기판을 설명한다.
이 실시예 4에서는, 실시예 1의 도 22에 있어서, 접속홀(41)의 개구시에, 탄산가스 레이저 대신에, ArF를 여기 매체로 한 엑시머 발광 펄스 레이저광(파장 193nm 이하의 레이저광)을 이용하여 접속홀(41)을 형성했다. 그 결과, 도 37(b)에 도시하는 바와 같이, 양호한 개구부가 접속홀(41)로서 얻어졌다. 접속홀(41)은 양호한 개구부이기 때문에, 실시예 1의 상술한 7)에서 설명한 접속홀(41) 내부의 세정은 실행하지 않더라도 좋다. ArF를 여기 매체로 한 엑시머 발광 레이저 대신에, Nd-YAG 매체의 제 3 고조파를 이용한 레이저(파장 355㎚)를 이용하여도 동일한 효과를 얻을 수 있다.
또, 탄산가스 레이저광을 이용하여 접속홀(41)을 형성한 경우는, 도 37(a)에 도시하는 바와 같이, 개구부의 형상이 현저히 악화하여, 양호한 개구부를 얻을 수 없었다. 배선 패턴이 치밀하지 않아 개구부 형상의 영향이 적은 경우는, 탄산가스 레이저로 개구를 하더라도 좋다. 또한 기판의 용도에 따라서도 다르지만, 필요한 자성체량이 적은 경우는, 탄산가스 레이저 등 700㎚ 이상의 적외레이저를 이용하여도 좋고, 자성체의 함유량이 많은 경우는 400㎚ 이하의 단파장 레이저가 바람직하다. 발명자들의 연구에 의하면, 대략 20부피% 이상의 자성체 함유량의 경우는, 단파장 레이저가 바람직하다.
도 38에, 상술한 실시예 1 내지 4 중 어느 하나에 의해 얻어진 다층 회로 기판을 갖는 전자기기로서 휴대전화를 나타낸다. 도 38에 도시의 휴대전화는, 안테나, 송수 변별기, 송신 증폭기, 믹서, 국부 발진기, 변조기 등을 포함하는 전파 발사부를 갖고 있다.
또한, 도 39에, 상술한 실시예 1 내지 4 중 어느 하나에 의해 얻어진 다층 회로 기판을 갖는 전자기기로서 퍼스널컴퓨터(PC)를 나타낸다. 도 39에 도시의 퍼스널컴퓨터는 중앙 연산 처리 장치(CPU) 및 보조 연산 장치와, 기억부인 메모리를 갖고 있다.
도 38 및 도 39에 도시의 휴대전화 및 퍼스널컴퓨터는 전지(10)를 갖고, 전지(10)로부터 전원 공급을 받아 동작한다. 상세하게는, 휴대전화 및 퍼스널컴퓨터 는 상용 전원(외부 전원)으로부터 전원 공급을 받지 않고 전지(10)로부터 전원 공급을 받아 동작한다.
또, 상술한 실시예 1 내지 4 중 어느 하나에 의해 얻어진 다층 회로 기판에 있어서도, εr≤μr로 되는 절연체인 자성 유전체는, 절연물 수지 중에 자성체 분말이 분산된 것이다. 상기 자성체 분말의 재료는, 페라이트 등의 절연물 자성체의 분말이더라도 좋고, 또는 Fe, Ni, Co, Cr 등의 금속 자성원소의 단체 또는 합금의 분말이더라도 좋다.
또한, 상술한 실시예 1 내지 4 중 어느 하나에 의해 얻어진 다층 회로 기판에 있어서, 다층 절연체층 중, 고 임피던스화가 필요없는 층 또는 부분에 있어서는, 자성 유전체(εr≤μr로 되는 절연체)를 이용하지 않더라도 좋다.
또한, 상술한 실시예 1 내지 4 중 어느 하나에 의해서 얻어진 다층 회로 기판을, 휴대전화 및 퍼스널컴퓨터의 다른 전자기기, 예컨대, 서버, 라우터, 텔레비전, DVD(Digital Versatile Disc), 게임머신, 모니터, 비디오카메라, 디지털카메라, 프로젝터 등에 사용하더라도 좋다.
또한, 도 38에 도시된 전자기기로서의 휴대전화에 있어서, 다층 회로 기판 대신에, (실시예 1(프린트 배선 기판)), (실시예 2(프린트 배선 기판)), (실시예 3(프린트 배선 기판)), 및 (실시예 4(프린트 배선 기판))으로서 설명된 프린트 배선 기판 중 어느 하나를 이용하여도 좋다.
마찬가지로, 도 39에 도시된 전자기기로서의 퍼스널컴퓨터에 있어서, 다층 회로 기판 대신에, (실시예 1(프린트 배선 기판)), (실시예 2(프린트 배선 기판)), (실시예 3(프린트 배선 기판)), 및 (실시예 4(프린트 배선 기판))으로서 설명된 프린트 배선 기판 중 어느 하나를 이용하여도 좋다.

Claims (35)

  1. 절연체층과 해당 절연체층의 내부에 매립된 도체를 갖는 회로 기판에 있어서,
    상기 절연체층은, 비유전율을 εr로 하고, 비투자율을 μr로 한 경우에, μr≥εr의 관계를 만족하는 제 1 절연체를 갖고, 해당 제 1 절연체에 의해 상기 도체가 실질적으로 둘러싸여 있는 것을 특징으로 하는 회로 기판.
  2. 제 1 항에 있어서,
    상기 절연체층은, μr≥εr의 관계를 만족하지 않는 제 2 절연체를 더 갖고, 해당 제 2 절연체에 의해 상기 도체가 실질적으로 둘러싸여 있고, 그 제 2 절연체의 주위를, 상기 제 1 절연체가 실질적으로 둘러싸고 있는 것을 특징으로 하는 회로 기판.
  3. 제 1 항에 있어서,
    상기 절연체층은, μr≥εr의 관계를 만족하지 않는 제 2 절연체를 더 갖고, 해당 제 2 절연체에 의해 상기 도체의 일부가 실질적으로 둘러싸여 있고, 그 제 2 절연체와 상기 도체의 주위를, 상기 제 1 절연체가 실질적으로 둘러싸고 있는 것을 특징으로 하는 회로 기판.
  4. 제 1 항에 있어서,
    상기 절연체층의 내부에는, 소정수 N(N은 2 이상의 정수)의 상기 도체가 매립되어 있고,
    상기 소정수 N의 상기 도체는, 각각, 소정수 N의 상기 제 1 절연체에 의해 실질적으로 둘러싸여 있고,
    상기 소정수 N의 상기 제 1 절연체는, μr≥εr의 관계를 만족하지 않는 제 2 절연체에 의해 상호간이 구획되어 있는
    것을 특징으로 하는 회로 기판.
  5. 제 1 항에 있어서,
    상기 제 1 절연체가 무기물 또는 유기 SOG에 자성체를 혼합하여 이루어지는 것을 특징으로 하는 회로 기판.
  6. 제 5 항에 있어서,
    상기 무기물이 무기 SOG, 실리카, 알루미나, 질화알루미늄, 질화실리콘, 또 는 세라믹인 것을 특징으로 하는 회로 기판.
  7. 제 5 항에 있어서,
    상기 자성체가 절연체 또는 금속 자성 원소의 단체(單體) 또는 합금인 것을 특징으로 하는 회로 기판.
  8. 제 1 항에 있어서,
    상기 제 1 절연체가 합성 수지와 자성체를 함유하는 것을 특징으로 하는 회로 기판.
  9. 제 8 항에 있어서,
    상기 합성 수지는 에폭시 수지, 페놀 수지, 폴리이미드 수지, 폴리에스테르 수지, 불소 수지, 변성 폴리페닐에테르 수지, 비스말레이미드 트리아진 수지, 변성 폴리페닐렌옥사이드 수지, 규소 수지, 벤조시클로부텐 수지, 폴리에틸렌 나프탈레이트 수지, 폴리시클로올레핀 수지, 폴리올레핀 수지, 플루오르카본폴리머, 시아네트에스테르 수지, 멜라민 수지, 및 아크릴 수지로 이루어지는 그룹 중에서 선택된 적어도 하나의 수지인 것을 특징으로 하는 회로 기판.
  10. 제 8 항에 있어서,
    상기 자성체가 절연체 또는 금속 자성 원소의 단체 또는 합금인 것을 특징으로 하는 회로 기판.
  11. 청구항 1 내지 청구항 10 중 어느 한 항에 기재된 회로 기판을 구비한 전자기기.
  12. 대향하는 제 1 및 제 2 주 표면을 갖는 절연체층과,
    상기 절연체층의 상기 제 1 및 상기 제 2 주 표면에 형성된 제 1 및 제 2 배선층을 갖고,
    상기 절연체층의 비유전율을 εr, 비투자율을 μr로 했을 때, 상기 절연체층의 적어도 일부가 εr≤μr의 관계를 만족하는
    것을 특징으로 하는 회로 기판.
  13. 대향하는 제 1 및 제 2 주 표면을 갖는 절연체층과,
    상기 절연체층의 상기 제 1 및 상기 제 2 주 표면에 형성된 제 1 및 제 2 배 선층을 갖고,
    상기 절연체층의 비유전율을 εr, 비투자율을 μr로 했을 때, 상기 절연체층의 적어도 일부가 εr≤μr의 관계를 만족하는 회로 기판을 갖는
    것을 특징으로 하는 전자기기.
  14. 제 13 항에 있어서,
    전지를 갖고, 상기 전지로부터 전원 공급을 받아 동작하는 것을 특징으로 하는 전자기기.
  15. 제 13 항에 있어서,
    전지를 갖고, 외부 전원으로부터 전원 공급을 받지 않고 상기 전지로부터 전원 공급을 받아 동작하는 것을 특징으로 하는 전자기기.
  16. 제 13 항 내지 제 15 항 중 어느 한 항에 있어서,
    전파 발사 수단을 갖고 있는 것을 특징으로 하는 전자기기.
  17. 제 13 항 내지 제 15 항 중 어느 한 항에 있어서,
    연산 처리부(CPU)와 기억부(메모리)를 갖는 것을 특징으로 하는 전자기기.
  18. 구멍을 갖는 절연체층을 갖고, 해당 절연체층의 비유전율을 εr, 비투자율을 μr로 했을 때, 상기 절연체층의 적어도 일부가 εr≤μr의 관계를 만족하는 회로 기판의 제조 방법에 있어서,
    상기 구멍의 내부를, 순수(純水)에 O3 및 CO2을 첨가함으로써 pH를 산성으로 조정한 오존함유 산성순수로 초음파 세정을 하는 공정과,
    순수에 H2 및 NH3을 첨가함으로써 pH를 알칼리성으로 조정한 수소함유 알칼리순수로 초음파 세정을 하는 공정을 갖는
    것을 특징으로 하는 회로 기판의 제조 방법.
  19. 구멍을 갖는 절연체층을 갖고, 해당 절연체층의 비유전율을 εr, 비투자율을 μr로 했을 때, 상기 절연체층의 적어도 일부가 εr≤μr의 관계를 만족하는 회로 기판의 제조 방법에 있어서,
    상기 절연체층에 상기 구멍을, 파장 400㎚ 이하의 레이저광을 이용하여 형성 하는 공정을 갖는 것을 특징으로 하는 회로 기판의 제조 방법.
  20. 구멍을 갖는 절연체층을 갖고, 해당 절연체층의 비유전율을 εr, 비투자율을 μr로 했을 때, 상기 절연체층의 적어도 일부가 εr≤μr의 관계를 만족하는 회로 기판의 제조 방법에 있어서,
    상기 절연체층에 상기 구멍을 700㎚ 이상의 레이저광을 이용하여 형성하는 공정을 갖는 것을 특징으로 하는 회로 기판의 제조 방법.
  21. 대향하는 제 1 및 제 2 주 표면을 갖고 상기 제 1 및 상기 제 2 주 표면을 연결하는 구멍을 갖는 절연체층과,
    상기 절연체층의 상기 제 1 및 상기 제 2 주 표면에 형성된 제 1 및 제 2 배선층을 갖고,
    상기 절연체층의 비유전율을 εr, 비투자율을 μr로 했을 때, 상기 절연체층의 적어도 일부가 εr≤μr의 관계를 만족하고, 상기 구멍의 내면에, 상기 제 1 및 상기 제 2 배선층에 접촉한 상태로 형성된, 상기 제 1 및 상기 제 2 배선층을 전기적으로 접속하기 위한 전기적 접속체를 더 갖는
    것을 특징으로 하는 회로 기판.
  22. 대향하는 제 1 및 제 2 주 표면을 갖는 제 1 절연체층과,
    상기 제 1 절연체층의 상기 제 1 및 상기 제 2 주 표면에 형성된 제 1 및 제 2 배선층과,
    상기 제 2 배선층 상에 형성된 제 2 절연체층과,
    상기 제 2 절연체층의 상기 제 2 배선층에 접하는 쪽과는 대향하는 면에 형성된 제 3 배선층을 갖고,
    상기 제 1 및 상기 제 2 절연체층의 적어도 한쪽에는, 제 1 내지 제 3 배선층 중에서 선택되는 임의의 2층 이상을 연결하는 구멍이 형성된 회로 기판으로서,
    상기 제 1 및 상기 제 2 절연체층의 비유전율을 εr, 비투자율을 μr로 했을 때, 상기 제 1 및 상기 제 2 절연체층의 적어도 일부가 εr≤μr의 관계를 만족하고, 상기 구멍의 내부에 상기 제 1 내지 제 3 배선층 중에서 선택되는 임의의 2층 이상을 연결하는 전기적 접속체를 더 갖는
    것을 특징으로 하는 회로 기판.
  23. 대향하는 제 1 및 제 2 주 표면을 갖고 상기 제 1 및 상기 제 2 주 표면을 연결하는 구멍을 갖는 절연체층과,
    상기 절연체층의 상기 제 1 및 상기 제 2 주 표면에 형성된 제 1 및 제 2 배선층을 갖고,
    상기 절연체층의 비유전율을 εr, 비투자율을 μr로 했을 때, 상기 절연체층의 적어도 일부가 εr≤μr의 관계를 만족하고, 상기 구멍의 내면에, 상기 제 1 및 상기 제 2 배선층에 접촉한 상태로 형성된, 상기 제 1 및 상기 제 2 배선층을 전기적으로 접속하기 위한 전기적 접속체를 더 갖는 회로 기판을 갖는
    것을 특징으로 하는 전자기기.
  24. 제 23 항에 있어서,
    전지를 갖고, 상기 전지로부터 전원 공급을 받아 동작하는 것을 특징으로 하는 전자기기.
  25. 제 23 항에 있어서,
    전지를 갖고, 외부 전원으로부터 전원 공급을 받지 않고 상기 전지로부터 전원 공급을 받아 동작하는 것을 특징으로 하는 전자기기.
  26. 제 23 항 내지 제 25 항 중 어느 한 항에 있어서,
    전파 발사 수단을 갖고 있는 것을 특징으로 하는 전자기기.
  27. 제 23 항 내지 제 25 항 중 어느 한 항에 있어서,
    연산 처리부(CPU)와 기억부(메모리)를 갖는 것을 특징으로 하는 전자기기.
  28. 대향하는 제 1 및 제 2 주 표면을 갖는 제 1 절연체층과,
    상기 제 1 절연체층의 상기 제 1 및 상기 제 2 주 표면에 형성된 제 1 및 제 2 배선층과,
    상기 제 2 배선층 상에 형성된 제 2 절연체층과,
    상기 제 2 절연체층의 상기 제 2 배선층에 접하는 쪽과는 대향하는 면에 형성된 제 3 배선층을 갖고,
    상기 제 1 및 상기 제 2 절연체층의 적어도 한쪽에는, 제 1 내지 제 3 배선층 중에서 선택되는 임의의 2층 이상을 연결하는 구멍이 형성된 회로 기판으로서, 상기 제 1 및 상기 제 2 절연체층의 비유전율을 εr, 비투자율을 μr로 했을 때, 상기 제 1 및 상기 제 2 절연체층의 적어도 일부가 εr≤μr의 관계를 만족하고, 상기 구멍의 내부에 상기 제 1 내지 제 3 배선층 중에서 선택되는 임의의 2층 이상을 연결하는 전기적 접속체를 더 갖는 상기 회로 기판을 갖는
    것을 특징으로 하는 전자기기.
  29. 제 28 항에 있어서,
    전지를 갖고, 상기 전지로부터 전원 공급을 받아 동작하는 것을 특징으로 하는 전자기기.
  30. 제 28 항에 있어서,
    전지를 갖고, 외부 전원으로부터 전원 공급을 받지 않고 상기 전지로부터 전원 공급을 받아 동작하는 것을 특징으로 하는 전자기기.
  31. 제 28 항 내지 제 30 항 중 어느 한 항에 있어서,
    전파 발사 수단을 갖고 있는 것을 특징으로 하는 전자기기.
  32. 제 28 항 내지 제 30 항 중 어느 한 항에 있어서,
    연산 처리부(CPU)와 기억부(메모리)를 갖는 것을 특징으로 하는 전자기기.
  33. 절연체층을 갖고, 상기 절연체층의 비유전율을 εr, 비투자율을 μr로 했을 때, 상기 절연체층의 적어도 일부가 εr≤μr의 관계를 만족하는 회로 기판으로서,
    상기 절연체층의 상기 적어도 일부는 절연물 중에 자성체가 분산된 것이며, 상기 자성체의 재료는 금속 자성 원소의 단체 또는 합금인 것을 특징으로 하는
    회로 기판.
  34. 제 1~10, 12 항 중 어느 한 항에 있어서,
    상기 회로 기판은 300Ω 이상의 특성 임피던스를 갖는 것을 특징으로 하는 회로 기판.
  35. 제 13 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 회로 기판은 300Ω 이상의 특성 임피던스를 갖는 것을 특징으로 하는 전자기기.
KR1020057002990A 2002-08-23 2003-08-25 회로 기판, 회로 기판을 이용한 전자기기 및 회로 기판의제조 방법 KR100712764B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00244216 2002-08-23
JP2002244216A JP4130883B2 (ja) 2002-08-23 2002-08-23 回路基板
JPJP-P-2003-00290912 2003-08-08
JP2003290912A JP2005064154A (ja) 2003-08-08 2003-08-08 回路基板、回路基板を用いた電子機器、及び回路基板の製造方法

Publications (2)

Publication Number Publication Date
KR20050058438A KR20050058438A (ko) 2005-06-16
KR100712764B1 true KR100712764B1 (ko) 2007-04-30

Family

ID=31949574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057002990A KR100712764B1 (ko) 2002-08-23 2003-08-25 회로 기판, 회로 기판을 이용한 전자기기 및 회로 기판의제조 방법

Country Status (4)

Country Link
US (1) US20060158865A1 (ko)
KR (1) KR100712764B1 (ko)
CN (1) CN100563404C (ko)
WO (1) WO2004019664A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101092587B1 (ko) * 2009-11-25 2011-12-13 삼성전기주식회사 코어기판 및 코어기판 제조방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1774965A (zh) * 2004-03-30 2006-05-17 松下电器产业株式会社 模块元件及其制造方法
JP4829028B2 (ja) * 2006-07-31 2011-11-30 富士通株式会社 回路基板及び回路基板の製造方法
KR100818484B1 (ko) * 2006-08-30 2008-04-01 삼성전기주식회사 광대역 안테나
JP4907281B2 (ja) * 2006-09-26 2012-03-28 日東電工株式会社 フレキシブル配線回路基板
EP2117018A4 (en) * 2007-01-23 2011-09-14 Univ Tohoku Nat Univ Corp COMPOSITE MAGNETIC BODY, METHOD FOR MANUFACTURING SAME, CIRCUIT SUBSTRATE, AND ELECTRONIC DEVICE USING THE SAME
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
JP4471002B2 (ja) * 2008-01-23 2010-06-02 セイコーエプソン株式会社 接合体の形成方法
JP4471004B2 (ja) * 2008-01-23 2010-06-02 セイコーエプソン株式会社 接合体の形成方法
JP4471003B2 (ja) * 2008-01-23 2010-06-02 セイコーエプソン株式会社 接合体の形成方法
US8203421B2 (en) * 2008-04-14 2012-06-19 Shocking Technologies, Inc. Substrate device or package using embedded layer of voltage switchable dielectric material in a vertical switching configuration
KR20110054025A (ko) * 2008-08-25 2011-05-24 가부시키가이샤 간토가쿠인다이가쿠 효멘코가쿠겐큐쇼 적층체 및 그의 제조 방법
JP5169696B2 (ja) * 2008-09-30 2013-03-27 Ｎｏｋ株式会社 密封装置および密封構造
TW201021656A (en) * 2008-11-27 2010-06-01 Tatung Co Structure of multi-layer printed circuit board
CN102548239A (zh) * 2012-01-09 2012-07-04 华为终端有限公司 一种电路板的制作方法、电路板和电子设备
US9806407B2 (en) * 2012-08-22 2017-10-31 Honeywell International Inc. Safety radio devices
CN103813648A (zh) * 2012-11-15 2014-05-21 深南电路有限公司 一种能够承载大电流的电路板及其加工方法
CN107114004B (zh) * 2014-12-17 2019-11-15 株式会社东金 具备电磁干扰抑制体的装置
WO2018225760A1 (ja) * 2017-06-07 2018-12-13 株式会社旭電化研究所 可撓性複合フィルム、それを用いた可撓性回路フィルム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02249294A (ja) * 1989-03-23 1990-10-05 Mitsubishi Mining & Cement Co Ltd Ｌｃ内蔵形セラミックス基板
US5066928A (en) * 1990-05-02 1991-11-19 General Atomics Soliton pulse compressor
JPH0548271A (ja) * 1991-08-12 1993-02-26 Murata Mfg Co Ltd 機能性多層回路基板
JP3040669B2 (ja) * 1994-09-02 2000-05-15 ティーディーケイ株式会社 回路基板
JP3147756B2 (ja) * 1995-12-08 2001-03-19 株式会社村田製作所 チップアンテナ
JPH10304422A (ja) * 1997-04-24 1998-11-13 Nec Shizuoka Ltd 電子機器
JP2000183540A (ja) * 1998-12-17 2000-06-30 Nec Corp プリント配線基板
JP3897472B2 (ja) * 1999-01-13 2007-03-22 松下電器産業株式会社 受動部品内蔵多層配線基板およびその製造方法
JP2001077539A (ja) * 1999-09-01 2001-03-23 Tdk Corp プリント多層基板
JP2001144389A (ja) * 1999-11-10 2001-05-25 Fujikura Ltd フレキシブルプリント基板
US6908960B2 (en) * 1999-12-28 2005-06-21 Tdk Corporation Composite dielectric material, composite dielectric substrate, prepreg, coated metal foil, molded sheet, composite magnetic substrate, substrate, double side metal foil-clad substrate, flame retardant substrate, polyvinylbenzyl ether resin composition, thermosettin
JP2002111233A (ja) * 2000-10-03 2002-04-12 Victor Co Of Japan Ltd プリント配線板及びその製造方法
JP2002134880A (ja) * 2000-10-23 2002-05-10 Hitachi Chem Co Ltd プリント配線板の製造方法
JP4899265B2 (ja) * 2000-11-16 2012-03-21 凸版印刷株式会社 多層配線基板及びその製造方法、並びにレーザードリル装置
CN1218333C (zh) * 2000-12-28 2005-09-07 Tdk株式会社 叠层衬底、电子部件的制造方法及叠层电子部件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101092587B1 (ko) * 2009-11-25 2011-12-13 삼성전기주식회사 코어기판 및 코어기판 제조방법

Also Published As

Publication number Publication date
CN100563404C (zh) 2009-11-25
CN1679380A (zh) 2005-10-05
WO2004019664A1 (ja) 2004-03-04
KR20050058438A (ko) 2005-06-16
US20060158865A1 (en) 2006-07-20

Similar Documents

Publication Publication Date Title
KR100712764B1 (ko) 회로 기판, 회로 기판을 이용한 전자기기 및 회로 기판의제조 방법
US7599190B2 (en) High-frequency module, and method of producing same
KR102485622B1 (ko) 인쇄 배선판 및 그 제조 방법
US8633395B2 (en) Multilayer wiring board
CN101233795B (zh) 多层电路基板及电子设备
JP2006210911A (ja) 回路基板内で使用されるコンデンサ材料と、コンデンサ材料を利用する回路基板と、回路基板の製造方法及び回路基板を利用する情報処理システム
TWI705737B (zh) 印刷線路板及其製造方法
Asai et al. Fabrication of an insulated metal substrate (IMS), having an insulating layer with a high dielectric constant
CN111818720A (zh) 具高无源互调性能的部件承载件及其制造和使用方法
JP4130883B2 (ja) 回路基板
WO2012043795A1 (ja) 回路基板、電源構造体、回路基板の製造方法、および電源構造体の製造方法
JPH05175649A (ja) 回路基板の製造方法
Wu et al. Design and implementation of a novel hybrid photonic crystal power/ground layer for broadband power noise suppression
KR100850759B1 (ko) 인쇄회로기판 및 그 제조방법
EP4312470A1 (en) Component carrier with signal conductive element and shielding conductive structure
Yousef et al. Substrate integrated waveguides (SIWs) in a flexible printed circuit board for millimeter-wave applications
US20230008582A1 (en) Wiring substrate and method for manufacturing wiring substrate
WO2023054193A1 (ja) 配線基板
US20230011786A1 (en) Wiring substrate and method for manufacturing wiring substrate
JPH05175650A (ja) 回路基板の製造方法
JP2005064154A (ja) 回路基板、回路基板を用いた電子機器、及び回路基板の製造方法
JP2005347287A (ja) 多層基板内シールド線、半導体チップ、電子回路素子、及びそれらの製造方法
CN118338526A (zh) 布线基板
JP2006093261A (ja) キャパシタ内蔵型実装基板およびその製造方法
JP2006004854A (ja) パターン化された誘電体組成物及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee