JPH05175649A - 回路基板の製造方法 - Google Patents

回路基板の製造方法

Info

Publication number
JPH05175649A
JPH05175649A JP34358791A JP34358791A JPH05175649A JP H05175649 A JPH05175649 A JP H05175649A JP 34358791 A JP34358791 A JP 34358791A JP 34358791 A JP34358791 A JP 34358791A JP H05175649 A JPH05175649 A JP H05175649A
Authority
JP
Japan
Prior art keywords
hole
circuit board
holes
conductive paste
viscosity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34358791A
Other languages
English (en)
Inventor
Junichi Ito
Toshiji Shimamoto
順一 伊藤
敏次 島本
Original Assignee
Tokuyama Soda Co Ltd
徳山曹達株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Soda Co Ltd, 徳山曹達株式会社 filed Critical Tokuyama Soda Co Ltd
Priority to JP34358791A priority Critical patent/JPH05175649A/ja
Publication of JPH05175649A publication Critical patent/JPH05175649A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】気泡を含有した低誘電率絶縁基板に、該誘電率
を損なうことなく、スルーホールを形成して回路基板を
製造することが可能な方法を提供する。 【構成】(a)両面に導電層2を有する絶縁基板1に、
スルーホール用貫通孔3を設け、(b)次いで、スルー
ホール用貫通孔3の内壁に、高粘度硬化性導電ペースト
を充填し、硬化し、(c)高粘度硬化性導電ペーストの
硬化体4の基板の両面に突出した部分を研削し、該硬化
体4及び導電層2とによって構成される平滑面を形成
し、(d)上記平滑面に、レジスト層5により配線パタ
ーンに対応するパターンを形成し、(e)次いで、塩化
第二鉄のエッチング液で露出している導電層2をエッチ
ングして配線パターン8を形成し、(f)上記レジスト
層5を剥離して回路基板を製造する。

Description

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、回路基板の新規な製造
方法に関する。詳しくは、気泡を含有した低誘電率絶縁
基板に、該誘電率を損なうことなく、スルーホールを形
成して回路基板を製造することが可能な回路基板の製造
方法である。

【0002】

【従来技術】高度情報化社会の進展に伴う通信機器の高
度化より、高周波用回路基板に対する需要が増加しつつ
ある。特に、今後の発展が期待される衛星放送、衛星通
信、移動無線等の通信機器は、ギガヘルツ帯の高周波が
使用されるため、これらの通信機器に使用される回路基
板用材料は、ギガヘルツ帯で優れた高周波伝送特性を有
する低誘電率材料であることが要求される。また、コン
ピュター、磁気装置を始めとする情報処理装置の一層の
高度化、大容量化が求められている中で、特に信号伝送
速度については、多層回路基板の低誘電率化によって機
器としての高速演算性を向上させるアプローチが行われ
ている。

【0003】従来、低誘電率を目的とした絶縁基板をそ
の材料からみると、母体樹脂として、エポキシ樹脂、フ
ェノール樹脂、ポリイミド樹脂、不飽和ポリエステル樹
脂などの熱硬化性樹脂および補強材としてガラスクロ
ス、ガラスマット、紙などが主として用いられている。
また、極めて優れた低誘電率を示す高分子材料としては
ポリテトラフルオロエチレン(PTFE)があり、誘電
率(以下、εと記す)は2.1で誘電正接(以下、ta
nδと記す)は0.0002である。

【0004】また、最近では、さらに低誘電率化を進め
る開発が顕著で、絶縁基板の内部に気泡を存在させるこ
とにより、絶縁基板の誘電率をさらに低下する試みがな
されている。例えば、ガラスや樹脂等の中空体をブレン
ドした基板(特開昭64ー60648)、また発泡させ
た基板(特開昭62ー69580)や1969年米国の
W.L.GORE&ASSOCIATES社によって開
発された延伸多孔質PTFEを用いた基板(電子材料、
1991年10月号、61頁、商品名「ゴアテック
ス」)などが提案されている。そのうち、特に、樹脂に
高い割合で気泡(ε=1)を含ませた絶縁基板は極めて
低いεとtanδを示す。例えば、「ゴアテックス」の
場合、空孔率80%の連続孔を有し、ε=1.16、t
anδ=0.00003を達成している。

【0005】一方、上記絶縁基板を使用して、両面回路
基板を製造するためには、スルーホールの形成が必要で
ある。一般に、スルーホールの形成方法としては、絶縁
基板に貫通孔を設け、該貫通孔への化学メッキや電気メ
ッキ、または、導電性ペーストを充填する方法が知られ
ている。

【0006】

【発明が解決しようとする課題】しかしながら、化学メ
ッキや電気メッキにより絶縁基板の貫通孔に導体層を形
成する方法では、該貫通孔の壁面に存在する単独または
連続孔に気泡がトラップされたり、貫通孔の壁面にメッ
キ液が浸透したりして均一なメッキ層が形成できないば
かりでなく、メッキ液が貫通孔の内壁に浸透し、その周
辺の誘電率を上昇させるという問題を有する。また、導
電性ペーストを充填する方法では、溶剤や有機成分が貫
通孔壁面に浸透し基板の膨れや、誘電率の上昇、場合に
よっては、貫通孔同士の短絡を招くといった問題を生
じ、信頼性のある回路基板を得ることが困難であった。

【0007】上記現象は、空孔率が上昇するほど、また
連続気泡の存在率が上昇するほど顕著に現れる。

【0008】

【問題点を解決するための手段】本発明者らは、気泡を
含有する絶縁基板を使用した回路基板の製造でのスルー
ホールの形成における上記問題点を解決すべく研究を重
ねた結果、上記絶縁基板に設けるスルーホール用貫通孔
に特定の粘度を有する硬化性導電ペーストを充填、硬化
させてスルーホールを形成することにより、該貫通孔内
壁への硬化性導電ペーストの浸透による誘電率の上昇を
確実に防止してスルーホールを形成することができ、信
頼性の高い回路基板を製造し得ることを見い出し、本発
明を提供するに至った。

【0009】即ち、本発明は、気泡を含有する絶縁体よ
りなる基板にスルホール用貫通孔を設け、該貫通孔に粘
度1000ポイズ以上の硬化性導電ペースト(以下、高
粘度硬化性導電ペーストともいう)を充填、硬化してス
ルホールを形成することを特徴とする回路基板の製造方
法である。

【0010】尚、本発明において、粘度は、JIS K
7117(1987年)に基づいて、東機産業(株)社
製 EMD−STE形アダプタを付属したE形粘度計
((株)東京計器社製)を用い、1.5rpm.の回転
数で20℃において測定した値である。

【0011】本発明において、気泡を含有する絶縁基板
は、誘電率の低減効果を発揮する程度に気泡を含有する
ものであれば特に限定されず、公知の材料、構造を有す
るものが制限なく使用できる。代表的な材質を例示すれ
ば、PTFEなどのフッ素樹脂、ポリスチレン、AB
S、ポリエチレン、ポリプロピレン、ポリアセタール、
アクリル樹脂、ナイロン、セルロース系樹脂、ポリカー
ボネート、フェノキシ樹脂、ポリエステル樹脂、ポリウ
レタン、などに代表される熱可塑性樹脂、フェノール・
ホルムアルデヒド樹脂、尿素樹脂、メラミン・ホルムア
ルデヒド樹脂、エポキシ樹脂、フラン樹脂、キシレン樹
脂、不飽和ポリエステル樹脂、シルコーン樹脂、ジアリ
ルフタレート樹脂、などに代表される熱硬化性樹脂、天
然ゴム、クロロスルホン化ポリエチレン、塩素化ポリエ
チレンなどに代表されるエラストマー、アルミナ、窒化
アルミ、シリカ、コージェライト、窒化ケイ素、炭化ケ
イ素、などに代表されるセラミックスなどが挙げられ
る。また、本発明の効果が顕著に現れるのは、空孔率で
70%以上となるように気泡を含有するものであり、特
に連続気泡を有する絶縁基板である。

【0012】本発明において、上記の絶縁基板には、ス
ルーホール用貫通孔の形成に先立って、両面に導電層を
形成するのが一般的である。この導電層の材質は特に制
限されない。代表的な材質を例示すれば、銅、アルミ、
鉄、ニッケルなどが挙げられる。また、上記導電層の厚
みについても特に制限されないが、一般には、5〜10
0μmが適当である。

【0013】勿論、必要に応じて、スルーホール用貫通
孔を形成し、本発明の方法によりスルーホールを形成し
た後、該導電層を形成することも可能である。この場
合、導電層の形成は、無電解メッキ等の公知の方法が特
に制限なく採用される。

【0014】本発明において、絶縁基板には、スルホー
ル用貫通孔が設けられる。上記貫通孔の径は、特に制限
されるものではなく、任意に設定できる。特に、本発明
にあって、上記貫通孔の径は、高粘度硬化性導電ペース
トを充填可能な程度の孔径であれば特に制限されない。
該孔径は、通常0.3mm以上、好ましくは0.3〜
1.0mmより選択することができる。

【0015】上記スルホール用貫通孔の形成方法として
は、ドリリング加工、パンチング加工、レーザー加工等
の通常の回路基板の製造と同様の公知の手段が特に限定
されずに用いられる。

【0016】本発明において、重要な要件は、スルホー
ル用貫通孔に、粘度が1000ポイズ以上、好ましく
は、2000〜5000ポイズの高粘度硬化性導電ペー
ストを充填、硬化してスルーホールを形成することにあ
る。即ち、上記高粘度硬化性導電ペーストの粘度が、1
000ポイズより小さい場合、高粘度硬化性導電ペース
トが貫通孔の内壁に浸透し易くなり、絶縁基板の誘電率
を上昇させるため、本発明の目的を達成することができ
ない。また、該粘度があまり大きい場合は、スルーホー
ル用貫通孔への充填が困難となるので、上限は、500
0ポイズに止めることが好ましい。

【0017】上記高粘度硬化性導電ペーストのスルーホ
ール貫通孔への充填は、絶縁基板の両面に形成される導
電層または、回路を電気的に接続可能な態様であれば、
特に制限されない。例えば、スルーホール用貫通孔内の
全体に充填する態様、特にスルーホール用貫通孔の内壁
を被覆するように充填する態様等が挙げられる。高粘度
硬化性導電ペーストをスルーホール用貫通孔に充填する
方法は、公知の手段が特に制限なく採用される。代表的
な充填方法を例示すれば、高粘度硬化性導電ペーストを
印刷法、スキージ等により充填する方法、ディスペンサ
ーにより1孔毎、自動的に目詰めする方法、スルーホー
ル用貫通孔に高粘度硬化性導電ペーストを付着したピン
を通し内壁を被覆する方法などが好適である。上記態様
のうち、特にスルーホール内全体に高粘度硬化性導電ペ
ーストを充填する態様が、信頼性の高い回路基板を得る
ために好ましい。

【0018】本発明において、高粘度硬化性導電ペース
トは、前記した特定の粘度を有し、硬化後に導電性を示
すものであれば特に制限されない。一般には、導電性フ
ィラーと高分子結合剤より成る組成物が使用される。上
記高分子結合剤としては、エポキシ樹脂、フェノール・
ホルムアルデヒド樹脂、不飽和ポリエステル樹脂、2重
結合を分子中に1つ以上含む不飽和化合物、尿素樹脂、
メラミン・ホルムアルデヒド樹脂、フラン樹脂、キシレ
ン樹脂、シリコーン樹脂、ジアリルフタレート樹脂、ア
ミド樹脂、イミド樹脂、などで代表される硬化性樹脂の
中から、1種または2種以上を組み合わせて使用するこ
とができる。

【0019】また、上記導電性フィラーとしては、金、
銀、銅、ニッケル、鉛、半田、カーボンなどの導電性物
質が好適に使用される。

【0020】高粘度硬化性導電ペーストは、上記高分子
結合剤、及び導電性フィラーと共に、必要に応じて溶媒
を配合して、前記範囲に粘度を調整した組成物が使用さ
れる。また、高粘度硬化性導電ペーストは、良好なスル
ーホール抵抗を得るために、硬化後の電気抵抗が1×1
-2Ω・cm以下となるように導電性フィラーの選択お
よび使用量を調節することが好ましい。かかる導電性フ
ィラーの配合量は、一般に、高分子結合剤100容量部
に対して、導電性フィラー100〜2000容量部の割
合が適当である。尚、本発明において、導電性フィラー
の容量部は、JIS K 2504に基づいて測定され
た見かけ密度の値を基準に算出したものである。

【0021】スルーホール用貫通孔に充填された高粘度
硬化性導電ペーストの硬化は、熱風炉、赤外線炉、遠赤
外線炉、紫外線硬化炉、電子線硬化設備などの公知の硬
化法より、適宜選んで硬化させればよい。

【0022】本発明において、回路基板を得るための他
の構成は、公知の方法が特に制限なく採用される。即
ち、高粘度硬化性導電ペーストの硬化後、配線パターン
が形成される。該配線パターンの形成は、前記したよう
に、予め絶縁基板の両面に導電層を形成した場合は、そ
のまま、導電層が形成されていない場合は、導電層の形
成を行った後、該導電層に、レジストによりエッチング
パターンを形成し、エッチングを行う方法が一般的であ
る。ここで用いられるレジストは、ドライフィルム、液
状レジスト、インク、感光性電着レジストなどが特に制
限なく使用され、パターンのファイン度によって適宜選
択して使用すればよい。また、感光性レジストは、その
用途に応じて、ポジ型またはネガ型を適宜使い分ければ
よい。本発明においては、スルホール用貫通孔に充填し
た高粘度硬化性導電ペーストの硬化体の表面を液状レジ
スト等により保護することが好ましいが、特に保護の必
要性を限定はされない。

【0023】また、上記方法において、高粘度硬化性導
電ペーストの硬化後、該硬化体と導電層或は、絶縁基板
とによって構成される面を平滑に研削して、回路パター
ンの形成或は、導電層の形成を行う態様は、精度よく回
路パターンを形成する上で好ましい。

【0024】レジストによるパターン形成後、導電層
は、塩化第二鉄、塩化第二銅、過硫酸塩類、過酸化水素
・硫酸、アルカリエッチャントなどのエッチング液によ
りエッチングされ、配線パターンが形成される。

【0025】その後、レジストは、必要に応じて、アル
カリ水溶液、アルコール類、塩素系有機溶剤など適当な
処理液を用いて、剥離すればよい。しかし、レジストが
保護または絶縁を目的とした永久マスクである場合には
剥離の必要はない。

【0026】

【効果】本発明によれば、誘電率の低下を目的とした気
泡を含有する絶縁基板に、該基板の誘電率を低下するこ
となく、スルーホールが形成された両面回路基板や多層
回路基板を製造することが可能である。

【0027】

【実施例】以下、本発明を具体的に説明するために実施
例を示すが、本発明はこれらの実施例に限定されるもの
ではない。

【0028】実施例 図1に示す工程に従って回路基板を製造した。(a)両
面に導電層2を有する絶縁基板として、延伸多孔質ポリ
テトラフルオロエチレンである「ゴアテックス銅張積層
板 GTL−1000」(商品名:ジャパンゴアテック
ス社製)を用い、厚さ1.0mmで直径0.4mmのスルー
ホール用貫通孔3をドリル加工により直列に100穴作
成した。スルーホール用貫通孔3の内壁間隙は3.0mm
であった。(b)次いで、スルーホール用貫通孔の連続
気泡が露出した内壁に、スクリーン印刷法で下記の組成
を示す高粘度硬化性導電ペースト(導電性銅ペースト、
粘度/20℃=3200ポイズ)を充填し、180℃、
10分間、遠赤外線炉で加熱硬化した。(c)その後、
高粘度硬化性導電ペーストの硬化体4の基板の両面に突
出した部分を研削し、該硬化体4及び導電層2とによっ
て構成される平滑面を形成した。(d)上記平滑面に、
レジスト層5(タムラ製作所製、熱硬化型エッチングレ
ジストER−402C−7)のパターンをスクリーン印
刷し、125℃×4分の条件で硬化して形成した。
(e)次いで、塩化第二鉄のエッチング液で露出してい
る導電層2をエッチングして配線パターン8を形成し
た。(f)最後に、40℃の2%NaOH水溶液でレジ
スト層5を剥離した。

【0029】得られた低誘電率絶縁体両面回路基板のス
ルホール抵抗値を測定したところ100mΩ〜150m
Ω/穴であった。スルホール断面を観察したところ、貫
通孔内壁より1mm以上入った絶縁基板1の内部には導
電性ペースト5の浸透は認められず、絶縁基板1は連続
孔の原形を保ち、低誘電特性を維持していた。また、上
記回路基板を20℃と260℃のオイルバスに各20秒
ずつ10回連続して浸漬してもスルホール抵抗はほとん
ど変化がなかった。また、マイグレーション試験とし
て、60℃、90%RHの雰囲気でスルホール間に直流
50Vを印加し、1000時間後の絶縁抵抗を測定した
ところ、1×109Ωを示し良好で、特に外観も異常な
かった。

【0030】また、上記方法において、(c)の工程の
後に、導電層2及び硬化体4より構成される平滑化され
た面に、無電解銅メッキ、電気メッキを施して両面に均
一な銅メッキ層を形成した以外は、同様にして回路基板
を製造した。得られた低誘電率絶縁体両面回路基板のス
ルホール抵抗値を測定したところ30mΩ〜50mΩ/
穴であった。スルホール断面を観察したところ、貫通孔
内壁より1mm以上入った絶縁基板1の内部には導電性
ペースト5の浸透は認められず、絶縁基板1は連続孔の
原形を保ち、低誘電特性を維持していた。また、上記回
路基板を20℃と260℃のオイルバスに各20秒ずつ
10回連続して浸漬してもスルホール抵抗はほとんど変
化が無かった。また、マイグレーション試験として、6
0℃、90%RHの雰囲気でスルホール間に直流50V
を印加し、1000時間後の絶縁抵抗を測定したとこ
ろ、1×109Ωを示し良好で、特に外観も異常なかっ
た。

【0031】また、高粘度硬化性導電ペーストとして、
粘度が1500ポイズ、2500ポイズのものを使用し
た場合においても、ほぼ同様な結果が得られたが、特
に、2000ポイズ以上の場合が、その効果が顕著であ
った。

【0032】(高粘度硬化性導電ペーストの組成)平均
粒径6.8μm、タップ密度2.99g/cm3、比表
面積4200cm2/gの樹脂状電解銅粉に、リノール
酸を銅粉表面積に対し、0.25×10-5mmol/c
2の割合で配合し、窒素雰囲気下で15分間、乳鉢に
より予備混合した。このようにして得た前処理銅粉を、
1、6ーヘキサンジオールジグリシジルエーテル(エポ
キシ当量=165)/ノボラック型フェノール樹脂(ヒ
ドロキシ当量=105)=74/26(重量比)のバイ
ンダー100重量部に対し、495重量部添加し、さら
に2ーエチルー4ーメチルイミダゾールを、バインダー
100重量部に対し、2.8重量部添加した後、3本ロ
ールミルで30分間混練りし、銅ペーストとした。得ら
れた銅ペーストの粘度は3000ポイズであった。 比
較例 実施例1において、高粘度硬化性導電ペーストの代わり
に下記組成の低粘度導電性ペースト(粘度/20℃=4
00ポイズ)を用いた以外は、同様にして回路基板を製
造した。得られた両面回路基板のスルホール抵抗値を測
定したところ160mΩ〜650mΩ/穴であった。ス
ルホール断面を観察したところ、貫通孔内壁より10m
m程入った絶縁基板1の内部にも導電性ペースト5の浸
透が認められ、該部分における絶縁基板1の低誘電特性
は維持されていなかった。また、上記回路基板を20℃
と260℃のオイルバスに各20秒ずつ10回連続して
浸漬したところ、スルホール抵抗は100穴中13穴が
オープンとなった。また、マイグレーション試験とし
て、60℃、90%RHの雰囲気でスルホール間に直流
50Vを印加し、200時間後の絶縁抵抗を測定したと
ころ、9穴が1kΩ以下を示し、信頼性に問題があっ
た。

【0033】(導電性ペーストの組成)平均粒径6.8
μm、タップ密度2.99g/cm3、比表面積420
0cm2/gの樹脂状電解銅粉に、リノール酸を銅粉表
面積に対し、0.25×10-5mmol/cm2の割合
で配合し、窒素雰囲気下で15分間、乳鉢により予備混
合した。このようにして得た前処理銅粉を、ネオペンチ
ルグリコールジグリシジルエーテル(エポキシ当量=1
50)/ノボラック型フェノール樹脂(ヒドロキシ当量
=105)=74/26(重量比)のバインダー100
重量部に対し、456重量部添加し、さらに2ーエチル
ー4ーメチルイミダゾールを、バインダー100重量部
に対し、2.8重量部添加した後、3本ロールミルで3
0分間混練りし、銅ペーストとした。得られた銅ペース
トの粘度は400ポイズであった。

【図面の簡単な説明】

【図1】 図1は、本発明の方法の代表的な態様を示す
工程である。

【符号の説明】

1 絶縁基板 2 導電層 3 スルーホール用貫通孔 4 高粘度硬化性導電ペーストの硬化体 5 レジスト層 6 配線パターン

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】気泡を含有する絶縁体よりなる基板にスル
    ホール用貫通孔を設け、該貫通孔に粘度1000ポイズ
    以上の硬化性導電ペーストを充填、硬化してスルホール
    を形成することを特徴とする回路基板の製造方法。
JP34358791A 1991-12-25 1991-12-25 回路基板の製造方法 Pending JPH05175649A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34358791A JPH05175649A (ja) 1991-12-25 1991-12-25 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34358791A JPH05175649A (ja) 1991-12-25 1991-12-25 回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPH05175649A true JPH05175649A (ja) 1993-07-13

Family

ID=18362686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34358791A Pending JPH05175649A (ja) 1991-12-25 1991-12-25 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPH05175649A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0645951A1 (en) * 1993-09-22 1995-03-29 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method of manufacturing the same
EP0645950A1 (en) * 1993-09-21 1995-03-29 Matsushita Electric Industrial Co., Ltd. Connecting member of a circuit substrate and method of manufacturing multilayer circuit substrates by using the same
JPH07147464A (ja) * 1993-09-21 1995-06-06 Matsushita Electric Ind Co Ltd 回路基板接続材とそれを用いた多層回路基板の製造方法
JPH09102675A (ja) * 1995-10-06 1997-04-15 Nec Corp 印刷配線板の製造方法
US7264482B2 (en) 2004-03-10 2007-09-04 J.S.T. Mfg. Co., Ltd. Anisotropic conductive sheet
US7531115B2 (en) 2002-01-23 2009-05-12 Fujitsu Limited Conductive material and method for filling via-hole
WO2018183787A1 (en) * 2017-03-31 2018-10-04 Magna Seating Inc. Electrical circuit board with low thermal conductivity and method of constructing thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5512777A (en) * 1978-07-14 1980-01-29 Fujitsu Ltd Method of manufacturing ceramic substrate
JPS61148704A (en) * 1984-12-22 1986-07-07 Osaka Soda Co Ltd Printed circuit board
JPH03222393A (en) * 1990-01-26 1991-10-01 Hitachi Chem Co Ltd Connection of circuits formed on both sides of printing wiring board
JPH03241890A (en) * 1990-02-20 1991-10-29 Toshiba Corp Paste filling method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5512777A (en) * 1978-07-14 1980-01-29 Fujitsu Ltd Method of manufacturing ceramic substrate
JPS61148704A (en) * 1984-12-22 1986-07-07 Osaka Soda Co Ltd Printed circuit board
JPH03222393A (en) * 1990-01-26 1991-10-01 Hitachi Chem Co Ltd Connection of circuits formed on both sides of printing wiring board
JPH03241890A (en) * 1990-02-20 1991-10-29 Toshiba Corp Paste filling method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0645950A1 (en) * 1993-09-21 1995-03-29 Matsushita Electric Industrial Co., Ltd. Connecting member of a circuit substrate and method of manufacturing multilayer circuit substrates by using the same
JPH07147464A (ja) * 1993-09-21 1995-06-06 Matsushita Electric Ind Co Ltd 回路基板接続材とそれを用いた多層回路基板の製造方法
EP0645951A1 (en) * 1993-09-22 1995-03-29 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method of manufacturing the same
JPH09102675A (ja) * 1995-10-06 1997-04-15 Nec Corp 印刷配線板の製造方法
US7531115B2 (en) 2002-01-23 2009-05-12 Fujitsu Limited Conductive material and method for filling via-hole
US7264482B2 (en) 2004-03-10 2007-09-04 J.S.T. Mfg. Co., Ltd. Anisotropic conductive sheet
WO2018183787A1 (en) * 2017-03-31 2018-10-04 Magna Seating Inc. Electrical circuit board with low thermal conductivity and method of constructing thereof

Similar Documents

Publication Publication Date Title
US6753483B2 (en) Printed circuit board and method of manufacturing the same
US6541712B1 (en) High speed multi-layer printed circuit board via
US7570491B2 (en) Printed circuit board with embedded capacitors therein, and process for manufacturing the same
US7326858B2 (en) Printed circuit board with embedded capacitors and manufacturing method thereof
KR100534548B1 (ko) 향상된 전류용량을 갖는 다층회로기판 및 그의 제조방법
EP0651602B1 (en) Conductive paste compound for via hole filling, printed circuit board which uses the conductive paste, and method of manufacturing the same
DE3913966B4 (de) Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
EP0244699B1 (en) Substrate for a printed circuit board
TW507507B (en) Liquid thermosetting resin composition, printed wiring boards and process for their production
US4554229A (en) Multilayer hybrid integrated circuit
US5914649A (en) Chip fuse and process for production thereof
TWI413474B (zh) 多層印刷配線板
TW416972B (en) Epoxy resin composition and a process for manufacturing a multilayer printed-wiring board using the composition
EP1233663B1 (en) Via fill compositions for direct attach of devices and methods for applying same
US6863962B2 (en) Sheet for a thermal conductive substrate, a method for manufacturing the same, a thermal conductive substrate using the sheet and a method for manufacturing the same
US5440805A (en) Method of manufacturing a multilayer circuit
DE60217793T2 (de) Prepreg und Leiterplatte und Verfahren zu deren Herstellung
US7286367B2 (en) Printed circuit board with a built-in passive device, manufacturing method of the printed circuit board, and elemental board for the printed circuit board
JP3676379B2 (ja) 多層配線板用樹脂付金属箔、その製造方法、多層配線板、および電子装置
KR100716824B1 (ko) 하이브리드 재료를 이용한 커패시터 내장형 인쇄회로기판및 그 제조방법
KR100638620B1 (ko) 임베디드 수동소자용 인쇄회로기판재료
KR100476285B1 (ko) 관통 구멍 배선판
KR20010051189A (ko) 접착 필름을 사용하는 다층 프린트 배선판의 제조방법
JP2777747B2 (ja) 電磁波シールド層を有するプリント抵抗器内蔵多層プリント回路板
KR100266891B1 (ko) 비아충전을위한조성물및방법