CN1679380A - 电路衬底、使用电路衬底的电子设备及电路衬底的制造方法 - Google Patents

电路衬底、使用电路衬底的电子设备及电路衬底的制造方法 Download PDF

Info

Publication number
CN1679380A
CN1679380A CNA038199726A CN03819972A CN1679380A CN 1679380 A CN1679380 A CN 1679380A CN A038199726 A CNA038199726 A CN A038199726A CN 03819972 A CN03819972 A CN 03819972A CN 1679380 A CN1679380 A CN 1679380A
Authority
CN
China
Prior art keywords
insulator
insulator layer
layer
circuitry substrate
electronic equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038199726A
Other languages
English (en)
Other versions
CN100563404C (zh
Inventor
大见忠弘
须川成利
森本明大
加藤丈佳
胁坂康寻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zeon Corp
Original Assignee
Nippon Zeon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002244216A external-priority patent/JP4130883B2/ja
Priority claimed from JP2003290912A external-priority patent/JP2005064154A/ja
Application filed by Nippon Zeon Co Ltd filed Critical Nippon Zeon Co Ltd
Publication of CN1679380A publication Critical patent/CN1679380A/zh
Application granted granted Critical
Publication of CN100563404C publication Critical patent/CN100563404C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

一种电路衬底、使用电路衬底的电子设备及电路衬底的制造方法，在具有绝缘体层和埋入该绝缘体层内部的导体(104)的电路衬底(100)中，在所述绝缘体层在介电常数为εr，相对磁导率为μr时，具有满足μr≥εr的关系的第一绝缘体(101)，并利用该第一绝缘体将所述导体实质地包围。

Description

电路衬底、使用电路衬底的电子设备及电路衬底的制造方法
技术领域
本发明涉及作为例如高频印刷线路板使用的电路衬底，详细地说，涉及可低消耗电流，串音及辐射噪音的抑制功能优良，且提高运送配线的信号的品质的电路衬底。另外，本发明涉及使用了电路衬底的电子设备及电路衬底的制造方法。
背景技术
被作为高频信号传输线广泛使用的微金属条线路或金属条线路等被制作在印刷线路板等电路衬底上，且应用于手机或笔记本电脑电脑、家电设备等各种电子设备中。
上述信号传输线路的特性阻抗通常为50Ω。
另外，为从LSI(Large Scale Integrated)电路等无源元件向该50Ω系的配线供给充分的信号，在例如LSI电路的输入输出部形成缓冲电路，并利用该缓冲电路产生的大电流驱动该50Ω系的配线。
形成于这种印刷线路板等电路衬底上的信号传输线路中，通常，由于特性阻抗为50Ω的低的阻抗，故为向该传输线路上传播信号，必须流入大电流，而产生了缓冲电路大型化，耗电增大的问题。
例如，在向传输线路传播1V的信号时，根据欧姆法则，必须流入I＝V/Z＝20mA(I：电流、V：电压、Z：特性阻抗)的电流。尤其是在手机等携带设备中，流入大电流招致电池寿命降低等严重的问题。
作为解决所述问题的方法有，提高传输线路的特性阻抗，降低流入该传输线路中的电流，但通常传输线路的特性阻抗的上限在200～300Ω左右，而存在不能得到充分的低耗电化的课题。
使用图1说明该问题。图1是微金属条线路中的配线宽度W和特性阻抗Z的关系的特性图，将存在于配线和接地金属之间的厚度h＝100μm的介质的介电常数εr作为参数进行表示。另外，配线厚度t为10μm。
如图1所示，通过减小配线宽度W提高特性阻抗，但可知其在200Ω～300Ω的左右饱和，不能上升。电磁波在均一的介质中行进时的特性阻抗(固有阻抗)Z在μ为所述介质的磁导率，ε为所述介质的介电常数时，通过Z＝(μ/ε1/2)进行表示，但在采用树脂等一般电介质使，由于介电常数ε为2～4左右，相对磁导率μ为1左右，所以介电常数为2时，特性阻抗为267Ω，介电常数为4时，特性阻抗为188Ω而成为理论界限。即使实现了介电常数为1的树脂，特性阻抗的理论界限也成为377Ω。因此，要通过单纯地现有延长，增大特性阻抗，降低耗电，而产生了界限。
如使用介电常数为εr和相对磁导率为μr将其说明，则在现在使用的一般电介质中，由于μr(约1)＜εr，故固有阻抗不能比真空中的固有阻抗(377Ω)大。
另外，由于将印刷线路板小型化，故形成于所述印刷线路板上的配线，与邻接配线的距离减小，而产生了串音这种问题。
如上所述，手机、笔记本电脑和家电设备等电子设备由LSI(Large ScaleIntegrated)电路和周边部件以及用于集成这些电路和周边部件且相互配线的电路衬底构成。
电路衬底为对应各种电路的要求，通常使用介由绝缘体层形成多个配线层的衬底。
在绝缘体层上形成被称为裸孔或通孔的连接孔，多个配线层之间介由在该连接孔内利用配线电镀的工序等形成的电连接体而进行电连接。
这种连接孔通常通过激光加工或钻孔加工形成。
在使用激光加工时，使用产生构成绝缘体层的树脂的吸收波长带即发光的碳酸气体激光，通过将加工部分的温度在局部形成大于或等于300℃，热的分解、蒸发并形成树脂。
如上所述，通常，在电路衬底中必须有利用裸孔或通孔这种连接孔电连接不同的配线层之间而形成的多层配线结构。
目前，加工连接孔的主流方式为碳酸气体激光，但在该方法中，由于热将树脂熔融、蒸镀而进行开孔，故产生了开口部的形状显著恶化的问题。
发明内容
为解决所述问题，本发明的第一目的在于，将以现有的200Ω左右为上限的信号传输线路的特性阻抗提高到大于或等于300Ω，优选大于或等于500Ω，减少包括印刷线路板等电路衬底的LSI系统整体的耗电。本发明的第二目的在于，抑制与邻接的串音和辐射噪音，提高传播配线信号的信号品质。
本发明的第三目的在于，提供在电子设备中作为必不可少的多层配线衬底的电路衬底。
(A)为实现所述第一及第二目的，本发明具有以下结构。
即，本发明的电路衬底的特征在于，在绝缘体层内部埋入导体(配线)的电路衬底中，在介电常数为εr、相对磁导率为μr时，满足εr≥μr的关系的第一绝缘体(即固有阻抗为大于或等于377Ω的磁性电介质)实质地包围所述导体(配线)。由于第一绝缘体(磁性电介质)实质地包围导体(配线)，故可将在导体(配线)的周围产生的磁场封闭在包围导体(配线)的第一绝缘体(磁性电介质)内，抑制邻接的导体(配线)间的串音和辐射噪音，提高传播导体(配线)的信号品质。
在本发明中，也可以利用不满足εr≥μr的关系的第二绝缘体实质地包围所述导体，利用所述第一绝缘体实质地包围该第二绝缘体的周围。或者，也可以利用不满足εr≥μr的第二绝缘体实质地包围所述导体的至少一部分，将该第二绝缘体的周围和所述导体周围一起利用所述第一绝缘体实质地包围。
在本发明中，所谓“绝缘体”是指利用JIS3005测定的比电阻为大于或等于1kΩcm的绝缘体。另外，在本发明中，所谓导体是指利用JISC3005测定的比电阻小于1kΩcm的导体，其具有包括配线和电阻的概念。导体剖面(垂直于长度方向的剖面)形状不限于矩形，也可以是圆形、椭圆形或其它形状。另外，绝缘体的剖面形状也没有特别限定。
另外，在本发明中，所谓“实质地包围”的意思是：在其一部分中，即使有不包围的部分，如果有效的磁导率和介电常数满足所希望的值就可以。
另外，在本发明中，绝缘体的介电常数εr及相对磁导率μr尽管为包围导体的绝缘体的结构，也可以利用受传输导体的电磁波影响的有效介电常数及有效磁导率进行评价。测定有效介电常数或有效磁导率的方法可使用如下方法计测，实际计测运送配线的电磁波并决定介电常数及磁导率的三重线(トレプレ一トライン)共振器法。
根据本发明的电路衬底，作为导体间的绝缘材料，由于使用满足εr≥μr的第一绝缘体，故可将固有阻抗提高到大于或等于377Ω左右。因此，与使用现有的εr＜μr的绝缘材料的电路衬底相比，可在各阶段降低耗电。由此，可降低含有LSI电路或印刷线路板的LSI系统整体的耗电。
在本发明中，优选的是，在所述绝缘体层的内部埋入规定数量N(N为大于或等于2的整数)的所述导体，所述规定数量N的所述导体分别被规定数量N的所述第一绝缘体实质地包围，所述规定数量N的所述第一绝缘体的相互之间被不满足εr≥μr关系的第二绝缘体分开。即，实质包围各所述导体的所述第一绝缘体在每个所述导体上被不满足εr≥μr的第二绝缘体分开。在本发明的情况下，可将产生于配线等导体周围的磁场封闭在包围导体的第一绝缘体内，可抑制邻接的配线等导体间的串音和辐射噪音，提高传播配线等导体的信号的信号品质。
在本发明中，优选的是，所述第一绝缘体是向无机物混合磁性体而形成的绝缘体。提高向无机物内混合磁性体(μr＞1)，可容易地实现满足μr≥εr的第一绝缘体。作为无机物，可使用二氧化硅、氧化铝、氮化铝、氮化硅、BST(钛酸钡锶)等陶瓷，或SOG(旋涂式玻璃)。SOG液由作为膜的硅氧烷成分和作为溶媒的醇成分等进行调整。将该溶液利用旋转涂敷法涂敷到衬底上，通过热处理将溶媒等蒸发，将膜硬化而形成SOG绝缘膜。SOG是这些溶液和形成的膜的总称。SOG根据硅氧烷的结构被分类为二氧化硅玻璃、烷基硅氧烷聚合物、烷基斯露赛斯奥克桑(シルセスキオキサン)聚合物(MSQ)、氢化露赛斯奥克桑(シルセスキオキサン)聚合物(HSQ)、氢化烷基露赛斯奥克桑(シルセスキオキサン)聚合物(HOSP)。在通过涂敷材料进行分类时，二氧化硅玻璃构成第一代无机SOG，烷基硅氧烷聚合物构成第一代有机SOG，HSQ构成第二代无机SOG，MSQ和HOSP构成第二代有机SOG。二氧化硅、氧化铝等与磁性体材料通过采用共溅射法的同时通过溅射成膜，或也可以利用将粉末和磁性材料粉末一起混炼成膏状，形成格林片，并将其干燥烧结的方法形成第一绝缘体。在使用陶瓷时也相同。
或者，在本发明中，第一绝缘体也可以是由含有合成树脂和磁性体而构成的材料。此时，可通过使合成树脂内含有磁性材料(μr＞1)，容易地实现满足μr≥εr的第一绝缘体。
另外，在第一绝缘体中可含有除磁性体和合成树脂之外的硬化剂、硬化催化剂、阻燃剂、软质聚合物、耐热稳定剂、耐候稳定剂、防老化剂、均化(レベリング)剂、防带电剂、滑动剂、抗阻塞剂、防雾剂、润滑剂、染料、颜料、天然油、合成油、石蜡、乳剂、填充剂、紫外线吸收剂等。
在本发明中，合成树脂没有特别的限定，例如有环氧树脂、酚醛树脂、聚酰亚胺树脂、聚酯树脂、氟树脂、改性聚苯醚树脂、双马来酰亚胺、三连氮树脂、改性聚苯醚树脂、硅树脂、苯并环丁烯树脂、聚奈乙二醇酯树脂、聚环烯烃树脂、聚烯烃树脂、氟碳聚合物、氰酸盐酯树脂、密胺树脂及丙烯酸树脂等。
这些树脂与代表性的磁性材料即铁氧体系材料相比，由于是低介电常数，故可不消除磁导率增加的效果，而发挥阻抗增加的效果。优选的是，或，介电常数损失(tanσ)小、水分或不需要的有机物含量少的树脂，优选的是，优选介电常数为约2～3，tanσ＝2×10-4的聚环烯烃树脂、聚烯烃树脂、或氟碳聚合物。
另外，在本发明中，所述磁性体优选向所述无机物或树脂中均匀地分散微粒子(粉末)。所述磁性体既可以是电绝缘性的磁性体，也可以是导电性磁性体。电绝缘性的磁性体没有特别限制，示例有含有Co、Ni、Mn、Zn等金属氧化物的磁性体。通过使用绝缘性磁性体，使构成电路衬底的第一绝缘体中的涡电流损失减少到可以忽略不计，而仅仅寄希望于提高电路衬底的磁导率。另外，由于可降低电路衬底的涡电流损失，故也可以抑制数百MHz～1GHz左右的高频损失。导电性磁性体示例有Fe、Ni、Co、Cr等金属磁性元素单质或合金粉末。由于所述金属磁性元素单质或合金粉末分散于所述的无机物或树脂中，故确保了第一绝缘体整体的电绝缘性。
在本发明中，相对合成树脂100重量份的磁性体的量没有特别限制，通常为1/106～300重量份的比例，含于所述第一绝缘体中。通过使磁性体的含有比例位于所述范围内，增大本发明的作用效果。另外，当磁性体的含有比例过低时，由于所述第一绝缘体内的磁性体存在量减少，故本发明的作用效果降低，相反，当过高时，不能得到均一的飞散性等，在制造上产生困难。
这样，根据本发明，可将以现有的200Ω左右为上限的信号传输线路的特性阻抗提高到大于或等于300Ω，优选大于或等于500Ω，减少包括印刷线路板等电路衬底的LSI系统整体的耗电。另外，根据本发明，可抑制与邻接的串音和辐射噪音，提高传播配线的消耗的信号品质。
(B)为实现所述第三目的，本发明下面叙述，在电子设备中作为必不可少的多层配线衬底的电路衬底。另外，本发明下面叙述，使用这些电路衬底的电子设备和使用本发明的电路衬底的制造方法。
(1)一种电路衬底，其特征在于，包括具有相互对向的第一及第二主表面的绝缘体层和形成于所述绝缘体层的所述第一及第二主表面上的第一及第二配线层，在所述绝缘体层的介电常数为εr、相对磁导率为μr时，所述绝缘体层的至少一部分满足εr≤μr的关系。
(2)一种电子设备，其特征在于，包括具有相互对向的第一及第二主表面的绝缘体层和形成于所述绝缘体层的所述第一及所述第二主表面上的第一及第二配线层，在所述绝缘体层的介电常数为εr、相对磁导率为μr时，所述绝缘体层的至少一部分满足εr≤μr的关系。
(3)在上述(2)项中所述的电子设备中，其特征在于，具有电池，且从所述电池接受电源供给并进行动作。
(4)在上述(2)项中所述的电子设备中，其特征在于，具有电池，且不从商用电源接受电源供给，而从电池接受电源供给并且进行动作。
(5)在上述(2)～(4)项中任一项所述的电子设备中，其特征在于，所述电子设备是手机。
(6)在上述(2)～(4)项中任一项所述的电子设备中，其特征在于，所述电子设备是笔记本电脑。
(7)一种电路衬底的制造方法，具有有孔的绝缘体层，在该绝缘体层的介电常数为εr，相对磁导率为μr时，所述绝缘体层的至少一部分满足εr≤μr的关系，其特征在于，包括：利用通过向纯水中添加O3及CO2，利用将pH调整为酸性的含有臭氧酸性纯水对所述孔的内部进行超声波清洗的工序；利用通过向纯水中添加H2及NH3，相对将pH调整为碱性的含有氢的碱纯水对所述孔的内部进行超声波清洗的工序。
(8)一种电路衬底的制造方法，具有有孔的绝缘体层，在该绝缘体层的介电常数为εr，相对磁导率为μr时，所述绝缘体层的至少一部分满足εr≤μr的关系，其特征在于，包括在所述绝缘体层上使用波长小于或等于400nm、小于或等于700nm的激光形成所述孔的工序。
(9)一种电路衬底，其特征在于，包括：绝缘体层，其具有相互对向的第一及第二主表面，且具有垂直于所述第一及所述第二主表面的孔；第一及第二配线层，其形成于所述绝缘体层的所述第一及所述第二主表面，在所述绝缘体层的介电常数为εr、相对磁导率为μr时，所述绝缘体层的至少一部分满足εr≤μr的关系，在所述孔的内面还具有在接触所述第一及所述第二配线层的状态下形成，且用于电连接所述第一及所述第二配线层的电连接体。
(10)一种电子设备，其特征在于，包括：具有相互对向的第一及第二主表面，且具有垂直于所述第一及所述第二主表面的孔的绝缘体层；形成于所述绝缘体层的所述第一及所述第二主表面上的第一及第二配线层，在所述绝缘体层的介电常数为εr，相对磁导率为μr时，所述绝缘体层的至少一部分满足εr≤μr的关系，在所述孔的内面还具有在接触所述第一及所述第二配线层的状态下形成，且用于电连接所述第一及所述第二配线层的电连接体。
(11)在上述(10)项中所述的电子设备中，其特征在于，具有电池，且从所述电池接受电源供给并进行动作。
(12)在上述(10)项中所述的电子设备中，其特征在于，具有电池，且不从商用电源接受电源供给，而从电池接受电源供给并进行动作。
(13)在上述(10)～(12)项中任一项所述的电子设备中，其特征在于，所述电子设备是手机。
(14)在上述(10)～(12)项中任一项所述的电子设备中，其特征在于，所述电子设备是笔记本电脑。
在之后的本发明中，满足εr≤μr的关系的绝缘体被称为磁性电介质或磁性电介质部。
在本发明中，由于可形成多层使用了磁性电介质的电路衬底，故可构成低耗电的多种电子设备。通过在局部的配线层上使用磁性电介质，可在减少从磁性电介质内部泄漏磁场，且维持低耗电的同时，减少配线层间的串音。
附图说明
图1是现有微金属条线路的配线宽度和特性阻抗的关系的特性图；
图2是本发明印刷线路板结构的剖面图；
图3A～图3D是本发明印刷线路板制造方法的剖面图；
图4是利用图3的制造方法得到的印刷线路板结构的剖面图；
图5是本发明印刷线路板结构的剖面图；
图6是本发明印刷线路板结构的剖面图；
图7A及图7B是本发明印刷线路板结构的剖面图；
图8是本发明印刷线路板结构的剖面图；
图9是本发明印刷线路板结构的剖面图；
图10是本发明印刷线路板结构的剖面图；
图11是本发明印刷线路板结构的剖面图；
图12是本发明印刷线路板结构的剖面图；
图13A～图13C是图11的印刷线路板的制造过程的剖面图；
图14是在本发明具体例及比较例的印刷线路板上构成金属条线路时的特性阻抗和配线宽度的关系的特性图；
图15是在本发明具体例的印刷线路板上构成金属条线路时的特性阻抗和相对磁导率的关系的特性图；
图16是在使用了本发明具体例的第一绝缘体的印刷线路板上形成的传输线路的特性阻抗、耗电量和频率的关系的特性图；
图17是本发明第一实施例的使用了磁性电介质的多层电路衬底制造工序的步骤的剖面图；
图18是本发明第一实施例的使用了磁性电介质的多层电路衬底制造工序的步骤的剖面图；
图19是本发明第一实施例的使用了磁性电介质的多层电路衬底制造工序的步骤的剖面图；
图20是本发明第一实施例的使用了磁性电介质的多层电路衬底制造工序的步骤的剖面图；
图21是本发明第一实施例的使用了磁性电介质的多层电路衬底制造工序的步骤的剖面图；
图22是本发明第一实施例的使用了磁性电介质的多层电路衬底制造工序的步骤的剖面图；
图23是本发明第一实施例的使用了磁性电介质的多层电路衬底制造工序的步骤的剖面图；
图24是本发明第一实施例的使用了磁性电介质的多层电路衬底制造工序的步骤的剖面图；
图25是本发明第一实施例的使用了磁性电介质的多层电路衬底制造工序的步骤的剖面图；
图26是本发明第一实施例的使用了磁性电介质的多层电路衬底制造工序的步骤的剖面图；
图27是本发明第一实施例的使用了磁性电介质的多层电路衬底的剖面图；
图28是本发明第二实施例的使用了磁性电介质的多层电路衬底的剖面图；
图29是本发明第三实施例的使用了磁性电介质的多层电路衬底制造工序的步骤的剖面图；
图30是本发明第三实施例的使用了磁性电介质的多层电路衬底制造工序的步骤的剖面图；
图31是本发明第三实施例的使用了磁性电介质的多层电路衬底制造工序的步骤的剖面图；
图32是本发明第三实施例的使用了磁性电介质的多层电路衬底制造工序的步骤的剖面图；
图33是本发明第三实施例的使用了磁性电介质的多层电路衬底制造工序的步骤的剖面图；
图34是本发明第三实施例的使用了磁性电介质的多层电路衬底制造工序的步骤的剖面图；
图35是本发明第三实施例的使用了磁性电介质的多层电路衬底制造工序的步骤的剖面图；
图36是本发明第三实施例的使用了磁性电介质的多层电路衬底制造工序的步骤的剖面图；
图37A及图37B是本发明第四实施例的使用了磁性电介质的多层电路衬底制造工序的步骤的照片；
图38是作为具有本发明实施例的多层电路衬底的电子设备的手机的图示；
图39是作为具有本发明实施例的多层电路衬底的电子设备的笔记本电脑(PC)的图示。
具体实施方式
(A)其次，参照附图所示的实施例说明本发明的印刷线路板。
第一实施例(印刷线路板)
如图2所示，作为本发明一实施例的电路衬底的印刷线路板100，包括具有第一绝缘体101的绝缘体层和埋入该绝缘体层内部的配线(导体)104。
具体地说，印刷线路板100包括：板状或膜状的第一绝缘体101；在该第一绝缘体101下面形成的第一导电膜102；在第一绝缘体101上面形成的第二导电膜103；被第一绝缘体101内包的多个配线(导体)104。本实施例的配线衬底100被作为例如用于金属条线路的衬底使用。
配线104的厚度T2没有特别限定，但在将配线衬底100作为金属条线路使用时，在信号频率为f、配线104的导电率为σ、配线104的磁导率为μi时，优选侵入电磁波的表皮深度大于或等于{1/(πfμiσ)}1/2。包围配线104的第一绝缘体101的厚度T1没有特别限定，但将配线104和第一导电膜102及第二导电膜103的距离a、b中小的一个作为T’，优选T’≥{1/(πfμiσ)}1/2。由此，可将信号的能量集中在绝缘体中，能够降低配线中的损失。配线104优选配置在第一绝缘体101的厚度方向的大致中央部。
配线104的宽度W没有特别限定，但优选大于或等于{1/(πfμiσ)}1/2。配线104相互间的距离P在各配线之间既可以是均匀的，也可以是不均匀的，另外，没有特别限定，优选大于或等于所述T’的间隔，由此，可降低邻接的配线间的串音。另外，被埋入第一绝缘体101内部的配线104的数量没有特别限定，因此，配线104也可以在第一绝缘体101中的厚度方向形成多层，另外，也可以形成多层由101、102、103、104构成的电路衬底。
在第一绝缘体101两面形成的导电膜102及103的厚度T3没有特别限定，但优选大于或等于{1/(πfμiσ)}1/2。
第一绝缘体101通过向低介电常数的合成树脂中混合微小的磁性体粉末得到。微小的磁性体粉末比磁区的尺寸充分小，例如为数10nm左右，或者小于或等于10nm的大小。磁性体粉末是绝缘体，例如，利用气体中蒸发法、雾化法、化学合成法等将含有Co、Ni、Mn、Zn等的金属氧化物磁性体降低到磁区尺寸以下的小于或等于数10nm左右大小的球形状、扁平形状或纤维形状。或者，磁性体粉末也可以通过形成金属磁性体的微小粉末并将其进行氧化处理而得到。
通过将利用上述方法得到的微小磁性体粉末在合成树脂中混合并且成型，得到图2所示的第一绝缘体101。合成树脂材料没有特别限定，列举先示例的材料。
通常，磁性体通过斯托克斯的限定而使以成为高频程度的磁导率低下，因此，  将本实施例的电路衬底用于高频用途时，优选的是，第一绝缘体101的介电常数是低的。由于合成树脂与代表的磁性材料即铁氧体的材料等相比，是低介电常数，故即使在高频区域也可以发挥增加固有阻抗的效果。从该观点看，优选的合成树脂特别优选所述的聚环烯烃树脂或聚烯烃树脂。
导电膜102、103及配线104的材质如果是导电性材料即可，而没有特别限制，使用以通常的配线材料，例如铜、金、银铝等金属材料为主成分的材料等。
要将配线104埋入第一绝缘体101的内部，例如如下所述。
如图3A所示，首先，将第一绝缘体101的下部绝缘层101a成形为片状。在其下部绝缘层101a的下面形成第一导电膜102，同时，在下部绝缘层101a的上面形成配线层104a。第一导电膜102及配线层104a可通过例如镀Cu膜法、溅射法、有机金属CVD法、Cu等的金属模粘接法等形成。
其次，如图3B所示，利用光刻法等构图配线层104a，形成所希望图形的配线104。然后，如图3C所示，在形成了配线104的下部绝缘层101a上层积上部绝缘层101b。上部绝缘层101b与例如下部绝缘层101a相同，形成在片上，并通过例如按压法粘贴在下部绝缘层101a上。然后，如图3D所示，与第一导电膜102相同，在上部绝缘层101b上形成第二导电膜103。
另外，上部绝缘层101b也可以通过例如旋转涂敷法或涂敷法等形成。也可以例如使二甲苯等溶媒中含有树脂材料，并利用旋转涂敷法等将利用界面活性剂等使铁氧体等微小磁性材料均匀分散的溶液涂敷在下部绝缘层101a上，进行烧结，使溶媒蒸发，而形成固化的上部绝缘层101b。
这样得到的电路衬底，如图4所示，利用下部绝缘层101a和上部绝缘层101b构成第一绝缘体101。下部绝缘层101a和上部绝缘层101b既可以由同一材料形成，也可以由不同的材料形成。但是，优选的是，这些绝缘层101a及101b双方满足μr≥εr。
另外，至少任一绝缘层也可以通过在LSI制造过程中使用的无机SOG(Spin On Glass旋涂式玻璃)的氢化斯露赛斯奥克桑(シルセスキオキサン)聚合物(HSQ)等无机物中混合微小磁性材料，进行涂敷、烧结形成。
根据本实施例的配线衬底100，由于导体间的绝缘材料可使用满足μr≥εr的第一绝缘体101，故固有阻抗可达到大于或等于377Ω左右，优选大于或等于300Ω、大于或等于500Ω，由此，可降低包括印刷线路板等电路衬底的LSI系统整体的耗电。
另外，在本实施例中，由于配线104被埋入第一绝缘体101中，故可将在配线104周围产生的磁场封闭在包围配线的第一绝缘体101内，可抑制邻接的配线104间的串音和辐射噪音，提高传播配线104的信号的信号品质。
第二实施例(印刷线路板)
如图5所示，在本实施例中，利用第二绝缘体105包围配线104周围，进一步利用第一绝缘体101包围其周围，除此之外，与所述第一实施例是相同的结构，可期待相同的作用效果。
以下，在各实施例中，与所述第一实施例通用的部件使用同一符号，一部分省略其说明，以下，仅详细说明不同点。
在本实施例中，包围配线104的第二绝缘体105由不包括微小磁性材料的通常的合成树脂构成。该第二绝缘体105满足μr＞εr。不满足μr≥εr。该第二绝缘体105的厚度只要比图2所示的配线104相互间的距离P的1/2小即可，优选小于或等于1/3。
另外，该第二绝缘体105，如图6所示，也可以不必覆盖配线104的全周，仅覆盖配线104的一部分。
另外，如图7A所示，第一绝缘体101也可以不覆盖配线104的全周，而利用第二绝缘体105包围配线104的一部分106。另外，如图7(B)所示，第一绝缘体101在第一绝缘体101和配线104之间夹持第二绝缘体105的状态下，包围除配线104一部分106之外的部分，配线104的一部分106也可以被第二绝缘体105包围。另外，在配线104的取出口也可以是在通孔连接部等不利用第一绝缘体101包围配线104的部分。如图7A、及图7B所示，在配线104的周围，优选未通过第一绝缘体101包围的部分106的宽度W2min比与其宽度W2min平行方向的平行104的最大宽度W1max窄。
第三实施例(印刷线路板)
如图8所示，在本实施例中，除利用分散有球状第一绝缘体201(仅与第一绝缘体101的形状不同)的第一绝缘体205包围配线104的周围之外，其它与所述第一实施例是相同的结构，可期待相同的作用效果。
在本实施例中，利用分散有球状第一绝缘体201的第一绝缘体205包围配线104，即，配线(导体)104被第一绝缘体201实质地包围。
另外，在图9所示的实施例中，利用分散有扁平状第一绝缘体301的第一绝缘体305包围配线104，即，配线(导体)104被第一绝缘体301实质地包围。
在图10所示的实施例中，利用分散有纤维状第一绝缘体401的第一绝缘体405包围配线层104，即，配线(导线)104被第一绝缘体401实质地包围。
第四实施例(印刷线路板)
如图11所示，在本实施例中，形成于第一导电膜102和第二导电膜103之间的板状或膜状的满足μr≥εr的第一绝缘膜501被不满足μr≥εr的第二绝缘体505区分成各配线104。
第一绝缘体501是与所述第一实施例的配线衬底100中的第一绝缘体101相同的材质，并同样地制造。第二绝缘体505是通常的合成树脂，不能分散磁性体粉末。
第一绝缘体501的宽度W4必须比配线104的宽度W大，也可以利用第一绝缘体501实质地包围配线104。配线104优选配置在第一绝缘体501宽度方向的大致中央附近。第二绝缘体505的宽度W3也可以比宽度W4小，具体地说，宽度大于0，决定绝缘体501实质地包围配线104。即，如图12所示，第二绝缘体505的最小宽度W3min如果大于或等于是第一绝缘体501不包围配线104周围的部分605(与第二绝缘体505的材质相同)的最小宽度W2min就可以。
反复交互第一绝缘体501和第二绝缘体505形成的配线衬底可例如像下述那样进行制造。
即，首先，如图13A所示，与图4所示的工序相同，配线104形成埋入第一绝缘体501内部的衬底。然后，如图13B所示，利用激光加工等在形成图11所示的形成第二绝缘体505的图形上形成槽505a。然后，如图13C所示，通过旋转涂敷法从槽505a上流入成为第二绝缘体505的树脂，形成由第二绝缘体505和505b构成的绝缘体，然后，去除剩余的绝缘体部分505b。
通过本实施例的配线衬底，分别在各第一绝缘体501中埋入配线104，而且，各第一配线体501被第二绝缘体505分开。由此，根据本实施例，能够进一步增进所述第一实施例的作用效果。即，根据本实施例，可将在配线104周围产生的磁场被有效地封闭在包围配线104的第一绝缘体501内，可抑制邻接的配线104间的串音和辐射噪音，提高传播配线104的信号的信号品质。
另外，本发明不限于上述的实施例，在本发明的范围内可进行各种改变。
例如，本发明的电路衬底可使用除金属条线路之外的电路，例如微金属条线路或用于其它电路的衬底之外的电路。
具体例
以下，参照详细的具体例进一步说明本发明，但本发明不限于这些具体例。
具体例1
向将聚环烯烃树脂(降冰片烷系环状烯烃的开环聚合物改性体(Tg＝170℃))100份、双酚系硬化剂40份、及咪唑系效应促进剂0.1份溶解于溶剂中得到的清漆中均匀地扩散由绝缘体构成的微小磁性体粉末即铁氧体(户田工业社制)，铸造成形后进行热处理，得到厚度T1＝100μm的如图2所示的第一绝缘体101。该第一绝缘体101的介电常数ε为2.9。磁性体粉末的分散量相对于清漆溶剂之外的成分质量100的质量份为100质量份的比例。
另外，在第一绝缘体101内部埋入由剖面宽度W为10μm，剖面厚度T2为10μm的铜金属构成的配线104，使配线间隔P＝200μm，并且配置在厚度方向的大致中央。
其次，在第一绝缘体101的下面及上面同样实施电镀，形成厚度户20μm的导电膜102及103，并且得到配线衬底100。
测定该配线衬底100中的第一绝缘体101的磁导率μ的结果为25。
使配线104的宽度W在1～100μm之间变化，图14的实线表示求出与特性阻抗的关系的结果。
比较例1
代替绝缘体101，不向所述清漆中分散微小磁性体粉末，得到绝缘体，除此之外，与所述具体例1相同，制造配线衬底。绝缘体的介电常数ε＝2，配线衬底的磁导率μ＝1。使配线104的宽度W在1～100μm之间变化，图14的虚线表示求出与特性阻抗的关系的结果。
评价1
如图14所示，本发明具体例与比较例(现有型的金属条线路)相比较，可确认特性阻抗提高。即，目前，在本具体例中，可确认以100～200Ω为界限的特性阻抗为大于或等于300～500Ω左右。另外，由于为提高配线阻抗不必要将配线宽度减细为极端的细，故可减少配线阻抗引起的损失。
具体例2
使第一绝缘体101中的磁性体粉末的分散量改变，且使100MHz中的第一绝缘体101的磁导率在1～100的范围内变化，除此之外，与具体例1相同，制造配线衬底。图15表示形成于配线衬底100上的转送线路的特性阻抗和第一绝缘体101的介电常数的关系。可确认得到在介电常数为25左右并且特性阻抗为500Ω，介电常数为100左右，特性阻抗1000Ω的传输线路。
具体例3
在具体例1的配线衬底中，选择特性阻抗为500Ω的线路，图16中的曲线A表示求出频率和耗电的关系的结果。
比较例2
在比较例1的配线衬底中，选择特性阻抗为50Ω的线路，图16中的曲线B表示求出频率和耗电的关系的结果。
评价2
如图16所示，由于从超出1GHz的附近向旋转磁化共振频率靠近，磁性体的损失开始增大，但在小于1GHz左右的频率中，由于成为微小磁性体的单磁区结构，故可停止磁壁运动，实现低的损失。与现有例的比较例2的50Ω的特性阻抗相比，通过在调整介电常数为25的具体例3的第一绝缘体中形成传输线路配线，并将特性阻抗设定为500Ω，可确认实现1/10的低耗电化。
目前，与通常使用的50Ω的特性阻抗的情况相比，在具体例3中，由于可容易形成500Ω左右，或者大于或等于500Ω的特性阻抗，故可将流向配线的电流降低到1/10左右，或者小于或等于1/10左右，可确认将驱动印刷线路板或配线的缓冲电路中的耗电设定为小于或等于1/10。
所述具体例表示本发明适用于印刷线路板上的情况，但本发明也可以适用于LSI电路的内部配线中，得到相同的效果。
(B)其次，参照附图说明本发明实施例的使用了磁性电介质的多层电路衬底。
第一实施例(多层电路衬底)
本发明第一实施例的使用了磁性电介质的多层电路衬底如下制造。
1)如图17所示，在厚度50μm的第一磁性电介质(相对磁导率μr＝25，介电常数εr＝2)11上利用无电解电镀法施行镀铜，形成厚度10μm的第一配线用导电体层21。
2)如图18所示，在第一配线用导电体层21上涂敷光致抗蚀剂层31，通过掩模调准器进行曝光，之后，通过利用规定的显影液显影，在未形成配线的部分在光致抗蚀剂层31上设置开口部。
3)如图19所示，利用氯化亚铜溶液蚀刻从光致抗蚀剂层31的开口部露出的第一配线用导电体层21的铜，形成第一配线层图形21’。然后，利用抗蚀剂剥离液剥离光致抗蚀剂层。
4)如图20所示，利用真空按压法形成作为绝缘体层的第二磁性电介质层12(相对磁导率μr＝25，介电常数εr＝2)，以覆盖第一配线层图形21’。
5)如图21所示，利用无电解电镀法在第二磁性电介质层12上施行镀铜，形成厚度10μm的第二配线用导电体层22。
6)如图22所示，利用碳酸气体激光形成连接第一配线层图形21’和第二配线用导电体层22时使用的连接孔41。
7)在图22中，为充分清洗连接孔41内部，使脱气的纯水中含有O3的量为5mg/L，并且通过进一步添加CO2，在将pH调整为4～5的含有臭氧的酸性溶液中浸渍衬底，利用1MHz的超声波进行超声波清洗。然后，使脱气的纯水中含有H2的量为1.3ng/L，并且通过进一步添加NH3，在将pH调整为9～10的含有氢的碱纯水中利用1MHz的超声波进行超声波清洗。根据污染的状况不同，清洗温度为室温就可以，清洗时间最好为1分～10分左右。也可以反复进行清洗处理。由此，在所述的碳酸气体激光加工时，可充分地除去残留于连接孔41内部的磁性体残渣。
8)如图23所示，利用无电解电镀法在连接孔41内形成镀铜膜51，电连接第一配线层图形21’和第二配线用导电体层22。
9)如图24所示，涂敷光致抗蚀剂层32，并进行曝光及显影，在光致抗蚀剂层32上形成开口部。然后，如图25所示，通过利用氯化亚铜溶液蚀刻在光致抗蚀剂层32的开口部露出的第二配线用导电体层22，将第二配线用导电体层22构图成所希望的图形，形成第二配线层图形22’，之后，剥离光致抗蚀剂层32。
10)如图26所示，利用真空按压法形成作为绝缘体层的第三磁性电介质层13(相对磁导率μr＝25，介电常数εr＝2)，以覆盖第二配线层图形22’。
11)如图27所示，利用无电解电镀法在第三磁性电介质层13上形成厚度10μm的作为第三配线用导电体层23的由铜构成的电镀层。
12)如图27所示，利用碳酸气体激光形成连接第二配线层图形22’和第三配线用导电体层23时使用的连接孔42。
13)在图27中，为充分清洗连接孔42内部，使脱气的纯水中含有O3的量为5mg/L，并且通过进一步添加CO2，在将pH调整为4～5的含有臭氧的酸性溶液中浸渍衬底，利用1MHz的超声波进行超声波清洗。然后，使脱气的纯水中含有H2的量为1.3ng/L，并且通过进一步添加NH3，在将pH调整为9～10的含有氢的碱纯水中利用1MHz的超声波进行超声波清洗。由此，可充分地除去在进行所述的碳酸气体激光加工时的残留于连接孔42内部的磁性体残渣。
14)如图27所示，利用无电解电镀法在连接孔42内进行铜电镀52，电连接第二配线层图形22’和第三配线用导电体层23。
15)在27中，与图24及图25相同，构图第三配线用导电体层23，形成第三配线层图形23’。
16)如图27所示，与图26相同，利用真空按压法形成作为绝缘体层的第四磁性电介质层14(相对磁导率μr＝25，介电常数εr＝2)，以覆盖第二配线层图形23’。
17)在图27中，利用无电解电镀法在第四磁性电介质层14上形成厚度10μm的第四配线用导电体层24的由铜构成的电镀层。
18)最后，涂敷感光性保护膜61，通过将部件安装部分的保护膜61曝光、显影并除去，在部件安装部形成开口部71，完成图27所示的电路衬底。
在图27中，如果着眼于包括第二磁性电介质层12的部分A，则电路衬底的特征在于，在所述部分A中包括：具有相互对向的第一及第二主表面的绝缘体层12、形成于所述绝缘体层12的所述第一及所述第二主表面上的第一及第二配线层21’及22’，在所述绝缘体层22的介电常数为εr，相对磁导率为μr时，所述绝缘体层12为εr≤μr。在此，即使全部绝缘体层12不满足εr≤μr，如绝缘体12的至少一部分满足εr≤μr，则在多层电路衬底中也可得到本发明想要的低耗电化的效果。另外，由于可减少从εr≤μr的磁性体内部的配线向不满足εr≤μr的绝缘体的泄漏磁场，故可减少配线间的串音。
在所述部分A中，绝缘体层12具有垂直于所述第一及所述第二主表面的孔41。电路衬底在该孔41的内面与所述第一及所述第二配线层21’及22’接触的状态下形成，且具有用于电连接所述第一及第所述第二配线层21’及22’的电连接体51。
第二实施例(多层电路衬底)
参照图28，其表示本发明第二实施例的使用了磁性电介质的多层电路衬底。该多层电路衬底取代图27的多层电路衬底的第三磁性电介质层13，形成绝缘体层81。在该绝缘体层81的介电常数为εr，相对磁导率为μr时，绝缘体层81不满足εr≤μr。
这样，即使绝缘体层81不是磁性电介质层，也可以得到相同的效果。
第三实施例(多层电路衬底)
其次，说明本发明第三实施例的使用了磁性电介质的多层电路衬底。
如图29所示，在具有相互对向的第一及第二主表面的第一磁性电介质层(相对磁导率μr＝25，介电常数εr＝2)11的第一及第二主表面上形成与第一实施例相同的第一及第二配线用导电体层21及22。
其次，如图32所示，与第一实施例是相同的结构，选择地蚀刻第一及第二配线用导电体层21及22，形成第一及第二配线层图形21’及22’。
如图31所示，与第一实施例的所述6)中所叙述的相同，利用碳酸气体激光形成连接第一配线图形21’和第二配线图形22’的连接孔41。
然后，在图31中，与第一实施例的所述7)中所叙述的相同，为充分地清洗连接孔41内部，使脱气的纯水中含有O3的量为5mg/L，并且通过进一步添加CO2，在将pH调整为4～5的含有臭氧的酸性溶液中浸渍衬底，利用1MHz的超声波进行超声波清洗。然后，使脱气的纯水中含有H2的量为1.3ng/L，并且通过进一步添加NH3，在将pH调整为9～10的含有氢的碱纯水中利用1MHz的超声波进行超声波清洗。由此，可充分地除去在进行所述的碳酸气体激光加工时的残留于连接孔41内部的磁性体残渣。
其次，如图32所示，与第一实施例的所述8)中)所叙述的相同，在连接孔41内进行镀铜51，电连接第一配线层图形21’和第二配线层图形22’。
如图33所示，与图29～32所叙述的相同，在第二磁性电介质层(相对磁导率μr＝25，介电常数εr＝2)12的两主表面上形成第三及第四配线层图形23’及24’。然后，在连接孔42内进行镀铜52，电连接第三配线层图形23’和第四配线层图形24’。
在图33中，如上所述，准备多个在磁性电介质层两面上形成的配线层图形的电路衬底，且准备预浸渍片91，准备多个在磁性电介质层两面上形成了多个配线层图形的电路衬底，通过介由预浸渍片91热压，得到图34所示的多层电路衬底。
预浸渍片91既可以是磁性电介质，也可以不是磁性电介质。在预浸渍片91为磁性电介质时，如果相对于基准面，在向水平方向施加磁场的同时，进行按压，则伴随预浸渍片的熔融，减少磁性体的乱排列，减少磁导率偏差，故可减少Z＝(μ/ε)1/2所表示的特性阻抗的面内误差。
另外，在图34中，通过在多层电路衬底的两面涂敷感光性保护层61，并将连接孔形成部分的保护膜61进行曝光、显影，然后除去，在连接孔形成部形成开口部71。
然后，如图35所示，利用与第一实施例的所述6)中所叙述的相同的方法或钻孔加工等形成连接孔43，与第一实施例的所述7)中所叙述的相同，清洗连接孔43内部。
最后，如图36所示，与第一实施例的所述8)中所叙述的相同，在连接孔内进行镀铜53，电连接第一配线层图形21’、第二配线层图形22’、第三配线层图形23’和第四配线层图形24’。
第四实施例(多层电路衬底)
其次，说明本发明第四实施例的使用了磁性电介质的多层电路衬底。
在该第四实施例中，在第一实施例的图22中，在连接孔41进行开口时，使用以ArF为激发介质的激元脉冲激光器(小于或等于波长193nm的激光)代替碳酸气体激光器形成连接孔41。其结果如图37B所示，得到优良的开口部作为连接孔41。由于连接孔41是优良的开口部，故也可以不进行第一实施例所述的7)中所叙述的连接孔41内部的清洗。使用以Nd-YAG介质的第三高频的激光器(波长355nm)代替以ArF为激发介质的激元脉冲激光的激光器也可以得到相同的效果。
另外，在使用碳酸气体激光形成连接孔41时，如图37A所示，开口部的形状显著恶化，不能得到优良的开口部。在配线图形不能紧凑，而开口部的形状影响减少时，也可以利用碳酸气体激光进行开口。另外，根据衬底的用途也不同，在必要的磁性体量减少时，也可以使用碳酸气体激光等大于或等于700nm的红激光，在磁性体的含有量多时，优选小于或等于400nm的短波激光。根据发明者的研究，在磁性体含有量为大概大于或等于20％体积时，优选短波激光。
图38中，手机作为具有利用所述第一至第四实施例中任一项得到的多层电路衬底的电子设备。图38中图示的手机具有包括天线、送受识别器、发送信号放大器、混合器、局部振荡器、调制器等的电波发射部。
另外，图39中，笔记本电脑(PC)作为具有利用所述第一至第四实施例中任一项得到的多层电路衬底的电子设备。
图39中图示的笔记本电脑具有中央运算处理装置(CPU)及辅助运算装置和作为存储部的存储器。
图38及图39中图示的手机及笔记本电脑具有电池10，从电池10接受电源供给并进行动作。详细地说，手机及笔记本电脑不从商用电源(外部电源)接受电源供给，而从电池10接受电源供给并且进行动作。
另外，即使在利用所述的第一至第四实施例中任一项得到的多层电路衬底中，成为εr≤μr的绝缘体的磁性电介质也是向绝缘物树脂中分散磁性体粉末的电介质。所述磁性体粉末的材料也可以是铁氧体等绝缘物磁性体的粉末，或也可以是Fe、Ni、Co、Cr等金属磁性元素的单体或合金粉末。
另外，在利用所述的第一至第四实施例中任一项得到的多层电路衬底中，在多层绝缘体层中，对于不需要高阻抗化的层或部分，也可以不使用磁性电介质(εr≤μr的绝缘体)。
另外，也可以在除手机及笔记本电脑之外的电子设备，例如服务器、路由器、电视、DVD(Digital Versatile Disc)、游戏机、监视器、录像机、数码相机、投影仪等中使用所述的第一至第四实施例中任一项得到的多层电路衬底。
另外，在作为图38中图示了的电子设备的手机中，也可以代替多层电路衬底而使用作为第一实施例(印刷线路板)、第二实施例(印刷线路板)、第三实施例(印刷线路板)和第四实施例(印刷线路板)所说明的印刷线路板中的任一线路板。
同样，在作为图39中图示了的电子设备的笔记本电脑中，也可以代替多层电路衬底而使用作为第一实施例(印刷线路板)、第二实施例(印刷线路板)、第三实施例(印刷线路板)和第四实施例(印刷线路板)所说明的印刷线路板中的任一线路板。

Claims (33)

1、一种电路衬底，其具有绝缘体层和埋入该绝缘体层内的导体，其特征在于，所述绝缘体层在介电常数为εr、相对磁导率为μr时，具有满足μr≥εr的关系的第一绝缘体，并利用该第一绝缘体实质地包围所述导体。
2、如权利要求1所述的电路衬底，其特征在于，所述绝缘体层还具有未满足μr≥εr的关系的第二绝缘体，利用该第二绝缘体实质地包围所述导体，且该第二绝缘体周围被所述第一绝缘体实质地包围。
3、如权利要求1所述的电路衬底，其特征在于，所述绝缘体层还具有未满足μr≥εr的关系的第二绝缘体，利用该第二绝缘体实质地包围所述导体的一部分，且该第二绝缘体和所述导体的周围被所述第一绝缘体实质地包围。
4、如权利要求1所述的电路衬底，其特征在于，在所述绝缘体层的内部埋入规定数N(N为大于或等于2的整数)的所述导体，所述规定数N的所述导体分别被规定数N的所述第一绝缘体实质地包围，所述规定数N的所述第一绝缘体之间被不满足μr≥εr的关系的第二绝缘体分开。
5、如权利要求1所述的电路衬底，其特征在于，所述第一绝缘体是向无机物或有机SOG混合磁性体而形成的。
6、如权利要求5所述的电路衬底，其特征在于，所述无机物是无机SOG、二氧化硅、氧化铝、氮化铝、氮化硅或陶瓷。
7、如权利要求5所述的电路衬底，其特征在于，所述磁性体是绝缘体、金属磁性元素的单体或合金。
8、如权利要求1所述的电路衬底，其特征在于，所述第一绝缘体是含有合成树脂和磁性体的绝缘体。
9、如权利要求8所述的电路衬底，其特征在于，所述合成树脂是从环氧树脂、酚醛树脂、聚酰亚胺树脂、聚酯树脂、氟树脂、改性聚苯醚树脂、双马来酰亚胺·三连氮树脂、改性聚苯醚树脂、硅树脂、苯并环丁烯树脂、聚奈乙二醇酯树脂、聚环烯烃树脂、聚烯烃树脂、氟碳聚合物、氰酸盐酯树脂、密胺树脂及丙烯酸树脂构成的组中所选择的至少一种树脂。
10、如权利要求8所述的电路衬底，其特征在于，所述磁性体是绝缘体或金属磁性元素的单体或合金。
11、一种电子设备，其特征在于，具有权利要求1～10中任一项所述的电路衬底。
12、一种电路衬底，其特征在于，包括：具有对向的第一及第二主表面的绝缘体层，和形成于所述绝缘体层的所述第一及所述第二主表面上的第一及第二配线层，在所述绝缘体层的介电常数为εr，相对磁导率为μr时，所述绝缘体层的至少一部分满足εr≤μr的关系。
13、一种电子设备，其特征在于，包括：具有对向的第一及第二主表面的绝缘体层，和形成于所述绝缘体层的所述第一及所述第二主表面上的第一及第二配线层，在所述绝缘体层的介电常数为εr，相对磁导率为μr时，所述绝缘体层的至少一部分满足εr≤μr的关系。
14，如权利要求13所述的电子设备，其特征在于，其具有电池，且从所述电池接受电源供给并进行动作。
15、如权利要求13所述的电子设备，其特征在于，其具有电池，且不从外部电源接受电源供给，而从所述电池接受电源供给并进行动作。
16、如权利要求13～15中任一项所述的电子设备，其特征在于，其具有电波发射装置。
17、如权利要求13～15中任一项所述的电子设备，其特征在于，其具有运算处理部(CPU)和存储部(存储器)。
18、一种电路衬底的制造方法，具有有孔的绝缘体层，在该绝缘体层的介电常数为εr，相对磁导率为μr时，所述绝缘体层的至少一部分满足εr≤μr的关系，其特征在于，包括：利用向纯水中添加O3及CO2，并且利用将pH调整为酸性的含有臭氧酸性纯水对所述孔的内部进行超声波清洗的工序；利用向纯水中添加H2及NH3，并且利用将pH调整为碱性的含有氢的碱纯水对所述孔的内部进行超声波清洗的工序。
19、一种电路衬底的制造方法，具有有孔的绝缘体层，在该绝缘体层的介电常数为εr、相对磁导率为μr时，所述绝缘体层的至少一部分满足εr≤μr的关系，其特征在于，具有在所述绝缘体层上使用波长小于或等于400nm的激光形成所述孔的工序。
20、一种电路衬底的制造方法，具有有孔的绝缘体层，在该绝缘体层的介电常数为εr、相对磁导率为μr时，所述绝缘体层的至少一部分满足εr≤μr的关系，其特征在于，具有在所述绝缘体层上使用大于或等于700nm的激光形成所述孔的工序。
21、一种电路衬底，其特征在于，包括：绝缘体层，其具有相互对向的第一及第二主表面，且具有连接所述第一及所述第二主表面的孔；第一及第二配线层，其形成于所述绝缘体层的所述第一及所述第二主表面，在所述绝缘体层的介电常数为εr、相对磁导率为μr时，所述绝缘体层的至少一部分满足εr≤μr的关系，在所述孔的内面还具有在接触所述第一及所述第二配线层的状态下形成的，且用于电连接所述第一及所述第二配线层的电连接体。
22、一种电路衬底，包括：第一绝缘体层，其具有对向的第一及第二主表面；第一及第二配线层，其形成于所述第一绝缘体层的所述第一及所述第二主表面；第二绝缘体层，其形成于所述第二配线层上；第三配线层，其形成于和与所述第二绝缘体层的所述第二配线层接触侧对向的面上，在所述第一及所述第二绝缘体层的至少一层上形成连接从第一至第三的配线层中选择的任意两层以上的孔，其特征在于，在所述第一及所述第二绝缘体层的介电常数为εr、相对磁导率为μr时，所述第一及所述第二绝缘体层的至少一部分满足εr≤μr的关系，在所述孔的内面还具有连接从所述第一至第三配线层中选择的任意两层以上的电连接体。
23、一种电子设备，其特征在于，其具有电路衬底，该电路衬底具有：对向的第一及第二主表面，且具有连接所述第一及所述第二主表面的孔的绝缘体层，和形成于所述绝缘体层的所述第一及所述第二主表面上的第一及第二配线层，在所述绝缘体层的介电常数为εr、相对磁导率为μr时，所述绝缘体层的至少一部分满足εr≤μr的关系，在所述孔的内面还具有在接触所述第一及所述第二配线层的状态下形成的，且用于电连接所述第一及所述第二配线层的电连接体。
24、如权利要求23所述的电子设备，其特征在于，其具有电池，且从所述电池接受电源供给并进行动作。
25、如权利要求23所述的电子设备，其特征在于，其具有电池，且不从外部电源接受电源供给，而从所述电池接受电源供给并进行动作。
26、如权利要求23～25中任一项所述的电子设备，其特征在于，其具有电波发射装置。
27、如权利要求23～25中任一项所述的电子设备，其特征在于，其具有运算处理部(CPU)和存储部(存储器)。
28、一种电子设备，其具有电路衬底，该电路衬底具有：包括：第一绝缘体层，其具有对向的第一及第二主表面；第一及第二配线层，其形成于所述第一绝缘体层的所述第一及所述第二主表面；第二绝缘体层，其形成于所述第二配线层上；第三配线层，其形成于和与所述第二绝缘体层的所述第二配线层接触侧对向的面上，在所述第一及所述第二绝缘体层的至少一层上形成连接从第一至第三的配线层中选择的任意两层以上的孔，其特征在于，在所述第一及所述第二绝缘体层的介电常数为εr、相对磁导率为μr时，所述第一及所述第二绝缘体层的至少一部分满足εr≤μr的关系，在所述孔的内面还具有连接从所述第一至第三配线层中选择的任意两层以上的电连接体。
29、如权利要求28所述的电子设备，其特征在于，其具有电池，且从所述电池接受电源供给并进行动作。
30、如权利要求28所述的电子设备，其特征在于，其具有电池，且不从外部电源接受电源供给，而从所述电池接受电源供给并进行动作。
31、如权利要求28～30中任一项所述的电子设备，其特征在于，其具有电波发射装置。
32、如权利要求28～30中任一项所述的电子设备，其特征在于，其具有运算处理部(CPU)和存储部(存储器)。
33、一种电路衬底，其具有绝缘体层，在所述绝缘体层的介电常数为εr、相对磁导率为μr时，所述绝缘体层的至少一部分满足εr≤μr的关系，其特征在于，所述绝缘体层的所述至少一部分是在绝缘物中分散了磁性体，所述磁性体的材料是金属磁性元素的单体或合金。
CNB038199726A 2002-08-23 2003-08-25 电路衬底、使用电路衬底的电子设备及电路衬底的制造方法 Expired - Fee Related CN100563404C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002244216A JP4130883B2 (ja) 2002-08-23 2002-08-23 回路基板
JP244216/2002 2002-08-23
JP2003290912A JP2005064154A (ja) 2003-08-08 2003-08-08 回路基板、回路基板を用いた電子機器、及び回路基板の製造方法
JP290912/2003 2003-08-08

Publications (2)

Publication Number Publication Date
CN1679380A true CN1679380A (zh) 2005-10-05
CN100563404C CN100563404C (zh) 2009-11-25

Family

ID=31949574

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038199726A Expired - Fee Related CN100563404C (zh) 2002-08-23 2003-08-25 电路衬底、使用电路衬底的电子设备及电路衬底的制造方法

Country Status (4)

Country Link
US (1) US20060158865A1 (zh)
KR (1) KR100712764B1 (zh)
CN (1) CN100563404C (zh)
WO (1) WO2004019664A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102196904A (zh) * 2008-08-25 2011-09-21 株式会社关东学院大学表面工学研究所 叠层体及其制造方法
CN101965758B (zh) * 2008-04-14 2012-08-29 肖克科技有限公司 器件、衬底器件、多层衬底器件及衬底器件形成方法
CN103813648A (zh) * 2012-11-15 2014-05-21 深南电路有限公司 一种能够承载大电流的电路板及其加工方法
CN107114004A (zh) * 2014-12-17 2017-08-29 株式会社东金 具备电磁干扰抑制体的装置
CN110709239A (zh) * 2017-06-07 2020-01-17 株式会社旭电化研究所 可挠性复合膜、利用其的可挠性电路膜

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1631137A4 (en) * 2004-03-30 2009-05-27 Panasonic Corp MODULAR COMPONENT AND METHOD FOR MANUFACTURING THE SAME
JP4829028B2 (ja) * 2006-07-31 2011-11-30 富士通株式会社 回路基板及び回路基板の製造方法
KR100818484B1 (ko) * 2006-08-30 2008-04-01 삼성전기주식회사 광대역 안테나
JP4907281B2 (ja) * 2006-09-26 2012-03-28 日東電工株式会社 フレキシブル配線回路基板
US20100000769A1 (en) * 2007-01-23 2010-01-07 Tadahiro Ohmi Composite magnetic body, method of manufacturing the same, circuit board using the same, and electronic apparatus using the same
US8440916B2 (en) 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
JP4471003B2 (ja) * 2008-01-23 2010-06-02 セイコーエプソン株式会社 接合体の形成方法
JP4471002B2 (ja) * 2008-01-23 2010-06-02 セイコーエプソン株式会社 接合体の形成方法
JP4471004B2 (ja) * 2008-01-23 2010-06-02 セイコーエプソン株式会社 接合体の形成方法
JP5169696B2 (ja) * 2008-09-30 2013-03-27 Ｎｏｋ株式会社 密封装置および密封構造
TW201021656A (en) * 2008-11-27 2010-06-01 Tatung Co Structure of multi-layer printed circuit board
KR101092587B1 (ko) * 2009-11-25 2011-12-13 삼성전기주식회사 코어기판 및 코어기판 제조방법
CN102548239A (zh) * 2012-01-09 2012-07-04 华为终端有限公司 一种电路板的制作方法、电路板和电子设备
US9806407B2 (en) * 2012-08-22 2017-10-31 Honeywell International Inc. Safety radio devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02249294A (ja) * 1989-03-23 1990-10-05 Mitsubishi Mining & Cement Co Ltd Ｌｃ内蔵形セラミックス基板
US5066928A (en) * 1990-05-02 1991-11-19 General Atomics Soliton pulse compressor
JPH0548271A (ja) * 1991-08-12 1993-02-26 Murata Mfg Co Ltd 機能性多層回路基板
JP3040669B2 (ja) * 1994-09-02 2000-05-15 ティーディーケイ株式会社 回路基板
JP3147756B2 (ja) * 1995-12-08 2001-03-19 株式会社村田製作所 チップアンテナ
JPH10304422A (ja) * 1997-04-24 1998-11-13 Nec Shizuoka Ltd 電子機器
JP2000183540A (ja) * 1998-12-17 2000-06-30 Nec Corp プリント配線基板
JP3897472B2 (ja) * 1999-01-13 2007-03-22 松下電器産業株式会社 受動部品内蔵多層配線基板およびその製造方法
JP2001077539A (ja) * 1999-09-01 2001-03-23 Tdk Corp プリント多層基板
JP2001144389A (ja) * 1999-11-10 2001-05-25 Fujikura Ltd フレキシブルプリント基板
US6908960B2 (en) * 1999-12-28 2005-06-21 Tdk Corporation Composite dielectric material, composite dielectric substrate, prepreg, coated metal foil, molded sheet, composite magnetic substrate, substrate, double side metal foil-clad substrate, flame retardant substrate, polyvinylbenzyl ether resin composition, thermosettin
JP2002111233A (ja) * 2000-10-03 2002-04-12 Victor Co Of Japan Ltd プリント配線板及びその製造方法
JP2002134880A (ja) * 2000-10-23 2002-05-10 Hitachi Chem Co Ltd プリント配線板の製造方法
JP4899265B2 (ja) * 2000-11-16 2012-03-21 凸版印刷株式会社 多層配線基板及びその製造方法、並びにレーザードリル装置
EP1347475A4 (en) * 2000-12-28 2009-07-15 Tdk Corp LAMINATED PCB AND METHOD FOR PRODUCING AN ELECTRONIC PART AND LAMINATED ELECTRONIC PART

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101965758B (zh) * 2008-04-14 2012-08-29 肖克科技有限公司 器件、衬底器件、多层衬底器件及衬底器件形成方法
CN102196904A (zh) * 2008-08-25 2011-09-21 株式会社关东学院大学表面工学研究所 叠层体及其制造方法
CN103813648A (zh) * 2012-11-15 2014-05-21 深南电路有限公司 一种能够承载大电流的电路板及其加工方法
CN107114004A (zh) * 2014-12-17 2017-08-29 株式会社东金 具备电磁干扰抑制体的装置
CN107114004B (zh) * 2014-12-17 2019-11-15 株式会社东金 具备电磁干扰抑制体的装置
CN110709239A (zh) * 2017-06-07 2020-01-17 株式会社旭电化研究所 可挠性复合膜、利用其的可挠性电路膜

Also Published As

Publication number Publication date
US20060158865A1 (en) 2006-07-20
KR20050058438A (ko) 2005-06-16
WO2004019664A1 (ja) 2004-03-04
CN100563404C (zh) 2009-11-25
KR100712764B1 (ko) 2007-04-30

Similar Documents

Publication Publication Date Title
CN1679380A (zh) 电路衬底、使用电路衬底的电子设备及电路衬底的制造方法
CN1157105C (zh) 内装电路器件组件及其制造方法
CN1199536C (zh) 多层印刷配线板及多层印刷配线板的制造方法
CN1309285C (zh) 高频电路组合单元和高频模块装置及它们的制作方法
CN1619731A (zh) 内装电容器模块和其制造方法及用于它的电容器
CN100346473C (zh) 内装半导体的毫米波段模块
CN1784785A (zh) 电路元件内置模块
CN1266712C (zh) 电感元件及其制造方法
CN1199545C (zh) 电磁穿透性和反射性低的电磁干扰抑制体及其电子装置
CN100341137C (zh) 半导体多层布线板及其形成方法
CN1265687C (zh) 预浸料坯和电路基板以及它们的制造方法
CN1366680A (zh) 介电陶瓷、树脂－陶瓷复合材料、电气部件和天线及其制造方法
CN101066005A (zh) 多层布线基板及其制造方法
CN1378769A (zh) 多层印刷电路板、阻焊配方、多层印刷电路板的制造方法和半导体器件
CN1452244A (zh) 半导体器件
CN1855451A (zh) 半导体装置及其制造方法
CN1559162A (zh) 多层电路布线板、集成电路封装及多层电路布线板的制造方法
CN1420715A (zh) 绝缘片和多层布线基板及其制造方法
CN101064208A (zh) 半导体模块、电感器元件及其制作方法
CN1485919A (zh) 半导体器件
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1551717A (zh) 多层印刷线路板和利用该多层印刷线路板的集成电路
CN1653873A (zh) 多层电路结构的形成方法和具有多层电路结构的基体
CN1191619C (zh) 电路装置及其制造方法
CN1855400A (zh) 布线基板、半导体器件及其制造方法、电路板和电子仪器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091125

Termination date: 20100825