CN1551717A - 多层印刷线路板和利用该多层印刷线路板的集成电路 - Google Patents
多层印刷线路板和利用该多层印刷线路板的集成电路 Download PDFInfo
- Publication number
- CN1551717A CN1551717A CNA2004100384116A CN200410038411A CN1551717A CN 1551717 A CN1551717 A CN 1551717A CN A2004100384116 A CNA2004100384116 A CN A2004100384116A CN 200410038411 A CN200410038411 A CN 200410038411A CN 1551717 A CN1551717 A CN 1551717A
- Authority
- CN
- China
- Prior art keywords
- electric insulation
- insulation layer
- multilayer printed
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
- H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0233—Filters, inductors or a magnetic substance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/08—Magnetic details
- H05K2201/083—Magnetic materials
- H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明涉及一种多层印刷线路板,例如包括:电绝缘层(103);与电绝缘层(103)交替设置的多个布线层(114);沿电绝缘层(103)的厚度方向穿过电绝缘层(103)、用以电连接布线层(114)的多个导体(115)。形成镀层(107)以便覆盖电绝缘层(103)的侧面并电连接到接地线(106)。设置在电绝缘层(103)的边缘部分中的信号传输导体(102a)的阻抗是由相对于镀层(107)设置的、并使此信号传输导体(102a)夹在它们之间的接地导体(105a)和镀层(107)控制的。
Description
发明领域
本发明涉及多层印刷线路板,它包括至少两个布线层,并用于电子设备,例如信息处理器或无线通信设备。具体而言,本发明涉及用于层间连接的内部通路、通孔等的特性阻抗控制。
背景技术
近年来,随着高密度和高速处理电子设备的发展,需要增加信号传输速度。对于多层印刷线路板的设计包括用于层间互连的信号传输线、通孔或内部通路的阻抗匹配。这是因为这种阻抗匹配抑制了由于随信号传输速度的增加而增强的反射或振荡产生的噪音,由此确保了传输信号质量。为了实现阻抗匹配,例如,采用准条形线(guasi-stripline)结构,其中,在信号传输通路的两侧上设置至少一个接地导电通路。在准条形线结构中,例如,通过改变在接地导电通路和信号传输通路之间的距离或者通过改变接地导电通路的直径,从而控制特性阻抗,由此获得阻抗匹配(例如,日本专利公开文献JP2002-232143A所记载)。
图6A和6B示出了信号传输通路的阻抗控制的常规实施例。图6A是多层印刷线路板的截面图,图6B是用于说明多层印刷线路板的内部结构的示意性立体图。如图6A和6B所示,通过准条形线结构控制信号传输通路602的特性阻抗,该准条形线结构包括信号传输通路602和在信号传输通路602的两侧上设置的接地导电通路605。在图6A和6B中,参考标记606是接地线,604是信号传输线,603是电绝缘层。
图6C和6D表示通常的条形线结构。图6C是截面图,图6D是示意性立体图。条形线结构通常包括传输线704和夹住传输线704的一对接地层706。该对接地层706经过绝缘层703平行并对称地设置。在此条形线结构中,通过改变在接地层706之间的距离或传输线704的厚度,控制了传输线的特性阻抗。
一般来说,通常确定该结构,使得阻抗匹配成50Ω。但在某些情况下,阻抗匹配成75Ω或100Ω。对于图6A和6B所示出的结构,可执行以下(a)-(d)来增加信号传输通路602的阻抗。
(a)增加接地线之间的距离。
(b)使信号传输线的横截面减小(即,信号传输通路具有更小的直径)。
(c)使焊盘直径变小。
(d)降低用于电绝缘层材料的相对介电常数。
另一方面,(a)-(d)中每一个的作用反过来也可减小阻抗。
然而,具有如图6A和6B所示结构的多层印刷线路板601需要在单个信号传输通路602的两侧上形成至少一个接地导电通路605。接地导电通路605的直径或在相邻接地导电通路605之间的距离必须按照设计规则进行设定。因此,在具有准条形线结构的多层印刷线路板601中,在多层印刷线路板601中接地导电通路605和接地线606占有面积的比率(以下也称作“接地占有率”)增加。相反,在多层印刷线路板601中信号传输通路602和信号传输线604占有面积的比率降低。因此,利用如图6B所示的准条形线结构的特性阻抗控制已经影响了多层印刷线路板的密度的提高。
发明内容
本发明的多层印刷线路板包括:电绝缘层;与电绝缘层交替设置的多个布线层,各布线层包括接地线和信号传输线;沿电绝缘层的厚度方向穿过电绝缘层、用以电连接布线层的多个导体,该导体包括电连接到信号传输线的信号传输导体和电连接到接地线的接地导体;以及形成以便覆盖电绝缘层的侧面并电连接到接地线的镀层。设置在电绝缘层的边缘部分中的信号传输导体的阻抗是由相对于镀层设置的、并使所述信号传输导体夹在其间的接地导体和该镀层控制的。
本发明的另一种多层印刷线路板包括:电绝缘层;与电绝缘层交替设置的多个布线层,各布线层包括接地线和信号传输线;沿电绝缘层的厚度方向穿过电绝缘层、用以电连接布线层的多个导体,该导体包括电连接到信号传输线的信号传输导体和电连接到接地线的接地导体;在电绝缘层内部设置的电路元件;以及形成以便覆盖电绝缘层的侧面并电连接到接地线的镀层。在包含电路元件的电绝缘层的边缘部分中设置的信号传输导体的阻抗是由相对于镀层设置的、并使所述信号传输导体夹在其间的接地导体和该镀层控制的。
本发明的再一种多层印刷线路板包括:多个第一电绝缘层;与第一电绝缘层交替设置的多个第一布线层,各第一布线层包括第一接地线和第一信号传输线;沿第一电绝缘层的厚度方向穿过各第一电绝缘层、用以电连接第一布线层的多个导体,该第一导体包括电连接到第一信号传输线的第一信号传输导体和电连接到第一接地线的第一接地导体;在任意第一电绝缘层内部设置的内置电路元件多层印刷线路板;以及形成以便覆盖第一电绝缘层的侧面并电连接到第一接地线的第一镀层。内置电路元件的多层印刷线路板包括:第二电绝缘层;与第二电绝缘层交替设置的多个第二布线层,各第二布线层包括第二接地线和第二信号传输线;沿第二电绝缘层的厚度方向穿过第二电绝缘层、用以电连接第二布线层的多个第二导体,该第二导体包括电连接到第二信号传输线的第二信号传输导体和电连接到第二接地线的第二接地导体;以及形成以便覆盖第二电绝缘层的侧面并电连接到第二接地线的第二镀层。在包含内置电路元件的多层印刷线路板的第一电绝缘层的边缘部分设置的第一信号传输导体的阻抗是由相对于第一镀层设置的、并使所述第一信号传输导体夹在其间的第二镀层以及该第一镀层控制的。
本发明能够在抑制多层印刷线路板的接地占有率的增加的同时容易地抑制由于反射或振荡产生的噪音,并能够获得更高密度的多层印刷线路板。此外,和具有准条形线结构的常规多层印刷线路板相比,本发明不仅能够提供更稳定的接地,而且能够抑制接地颤动或类似现象。此外,由于镀层(包括第一和第二镀层)还用作电磁屏蔽,因此可以改善EMI(电磁干扰)性能。
附图简要说明
图1A是实施例1的多层印刷线路板的示意性立体图。
图1B是沿图1A的线Y-Y’取向的多层印刷线路板的截面图。
图1C是用于说明图1A的多层印刷线路板的内部结构部分的示意性立体图。
图1D是图1A中的多层印刷线路板的另一个截面图。
图2A是表示实施例2的多层印刷线路板的示意性立体图。
图2B是用于说明图2A的多层印刷线路板的内部结构部分的示意性立体图。
图2C是图2A中的多层印刷线路板的另一个截面图。
图3A是表示实施例3的多层印刷线路板的例子的截面图。
图3B是表示实施例3的多层印刷线路板的例子的截面图。
图4A是表示内置电路元件的多层印刷线路板的例子的截面图,所述电路元件埋入在实施例4的多层印刷线路板中。
图4B是表示实施例4的多层印刷线路板的例子的截面图。
图4C是用于说明图4A的多层印刷线路板的内部结构部分的示意性立体图。
图5A是表示实施例5的多层印刷线路板的例子的截面图。
图5B是表示实施例5的多层印刷线路板的例子的截面图。
图6A是表示常规多层印刷线路板的例子的截面图。
图6B是图6A中的多层印刷线路板的示意性立体图。
图6C是用于说明条形线结构的截面图。
图6D是用于说明条形线结构的示意性立体图。
具体实施方式
在本实施例的多层印刷线路板中,镀层优选包括导电材料,该导电材料的比电阻小于用于信号传输导体的材料的比电阻。导电材料可以是从例如铜、金和银中选出的至少一种。
作为优选,在镀层面向远离电绝缘层的一侧上形成由其导热性高于电绝缘层材料的导热性的材料制成的材料层。当在镀层面向远离电绝缘层的一侧上设置材料层时,改善多层印刷线路板的散热性,达到可期望减小热量对半导体的有害影响的程度。因此,此实施例的多层印刷线路板能够容易地应用于散热元件(电路元件),例如电源电路或高频电路。
具有更高导热性的材料例如可以是通过将无机导热填充剂如氧化铝、硅石、氧化铍或氧化镁与环氧树脂、酚醛树脂、异氰酸酯树脂或聚四氟乙烯混合而得到的混合物。该材料优选包括70wt%-95wt%含量的无机导热填充剂。
作为优选,在镀层面向远离电绝缘层的一侧上形成包含磁性材料和树脂的电磁屏蔽层。当在镀层面向远离电绝缘层的一侧上形成电磁屏蔽层时,可以进一步改善多层印刷线路板的EMI特性。
磁性材料例如可以是铁氧体粉末。树脂的例子包括环氧树脂、酚醛树脂、异氰酸酯树脂或聚四氟乙烯。磁性材料(例如铁氧体粉末)优选占磁性材料和树脂之混合物的10wt%至95wt%,更优选占50wt%至95wt%。
在包含电路元件内置多层印刷线路板的多层印刷线路板中,优选的是,在电路元件内置多层印刷线路板的第二电绝缘层的边缘部分中设置电路元件内置多层印刷线路板的第二信号传输导体,相对于第二镀层设置电路元件内置多层印刷线路板的第二接地导体并使所述第二信号传输导体夹在它们之间。
通过靠近第二信号传输导体和第二镀层的第二接地导体可以控制在第二电绝缘层边缘部分中设置的第二信号传输导体的阻抗。因此,电路元件内置多层印刷线路板能够在抑制接地占有率(groundoccupancy rate)增加的同时抑制噪音的产生。
此实施例的多层印刷线路板可用于集成电路。
下面,参考附图更详细地描述此实施例的多层印刷线路板。
实施例1
图1A至1D表示此实施例的多层印刷线路板。图1A是原理性的示意立体图。图1B是沿图1A的线Y-Y’截取的横截面图。图1D是另一个横截面图。图1C是用于说明多层印刷线路板的内部结构部分以及阻抗控制结构的示意性立体图。
如图1A、1B和1D所示,多层印刷线路板101包括多个电绝缘层103、与电绝缘层103交替设置的多个布线层114、以及沿电绝缘层103的厚度方向穿过各电绝缘层103、用于电连接布线层114的多个导体115。各布线层114包括接地线106和信号传输线104。导体115包括电连接到信号传输线104的信号传输导体102和电连接到接地线106的接地导体105。
镀层107被形成在电绝缘层103的侧面上,并电连接到接地线106。
如图1B和1C所示,多层印刷线路板101具有阻抗控制结构,该结构包括镀层107、在电绝缘层103的边缘部分中设置的信号传输导体102a、以及相对于镀层107设置的、并使信号传输导体102a夹在它们之间的接地导体105a。信号传输导体102a与另一个信号传输导体102相同,接地导体105a也与另一个接地导体105相同。
如图1C所示,用于构成阻抗控制结构的接地导体105a的数量例如为三个。三个接地导体105a彼此相隔预定距离,从而限定平行于镀层107的平面。
各接地导体105a例如位于连接镀层107和信号传输导体102a的延长线上。此外,在连接各接地导体105a、信号传输导体102a和镀层107的直线上,例如,在信号传输导体102a和接地导体105a之间的距离基本上等于在镀层107和信号传输导体102a之间的距离。由接地导体105a和镀层107控制信号传输导体102a的阻抗。
与接地导体不同,镀层107的设计不受设计规则等的限制。因此,当多层印刷线路板101具有包括信号传输导体102a、镀层107和接地导体105a的阻抗控制结构时(参见图1C),它能够容易地在抑制接地占有率增长的同时抑制由于反射或振荡引起的噪音的产生,并且还能够获得更高的密度。
此外,由平坦和连续的镀层107增大了多层印刷线路板101的接地面积。因此,该多层印刷线路板101能够比常规的具有准条形线结构的常规多层印刷线路板101获得更稳定的接地,并且还能够抑制接地跳动或类似现象。由于镀层107还用作电磁屏蔽,因此可以改善多层印刷线路板101的EMI(电测干扰)特性。
电绝缘层103能够由通过以下方式获得的材料制成,例如,将无机填充剂与包含环氧树脂和固化剂的树脂组分混合,在利用热压施以热量和压力的同时固化该混合物。该树脂组分和无机填充剂的混合物包括如90wt%的无机填充剂。固化剂的例子包括氨基固化剂和酸酐基固化剂。
用于印刷线路板的任何常用材料可用作电绝缘层103,例如,通过将环氧树脂或类似材料注入玻璃无纺织物或纺织织物所获得的玻璃环氧材料,或者通过将树脂材料注入含有有机材料(如芳族聚酰胺纤维)的加强材料中获得的材料。
着重于导热性的多层印刷线路板101采用作为树脂组分(包括环氧树脂和固化剂)和无机纤维的混合物的复合材料并具有90wt%的无机填充剂含量。
图1A至1D中的多层印刷线路板101可具有以下结构,使得信号传输导体102a的阻抗匹配成50Ω。用于电绝缘层103的材料具有例如3.8的相对介电常数。信号传输导体102a是具有例如约为120μm的直径的内部通路。在信号传输导体102a和接地导体105a之间的最短距离例如约为0.25mm。在信号传输导体102a和镀层107之间的最短距离约为例如0.25mm。电绝缘层103具有例如约100μm的厚度。
在此实施例中,对在信号传输导体102a和各接地导体105a之间的距离以及在信号传输导体102a和镀层107之间的距离进行调节,以提供合适的阻抗。此外,通过改变电绝缘层103的材料、也就是说通过改变相对介电常数,也可以控制阻抗。
多层印刷线路板101用于模拟信号传输导体102a的阻抗。阻抗与预定值(例如,50Ω)的偏差(误差)不高于3%。对于具有准条形结构的常规多层印刷线路板(参见图6B),阻抗与预定值(例如,50Ω)的偏差(误差)至少为5%。此外,和常规多层印刷线路板相比,由于镀层107使得多层印刷线路板101的EMI噪音辐射减少了约2dB。
尽管电磁波在所有方向上辐射,但利用美国标准的横电磁波传输室方法(EIA Std.IS-16,等)测量EMI噪音。在测量EMI噪音的过程中,电磁波由具有0dBm的最大输出的信号发生器产生电磁波、然后输入到具有40dB的增益功率放大器,将功率放大器的输出输入到TEM元件。在这种情况下,最大电场强度为55.9V/m,波形仅是未调制的正弦波,频率在150kHz至1GHz范围内。
作为优选,镀层107不仅形成在侧面上,而且还形成在电绝缘层103的顶部和底部,以实现EMI噪音辐射的进一步减低。在此实施例中,因为电路元件设置在电绝缘层103的顶部和底部上,所以仅在电绝缘层103的侧面设置有镀层107。
实施例2
图2A至2C表示此实施例的多层印刷线路板。图2A是截面图。图2C是另一个横截面图。图2B是用于说明多层印刷线路板的内部结构部分以及阻抗控制结构的示意性立体图。本实施例的多层印刷线路板具有与实施例1的多层印刷线路板不相上下的效果。
如图2A和2C所示,多层印刷线路板209包括多个电绝缘层203、与电绝缘层203交替设置的多个布线层214、沿电绝缘层203的厚度方向穿过各电绝缘层203、用于电连接布线层214的多个导体215、以及埋入任意电绝缘层203中的电路元件208。各布线层214包括接地线206和信号传输线204。导体215包括电连接到信号传输线204的信号传输导体202和电连接到接地线206的接地导体205。
电绝缘层203的侧面上涂覆有镀层207,该镀层207电连接到接地线206。
在多层印刷线路板209中,包含电路元件208的任何电绝缘层203也称作“电路元件内置层210”,信号传输导体202a设置在电路元件内置层210的边缘部分中,如图2A和2B所示。多层印刷线路板209具有阻抗控制结构,该结构包括镀层207、信号传输导体202a、以及相对于镀层207设置的、并使信号传输导体202a夹在它们之间的接地导体205a。信号传输导体202a与其它信号传输导体202相同,接地导体205a也与其它接地导体205相同。
如图2B所示,用于构成阻抗控制结构的接地导体205a的数量例如为三个。三个接地导体205a彼此以预定距离设置,从而限定平行于镀层207的平面。
各接地导体205a例如位于连接镀层207和信号传输导体202a的延长线上。此外,在连接信号传输导体202a、各接地导体205a和镀层207的直线上,例如,在信号传输导体202a和各接地导体205a之间的距离基本上等于在镀层207和信号传输导体202a之间的距离。由接地导体205a和镀层207控制信号传输导体202a的阻抗。
与接地导体不同,镀层207的设计不受设计规则等的限制。因此,当多层印刷线路板209具有包括信号传输导体202a、镀层207和接地导体205a的阻抗控制结构时(参见图2B),能够容易地在抑制接地占有率增长的同时抑制由于反射或振荡引起的噪音的产生,并且还能够获得更高的密度。
如图2A和2C所示,在电路元件内置层210中设置的信号传输导体202具有例如不低于0.2mm的长度。较长的信号传输导体202可能受噪音的不利影响。在多层印刷线路板209中,对某些信号传输导体202、尤其是可能受噪音不利影响的信号传输导体202的阻抗进行控制,这样能够在不减少信号传输导体202和信号传输线204的占有率的情况下有效抑制噪音产生。
多层印刷线路板209可具有以下结构,使得信号传输导体202a的阻抗匹配成50Ω。用于电绝缘层203的材料具有例如3.8的相对介电常数。信号传输导体102a是具有例如约为120μm的直径的内部通路。在信号传输导体202a和接地导体205a之间的最短距离例如约为0.25mm。在信号传输导体202a和镀层207之间的最短距离例如约为0.25mm。电路元件内置层210具有例如600μm的厚度。其它电绝缘层203的厚度例如约为100μm。
电绝缘层203可采用与在实施例1中的多层印刷线路板的电源绝缘层相同的材料,例如,无机填充剂(90wt%)和包括环氧树脂和固化剂的树脂组分的混合物。
多层印刷线路板209用于模拟信号传输导体202a的阻抗。阻抗与预定值(50Ω)的偏差(误差)不高于3%。此外,和具有准条形线结构的常规多层印刷线路板相比(参见图6B),由于镀层207使得多层印刷线路板209的EMI噪音辐射减少了约6dB。
像实施例1一样,用于印刷线路板的任何常用材料也可以用于制造此实施例的多层印刷线路板。
实施例3
图3A和3B表示此实施例的多层印刷线路板的截面图。图3A中的多层印刷线路板309与实施例2的相同,除了它还包括材料层311之外。图3B中的多层印刷线路板309与实施例2的相同,除了它还包括电磁屏蔽层312之外。本实施例的多层印刷线路板具有与实施例1和2的多层印刷线路板不相上下的效果。
如图3A和3B所示,多层印刷线路板309包括多个电绝缘层303、与电绝缘层303交替设置的多个布线层314、沿电绝缘层303的厚度方向穿过各电绝缘层303的、用于电连接布线层314的多个导体315、以及埋置在任一电绝缘层303中的电路元件308。各布线层314包括接地线306和信号传输线304。导体315包括电连接到信号传输线304的信号传输导体302和电连接到接地线306的接地导体305。
电绝缘层303的侧面涂覆有镀层307,该镀层307电连接到接地线306。
在多层印刷线路板309中,包含电路元件308的任何电绝缘层303也称作“电路元件内置层310”,信号传输导体302a设置在电路元件内置层310的边缘部分中。像实施例2一样,由镀层307和相对于镀层307设置的接地导体305a控制信号传输导体302a的阻抗,所述信号传输导体302a夹在镀层307和接地导体305a之间。信号传输导体302a与其它信号传输导体302相同,接地导体305a也与其它接地导体305相同。
像实施例2一样,多层印刷线路板309具有阻抗控制结构,该结构包括信号传输导体302a、镀层307以及接地导体305a。因此,可以在控制多层印刷线路板309的接地占有率增长的同时容易地抑制由于反射或振荡引起的噪音的产生,并且还能够获得多层印刷线路板309的更高密度。
如图3A和3B所示的多层印刷线路板309可具有以下结构,使得信号传输导体302a的阻抗匹配成50Ω。用于电绝缘层303的材料具有例如3.8的相对介电常数。信号传输导体302a是具有例如约120μm的直径的内部通路。在信号传输导体302a和接地导体305a之间的最短距离例如约为0.25mm。在信号传输导体302a和镀层307之间的最短距离例如约为0.25mm。电路元件内置层310具有例如600μm的厚度,信号传输导体302a具有600μm的厚度。其它电绝缘层303的厚度例如约为100μm。
电绝缘层303可采用与在实施例1中的多层印刷线路板的电源绝缘层相同的材料,例如,无机填充剂(90wt%)和包括环氧树脂和固化剂的树脂组分的混合物。
在图3A的多层印刷线路板309中,在镀层307面向远离电绝缘层303的一侧上形成材料层311。材料层311包括具有比用于电绝缘层303的材料的导热性更高的材料。当在镀层307面向远离电绝缘层303的一侧上设置材料层311时,多层印刷线路板309的散热性被改善至有希望减小热量对半导体的有害影响的程度。因此,多层印刷线路板309能够更容易地应用于散热元件(电路元件),例如电源电路等。
具有更高导热性的材料例如可以是环氧树脂和氧化铝粉末的混合物。该混合物例如包括95wt%的氧化铝粉末。虽然随着材料层变厚散热性增强,但是考虑到高密度,材料层具有例如约20μm的厚度。
在图3A中的多层印刷线路板309中,信号传输导体302a的阻抗与预定值(50Ω)的偏差(误差)不高于3%,与在实施例2中的多层印刷线路板的情况相同。此外,和具有准条形线结构的常规多层印刷线路板相比(参见图6B),由于镀层307使得多层印刷线路板309的EMI噪音辐射减少了约6dB。
在图3A的多层印刷线路板309中,在镀层307面向远离电绝缘层303的一侧上形成材料层311。因此,多层印刷线路板309的散热性被改善到有希望减小热量对半导体的有害影响的程度。
在图3B的多层印刷线路板309中,在镀层307面向远离电绝缘层303的一侧上形成电磁屏蔽层312。电磁屏蔽层312包括磁性材料和树脂。由于电磁屏蔽层312,图3B中的多层印刷线路板309进一步改善了EMI特性。
磁性材料例如可以是铁氧体粉末。树脂的例子包括环氧树脂、酚醛树脂、异氰酸酯树脂或聚四氟乙烯。磁性材料例如铁氧体粉末优选占磁性材料和树脂混合物的10wt%-95wt%,更优选占50wt%-95wt%。具体而言,可以采用将包括环氧树脂和固化剂的树脂组分与例如80wt%的铁氧体粉末混合而获得的材料。固化剂的示例包括胺基固化剂和酸酐基固化剂。
电磁屏蔽层312越厚,EMI特性改善的越多。然而,当电磁屏蔽层312太厚时,它影响了高密度、增加了多层印刷线路板309的重量。因此,电磁屏蔽层3 12的厚度例如约为30μm。
在图3B中的多层印刷线路板309中,信号传输导体302a的阻抗与预定值(50Ω)的偏差(误差)不高于3%,与在实施例2中的多层印刷线路板的情况相同。此外,分析表明,和具有准条形线结构的常规多层印刷线路板(参见图6B)相比,由于镀层307和电磁屏蔽层312,使多层印刷线路板309的EMI噪音辐射减少了约6.5dB。
和实施例1一样,用于印刷线路板的任何常用材料也可以用于生产本实施例的多层印刷线路板。
实施例4
图4B是此实施例的多层印刷线路板的截面图。图4A表示电路元件内置多层印刷线路板,其被埋置在本实施例的多层印刷线路板中。本实施例的多层印刷线路板具有与实施例1至3的多层印刷线路板不相上下的效果。
如图4B所示,本实施例的多层印刷线路板413b包括多个第一电绝缘层403、与第一电绝缘层403交替设置的多个第一布线层414、以及沿第一电绝缘层403的厚度方向穿过各第一电绝缘层403的、用于电连接第一布线层414的多个第一导体415。各第一布线层414包括第一接地线406和第一信号传输线404。第一导体415包括电连接到第一信号传输线404的第一信号传输导体402和电连接到第一接地线406的第一接地导体405。
第一电绝缘层403的侧面涂覆有第一镀层407b,第一镀层407b电连接到第一接地线406(参见图4C)。
在多层印刷线路板413b中,在任意第一电绝缘层403的内部设置电路元件内置多层印刷线路板413a。
如图4A所示,电路元件内置多层印刷线路板413a包括第二电绝缘层403’、与第二电绝缘层403’交替设置的一对第二布线层414’、沿第二电绝缘层403’的厚度方向穿过各第二电绝缘层403’的、用于电连接该对第二布线层414’的多个第二导体415’、以及在第二电绝缘层403’内部设置的电路元件408。各第二布线层414’包括第二接地线406’和第二信号传输线404’。第二导体415’包括电连接到第二信号传输线404’的第二信号传输导体402’和电连接到第二接地线406’的第二接地导体405’。第二布线层414’电连接到第一导体415,如图4B所示。
第二绝缘层403’的侧面涂覆有第二镀层407a,第二镀层407a电连接到第二接地线406’(参见图4C)。
其中埋置了电路元件内置多层印刷线路板413a的任何第一电绝缘层403也称作“电路元件内置层410”,第一信号传输导体402a设置在电路元件内置层410的边缘部分中,即,在电路元件内置层410中所包括的电路元件内置多层印刷线路板413a的外部。例如,第二镀层407a和第一镀层407b相对于第一信号传输导体402a的中心轴对称且平行地设置。第一信号传输导体402a的阻抗受第一镀层407b和第二镀层407a的控制。
第一信号传输导体402a与另一第一信号传输导体402相同。第一信号传输线404、第一接地线406、第一信号传输导体402和第一接地导体405分别与第二信号传输线404’、第二接地线406’、第二信号传输导体402’和第二接地导体405’相同。
如上所述,多层印刷线路板413b具有包括第一信号传输导体402a、第二镀层407a和第一镀层407b的阻抗控制结构(参见图4C)。因此,多层印刷线路板413b不需要接地导体(接地导电通路),而所述接地导体(接地导电通路)已被用于控制在电绝缘层的边缘部分中设置的信号传输导体的阻抗。多层印刷线路板413b采用第二镀层407a来代替接地导体。接地导体的直径例如在300μm至500μm的范围内,接地线的宽度例如在120μm至250μm的范围内,而第二镀层的厚度较薄,例如在18μm至35μm的范围内。因此,采用第二镀层407a来代替接地导体,能够增加第一信号传输线404和第一信号传输导体402的占有率,或第二信号传输线404’和第二信号传输导体402’的占有率。并且,在抑制接地占有率增加的同时抑制了噪音的产生。与接地导体(接地导体通路)不同,第二镀层407a可以是平的或连续的。因此,与第一镀层407b结合的第二镀层407a能够提供更稳定的接地,进一步增加阻抗控制精度。
如图4A所示,作为优选,第二信号传输导体402’a设置在第二电绝缘层403’的边缘部分,第二接地导体405’a相对于第二镀层407a设置,第二信号传输导体402’a夹在第二接地导体405’a和第二镀层407a之间。利用这种结构,由第二镀层407a和第二接地导体405’a控制第二信号传输导体402’a的阻抗。
当电路元件内置多层印刷线路板413a具有这种阻抗控制结构时,能够抑制噪音的产生,同时抑制了电路元件内置印刷线路板413a的接地占有率提高。第二信号传输导体402a’与其它第二信号传输导体402’相同,第二接地导体405’a与其它第二接地导体405’相同。
图4B中的多层印刷线路板413b可具有以下结构,使得第一信号传输导体402a的阻抗匹配成50Ω。用于第一和第二电绝缘层403、403’的材料具有例如3.8的相对介电常数。第一信号传输导体402a是具有例如约120μm的直径的内部通路。在第一信号传输导体402a和第二镀层407a之间的最短距离例如约为0.25mm。在第一信号传输导体402a和第一镀层407b之间的最短距离例如约为0.25mm。电路元件内置层410具有例如600μm的厚度。其它电绝缘层的厚度例如约为100μm。
在电路元件内置多层印刷线路板413a中,在第二电绝缘层403’的边缘部分中设置的第二信号传输导体402’a是具有例如约为120μm的直径的内部通路。在第二信号传输导体402’a和第二接地导体405’a之间的最短距离是0.25mm。在第二信号传输导体402’a和第二镀层407a之间的最短距离是0.25mm。
第一和第二电绝缘层403、403’可采用与实施例1中的多层印刷线路板的电绝缘层相同的材料,例如,无机填充剂(90wt%)和包括环氧树脂和固化剂的树脂组分的混合物。
像实施例1一样,还可以采用任何常用的印刷线路板用材料制造本实施例的多层印刷线路板413b。
多层印刷线路板413b用于模拟第一信号传输导体402a的阻抗。阻抗与预定值(50Ω)的偏差(误差)约为1%。对于具有准条形线结构的常规多层印刷线路板来说(参见图6B),阻抗与预定值(例如50Ω)的偏差(误差)至少为5%。此外,和常规多层印刷线路板相比,由于第一镀层407b,使得多层印刷线路板413b的EMI噪音辐射减少了约6dB。
实施例5
图5A和5B是本实施例的多层印刷线路板的截面图。除了图5A中的多层印刷线路板513b还包括材料层511之外,它与实施例4的相同。除了图5B中的多层印刷线路板513b还包括电磁屏蔽层512之外,它与实施例4的相同。本实施例的多层印刷线路板具有与实施例1-4的多层印刷线路板不相上下的效果。
如图5A和5B所示,多层印刷线路板513b包括多个第一电绝缘层503、与第一电绝缘层403交替设置的多个第一布线层514、以及沿第一电绝缘层503的厚度方向穿过各第一电绝缘层503的、用于电连接第一布线层514的多个第一导体515。各第一布线层514包括第一接地线506和第一信号传输线504。第一导体515包括电连接到第一信号传输线504的第一信号传输导体502和电连接到第一接地线506的第一接地导体505。
第一电绝缘层503的侧面涂覆有第一镀层507b,第一镀层507b电连接到第一接地线506。
在多层印刷线路板513b中,在任意第一电绝缘层503中埋置电路元件内置多层印刷线路板513a。此外,在包含电路元件内置多层印刷线路板513a的第一电绝缘层503(也称作电路元件内置层510)的边缘部分中设置第一信号传输导体502a。
图5A和5B中所示的多层印刷线路板513b可具有以下结构,使得第一信号传输导体502a的阻抗匹配成50Ω。用于第一电绝缘层503和第二电绝缘层503’的材料具有例如3.8的相对介电常数。第一信号传输导体502a是具有例如约120μm的直径的内部通路。在第一信号传输导体502a和第二镀层507a之间的最短距离例如约为0.25mm。在第一信号传输导体502a和第一镀层507b之间的最短距离例如约为0.25mm。电路元件内置层510具有例如600μm的厚度。其它电绝缘层的厚度例如约为100μm。
在电路元件内置多层印刷线路板513a中,在第二电绝缘层503’的边缘部分中设置的第二信号传输导体502’a是具有例如约为120μm的直径的内部通路。在第二信号传输导体502’a和第二接地导体505’a之间的最短距离例如是0.25mm。在第二信号传输导体502’a和第二镀层507a之间的最短距离例如约为0.25mm。
第一和第二电绝缘层503、503’可采用与实施例1中的多层印刷线路板的电绝缘层相同的材料,例如,无机填充剂(90wt%)和包括环氧树脂和固化剂的树脂组分的混合物。
在图5A的多层印刷线路板513b中,在第一镀层507b面向远离第一电绝缘层503的一侧上形成材料层511。此外,在第二镀层507a面向远离第二电绝缘层503’的一侧上也形成材料层511。材料层511包括具有比用于第一和第二电绝缘层503、503’的材料的导热性更高的材料。当采用材料层511时,多层印刷线路板513b的散热性被改善到可以希望降低热量对半导体的有害影响的程度。因此,多层印刷线路板513b可以容易地应用到散热元件(电路元件),如电源电路或类似电路。
在此实施例中,第一镀层507b和第二镀层507a都设置有材料层。但也可以是它们之一设置有材料层。
具有更高导热性的材料例如可以是环氧树脂和氧化铝粉末的混合物。该混合物例如包括95wt%的氧化铝粉末。虽然随着材料层511变厚而散热性增强,但是考虑到高密度,材料层511具有例如约20μm的厚度。
在图5B的多层印刷线路板513b中,在第一镀层507b面向远离第一电绝缘层503的一侧上形成电磁屏蔽层512。此外,在第二镀层507a面向远离第二电绝缘层503’的一侧上也形成电磁屏蔽层512。电磁屏蔽层512包括磁性材料和树脂。由于电磁屏蔽层512,图5B中的多层印刷线路板513b进一步改善了EMI特性。
作为电磁屏蔽层512,可采用包括例如含有环氧树脂和固化剂(例如,胺基固化剂或酸酐基固化剂)的树脂组分和铁氧体粉末(80wt%)的材料。铁氧体粉末是具有高导热性的磁性材料。当铁氧体粉末的含量不低于30wt%时,优选不低于50wt%时,可以确保高电磁屏蔽性和高散热性。
电磁屏蔽层512越厚,EMI特性改善得越多。然而,当电磁屏蔽层512太厚时,它影响了高密度、增加了多层印刷线路板513b的重量。因此,电磁屏蔽层512的厚度例如为30μm。
在图5B中的多层印刷线路板513b中,在电路元件内置层510的边缘部分中设置的第一信号传输导体502a的阻抗与预定值(50Ω)的偏差(误差)不高于1%,与在实施例4中的多层印刷线路板的情况相同。
此外,分析表明,和具有准条形线结构的常规多层印刷线路板(参见图6B)相比,多层印刷线路板513b的EMI噪音辐射减少了约6.5dB。
像实施例1一样,用于印刷线路板的任何常用材料都可以用于第一和第二电绝缘层503、503’,例如玻璃环氧材料或者将树脂材料注入包括有机材料(如芳族聚酰胺纤维)的加强材料中所得到的材料。
通过在JP11(1999)一220262A中公开的方法制造本实施例的多层印刷线路板。
在实施例1至5的多层印刷线路板中,例如,三个接地导体构成阻抗控制结构。但接地导体的数量并不限制于此,只要接地占有率不过高,也可以采用四个或更多个接地导体或至少一个接地导体。
在实施例1-3的多层印刷线路板中,相对于信号传输导体的中心轴对称地设置用于构成阻抗控制结构的镀层和接地导体。但该设置并不限制于此。例如,通过在从镀层向电绝缘层中心的方向上按指定顺序设置信号传输导体和接地导体,同时适当地设置信号传输导体的直径、在镀层和信号传输导体之间的距离、在信号传输导体和接地导体之间的距离或类似条件,可以控制在电绝缘层的边缘部分中设置的信号传输导体的阻抗。
在实施例4和5的多层印刷线路板中,相对于第一信号传输导体的中心轴对称地设置第一镀层和第二镀层。但该设置并不限制于此。例如,通过从第一镀层向第一电绝缘层中心的方向上按指定顺序设置第一信号传输导体和第二镀层,同时适当地设置第一信号传输导体的直径、在第一镀层和第一信号传输导体之间的距离、在第一信号传输导体和第二镀层之间的距离或类似条件,可以控制在第一电绝缘层的边缘部分中设置的第一信号传输导体的阻抗。
本发明可以在不脱离其实质或主要特点的条件下以其它形式实施。从任何方面考虑,在本说明书中公开的实施例都是示意性而并非限制性的。本发明的范围是由附加权利要求而非上述说明来表示,由权利要求的含义和等效范围内产生的所有改变都应被包含在其中。
Claims (11)
1.一种多层印刷线路板,包括:
一电绝缘层;
与该电绝缘层交替设置的多个布线层,各布线层包括接地线和信号传输线;
多个导体,沿该电绝缘层的厚度方向穿过该电绝缘层,用以电连接布线层,所述导体包括电连接到信号传输线的信号传输导体和电连接到接地线的接地导体;以及
形成以便覆盖该电绝缘层的侧面并电连接到接地线的镀层;
其中,在电绝缘层的边缘部分中设置的信号传输导体的阻抗是由相对于该镀层设置的、并使所述信号传输导体夹在其间的接地导体和该镀层控制的。
2.根据权利要求1的多层印刷线路板,进一步包括一材料层,该材料层包括比该电绝缘层的材料具有更高导热性的材料,并且被形成在该镀层面向远离该电绝缘层的一侧上。
3.根据权利要求1的多层印刷线路板,进一步包括电磁屏蔽层,所述电磁屏蔽层包括磁性材料和树脂,并且被形成在该镀层面向远离该电绝缘层的一侧上。
4.一种多层印刷线路板,包括:
一电绝缘层;
多个布线层,与该电绝缘层交替设置,各布线层包括接地线和信号传输线;
多个导体,沿该电绝缘层的厚度方向穿过该电绝缘层,用以电连接布线层,所述导体包括电连接到信号传输线的信号传输导体和电连接到接地线的接地导体;
设置在该电绝缘层内部的电路元件;以及
形成以便覆盖该电绝缘层的侧面并电连接到接地线的镀层;
其中,在包含该电路元件的该电绝缘层的边缘部分中设置的信号传输导体的阻抗是由相对于该镀层设置的、并使所述信号传输导体夹在其间的接地导体和该镀层控制的。
5. 根据权利要求4的多层印刷线路板,进一步包括一材料层,该材料层包括比电绝缘层的材料具有更高导热性的材料,并且被形成在该镀层面向远离该电绝缘层的一侧上。
6.根据权利要求4的多层印刷线路板,进一步包括一电磁屏蔽层,所述电磁屏蔽层包括磁性材料和树脂,并且被形成在该镀层面向远离该电绝缘层的一侧上。
7.一种多层印刷线路板,包括:
多个第一电绝缘层;
多个第一布线层,与所述第一电绝缘层交替设置,各第一布线层包括第一接地线和第一信号传输线;
多个第一导体,沿第一电绝缘层的厚度方向穿过各第一电绝缘层,用以电连接第一布线层,所述第一导体包括电连接到第一信号传输线的第一信号传输导体和电连接到第一接地线的第一接地导体;
电路元件内置多层印刷线路板,设置在任一个第一电绝缘层内部;以及
形成以便覆盖第一电绝缘层的侧面并电连接到第一接地线的第一镀层;
其中该电路元件内置多层印刷线路板包括:
第二电绝缘层;
多个第二布线层,与第二电绝缘层交替设置,各第二布线层包括第二接地线和第二信号传输线;
多个第二导体,沿第二电绝缘层的厚度方向穿过第二电绝缘层、用以电连接第二布线层,所述第二导体包括电连接到第二信号传输线的第二信号传输导体和电连接到第二接地线的第二接地导体;以及
形成以便覆盖第二电绝缘层的侧面并且电连接到第二接地线的第二镀层;以及
其中,在包含该电路元件内置多层印刷线路板的第一电绝缘层的边缘部分中设置的第一信号传输导体的阻抗是由相对于第一镀层设置的、并使所述第一信号传输导体夹在其间的第二镀层和第一镀层控制的。
8.根据权利要求7的多层印刷线路板,其中第二信号传输导体被设置在第二电绝缘层的边缘部分中,以及
第二接地导体相对于第二镀层设置,并使所述第二信号传输导体夹在其间。
9.根据权利要求7的多层印刷线路板,进一步包括一材料层,该材料层包括比第一电绝缘层的材料具有更高导热性的材料,并且被形成在第一镀层面向远离第一电绝缘层的一侧上。
10.根据权利要求7的多层印刷线路板,进一步包括一电磁屏蔽层,所述电磁屏蔽层包括磁性材料和树脂,并且被形成在第一镀层面向远离第一电绝缘层的一侧上。
11.一种集成电路,包括根据权利要求1-10之任一项的多层印刷线路板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP122577/2003 | 2003-04-25 | ||
JP2003122577 | 2003-04-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1551717A true CN1551717A (zh) | 2004-12-01 |
Family
ID=33296607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2004100384116A Pending CN1551717A (zh) | 2003-04-25 | 2004-04-26 | 多层印刷线路板和利用该多层印刷线路板的集成电路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20040211590A1 (zh) |
CN (1) | CN1551717A (zh) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101175366B (zh) * | 2006-11-01 | 2011-02-23 | 日本梅克特隆株式会社 | 多层柔性印刷布线板及其制造方法 |
CN102281700A (zh) * | 2010-06-10 | 2011-12-14 | 南亚电路板股份有限公司 | 多层印刷电路板电性结构及其制造方法 |
CN103037150A (zh) * | 2012-11-29 | 2013-04-10 | 信利光电(汕尾)有限公司 | 一种摄像模组 |
CN103906371A (zh) * | 2012-12-27 | 2014-07-02 | 富葵精密组件(深圳)有限公司 | 具有内埋元件的电路板及其制作方法 |
CN103906372A (zh) * | 2012-12-27 | 2014-07-02 | 富葵精密组件(深圳)有限公司 | 具有内埋元件的电路板及其制作方法 |
CN104427744A (zh) * | 2013-08-30 | 2015-03-18 | 富葵精密组件(深圳)有限公司 | 电路板及其制作方法 |
CN108770214A (zh) * | 2018-07-24 | 2018-11-06 | 苏州福莱盈电子有限公司 | 一种防止线路板信号泄漏的侧面电镀方法 |
CN108990256A (zh) * | 2018-07-24 | 2018-12-11 | 苏州福莱盈电子有限公司 | 一种防止线路板信号泄漏的屏蔽方法 |
CN109348614A (zh) * | 2018-10-29 | 2019-02-15 | 苏州福莱盈电子有限公司 | 一种防止高频信号泄露的线路板结构及其制作方法 |
CN112292916A (zh) * | 2018-06-07 | 2021-01-29 | 华为技术有限公司 | 一种集成电路 |
CN112423462A (zh) * | 2019-08-20 | 2021-02-26 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板 |
CN112867226A (zh) * | 2019-11-27 | 2021-05-28 | 鹏鼎控股(深圳)股份有限公司 | 高频传输电路板及其制作方法 |
CN113543452A (zh) * | 2020-04-13 | 2021-10-22 | 宏启胜精密电子(秦皇岛)有限公司 | 线路板及其制备方法 |
CN113873741A (zh) * | 2020-06-30 | 2021-12-31 | 西部数据技术公司 | 用于高带宽和高裸片计数存储器堆叠的印刷电路板补偿结构 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100502614C (zh) * | 2004-10-09 | 2009-06-17 | 鸿富锦精密工业(深圳)有限公司 | 适用于高速信号的印刷电路板结构 |
US7583506B1 (en) * | 2005-10-14 | 2009-09-01 | The Boeing Company | Multi operational system apparatus and method |
DE102007044602A1 (de) * | 2007-09-19 | 2009-04-23 | Continental Automotive Gmbh | Multilayer-Leiterplatte und Verwendung einer Multilayer-Leiterplatte |
US7933128B2 (en) * | 2007-10-10 | 2011-04-26 | Epson Toyocom Corporation | Electronic device, electronic module, and methods for manufacturing the same |
JP5260083B2 (ja) * | 2008-02-27 | 2013-08-14 | ローム株式会社 | 半導体集積回路 |
JP5374079B2 (ja) * | 2008-06-20 | 2013-12-25 | 東京エレクトロン株式会社 | 検査用接触構造体 |
JP4711026B2 (ja) * | 2008-10-08 | 2011-06-29 | 株式会社村田製作所 | 複合モジュール |
JP5909707B2 (ja) * | 2011-12-02 | 2016-04-27 | パナソニックIpマネジメント株式会社 | 無線モジュール |
JP2016066699A (ja) * | 2014-09-25 | 2016-04-28 | 京セラサーキットソリューションズ株式会社 | 複合配線基板およびその実装構造体 |
DE102019104084B4 (de) * | 2019-02-19 | 2022-03-31 | Axing Ag | Verfahren zur Beeinflussung der Induktivität und/oder Kapazität einer elektronischen Schaltung |
WO2021020332A1 (ja) * | 2019-08-01 | 2021-02-04 | 株式会社村田製作所 | モジュール |
US10849220B1 (en) * | 2020-01-23 | 2020-11-24 | Super Micro Computer, Inc. | Setting the impedance of signal traces of a circuit board using a reference trace |
US11297713B2 (en) | 2020-01-23 | 2022-04-05 | Super Micro Computer, Inc. | Reference metal layer for setting the impedance of metal contacts of a connector |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4758922A (en) * | 1986-11-14 | 1988-07-19 | Matsushita Electric Industrial Co., Ltd. | High frequency circuit having a microstrip resonance element |
US5757252A (en) * | 1995-08-31 | 1998-05-26 | Itt Industries, Inc. | Wide frequency band transition between via RF transmission lines and planar transmission lines |
US6038133A (en) * | 1997-11-25 | 2000-03-14 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module and method for producing the same |
US6184477B1 (en) * | 1998-12-02 | 2001-02-06 | Kyocera Corporation | Multi-layer circuit substrate having orthogonal grid ground and power planes |
JP2001160663A (ja) * | 1999-12-02 | 2001-06-12 | Nec Corp | 回路基板 |
US6633005B2 (en) * | 2001-10-22 | 2003-10-14 | Micro Mobio Corporation | Multilayer RF amplifier module |
-
2004
- 2004-04-19 US US10/827,924 patent/US20040211590A1/en not_active Abandoned
- 2004-04-26 CN CNA2004100384116A patent/CN1551717A/zh active Pending
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101175366B (zh) * | 2006-11-01 | 2011-02-23 | 日本梅克特隆株式会社 | 多层柔性印刷布线板及其制造方法 |
CN102281700A (zh) * | 2010-06-10 | 2011-12-14 | 南亚电路板股份有限公司 | 多层印刷电路板电性结构及其制造方法 |
CN102281700B (zh) * | 2010-06-10 | 2013-05-08 | 南亚电路板股份有限公司 | 多层印刷电路板电性结构及其制造方法 |
CN103037150A (zh) * | 2012-11-29 | 2013-04-10 | 信利光电(汕尾)有限公司 | 一种摄像模组 |
CN103037150B (zh) * | 2012-11-29 | 2015-08-12 | 信利光电股份有限公司 | 一种摄像模组 |
CN103906371A (zh) * | 2012-12-27 | 2014-07-02 | 富葵精密组件(深圳)有限公司 | 具有内埋元件的电路板及其制作方法 |
CN103906372A (zh) * | 2012-12-27 | 2014-07-02 | 富葵精密组件(深圳)有限公司 | 具有内埋元件的电路板及其制作方法 |
CN103906372B (zh) * | 2012-12-27 | 2017-03-01 | 碁鼎科技秦皇岛有限公司 | 具有内埋元件的电路板及其制作方法 |
CN104427744A (zh) * | 2013-08-30 | 2015-03-18 | 富葵精密组件(深圳)有限公司 | 电路板及其制作方法 |
CN112292916A (zh) * | 2018-06-07 | 2021-01-29 | 华为技术有限公司 | 一种集成电路 |
CN112292916B (zh) * | 2018-06-07 | 2022-02-11 | 华为技术有限公司 | 一种集成电路 |
CN108990256A (zh) * | 2018-07-24 | 2018-12-11 | 苏州福莱盈电子有限公司 | 一种防止线路板信号泄漏的屏蔽方法 |
CN108770214A (zh) * | 2018-07-24 | 2018-11-06 | 苏州福莱盈电子有限公司 | 一种防止线路板信号泄漏的侧面电镀方法 |
CN109348614A (zh) * | 2018-10-29 | 2019-02-15 | 苏州福莱盈电子有限公司 | 一种防止高频信号泄露的线路板结构及其制作方法 |
CN112423462A (zh) * | 2019-08-20 | 2021-02-26 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板 |
CN112423462B (zh) * | 2019-08-20 | 2022-06-24 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板 |
CN112867226A (zh) * | 2019-11-27 | 2021-05-28 | 鹏鼎控股(深圳)股份有限公司 | 高频传输电路板及其制作方法 |
CN113543452A (zh) * | 2020-04-13 | 2021-10-22 | 宏启胜精密电子(秦皇岛)有限公司 | 线路板及其制备方法 |
CN113543452B (zh) * | 2020-04-13 | 2022-08-16 | 宏启胜精密电子(秦皇岛)有限公司 | 线路板及其制备方法 |
CN113873741A (zh) * | 2020-06-30 | 2021-12-31 | 西部数据技术公司 | 用于高带宽和高裸片计数存储器堆叠的印刷电路板补偿结构 |
Also Published As
Publication number | Publication date |
---|---|
US20040211590A1 (en) | 2004-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1551717A (zh) | 多层印刷线路板和利用该多层印刷线路板的集成电路 | |
CN1177329C (zh) | 双向非固态阻抗受控的参考平面及其形成方法 | |
CN1201642C (zh) | 印刷电路板及其制造方法 | |
CN1075339C (zh) | 电磁穿透性和反射性低的电磁干扰抑制体及其电子装置 | |
JP3926880B2 (ja) | 多層プリント板 | |
CN1214486C (zh) | 天线 | |
CN1127171C (zh) | 短路微带天线和包含该种天线的设备 | |
CN1251354C (zh) | 小型天线 | |
CN1957426A (zh) | 挠性扁形电缆 | |
CN1697593A (zh) | 线路基板、生产该线路基板的方法以及电子设备 | |
CN1476633A (zh) | 高频模件板装置 | |
US20080098816A1 (en) | Ultrasonic probe and ultrasonic diagnostic apparatus | |
JP2004327690A (ja) | プリント配線基板 | |
CN1412887A (zh) | 方向性耦合器 | |
CN1301051C (zh) | 印刷电路板 | |
CN1510781A (zh) | 表面安装型天线和天线装置 | |
CN1343089A (zh) | 具有通道的印刷配线板及其制造方法 | |
CN101057531A (zh) | 具有改进的通路设计的单层或多层印刷电路板 | |
CN1679380A (zh) | 电路衬底、使用电路衬底的电子设备及电路衬底的制造方法 | |
CN1685561A (zh) | 不平衡天线 | |
CN101032194A (zh) | 多层布线板及其制造方法 | |
CN1274187C (zh) | 跨接线用片状元件及其安装结构 | |
CN1168174C (zh) | 传输线、谐振器、滤波器、双工器及通信设备 | |
CN1767728A (zh) | 多层印刷电路配线板的制造方法,多层印刷电路配线板及电子装置 | |
CN101052274A (zh) | 电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |