CN1767728A - 多层印刷电路配线板的制造方法，多层印刷电路配线板及电子装置 - Google Patents

多层印刷电路配线板的制造方法，多层印刷电路配线板及电子装置 Download PDF

Info

Publication number
CN1767728A
CN1767728A CN200510118588.1A CN200510118588A CN1767728A CN 1767728 A CN1767728 A CN 1767728A CN 200510118588 A CN200510118588 A CN 200510118588A CN 1767728 A CN1767728 A CN 1767728A
Authority
CN
China
Prior art keywords
distributing board
multilayer printed
printed circuit
base material
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510118588.1A
Other languages
English (en)
Other versions
CN100521878C (zh
Inventor
上野幸宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1767728A publication Critical patent/CN1767728A/zh
Application granted granted Critical
Publication of CN100521878C publication Critical patent/CN100521878C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0166—Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

本发明揭示一种多层印刷电路配线板的制造方法，多层印刷电路配线板及电子装置，在构成多层印刷电路配线板的芯部构件的配线板基材1上形成电镀保护膜2之后，通过形成贯通孔3，沿贯通孔3的壁面及电镀保护膜2的贯通孔面，形成贯通孔导体4，将突出部4a形成在贯通孔导体4上。剥离电镀保护膜2之后，通过在配线板基材1和贯通孔导体4的表面上形成板镀层5，在披覆突出部4a的状态下连接贯通孔导体4与板镀层5，从而能加大接触面积。

Description

多层印刷电路配线板的制造方法，多层印刷电路配线板及电子装置
本申请要求基于2004年10月27日在日本申请的特愿2004-312520的优先权。通过引用，其全部内容编入本申请中。
技术领域
本发明涉及提高形成在多层印刷电路配线板上的贯通孔导体的可靠性的多层印刷电路配线板的制造方法，多层印刷电路配线板以及用这种多层印刷电路配线板的电子装置。
背景技术
图13和图14是说明以往例1的多层印刷电路配线板及其制造方法的各工序的剖视图。
图13示出以往例1的多层印刷电路配线板的原始构件。多层印刷电路配线板的原始构件是市售的两面贴铜箔层压板，在作为芯材的树脂板101的两面上层压铜箔作为金属箔102。用钻头在该原始构件上形成贯通孔103(参看图14)，之后，施加适当的电镀前处理。
图14示出图13的电镀前处理之后，在多层印刷电路配线板两面贴铜箔层压板的整个面上施行板镀后的状态。所谓板镀，是在多层印刷电路配线板(两面贴铜箔层压板)的整个面上用无电解电镀或电解电镀设置金属层(板镀层104，板镀贯通孔导体104a)的电解处理。通常，用与金属箔102相同的金属施行金属电镀。
施行板镀之后，通过在板镀层104的表面上形成蚀刻保护膜，对板镀层104及金属箔102进行构图，形成与规定的电路配线对应的导体图案，从而形成多层印刷电路配线板。
此外，除上述以往例1之外，已知有下述的以往例2、以往例3。
作为以往例2，提出了在贴铜箔层压板的基板表面形成含有成为通孔部的周围配线的焊盘的所需图案(导体图案)，对通孔部及焊盘部以外的部分形成保护膜之后，进行通孔部(贯通孔)开孔的方法(例如参照特开昭60-43893号公报(以下称特许文献1)，特许第3048360号公报(以下称特许文献2))。该方法中，只对通孔部施加另一种电镀处理，形成通孔导体，故增加了电镀处理工序，而且，由于焊盘部小，故位置对准困难。
作为以往例3，提出了在绝缘基板的表面形成所需的电路导体(导体图案)，在整个表面上形成保护膜之后，形成孔(贯通孔)，除去贯通孔周围的保护膜，形成贯通孔导体的方法(例如参照特公平8-34340号公报)。该方法中，产生与特许文献1、特许文献2同样的问题)。
随着电子设备的小型化、高性能化的进展，对配线板上的配线密度的高密度化要求更强烈。根据这种要求，增加了配线板的导体层数的倾向。但同时，也强烈存在对配线板的低成本要求，以削减配线板成本的目的，也强烈存在减少导体层数那样的要求。这种背景下，要使配线密度高密度化，一直在探索配线图案(导体图案)线宽微细化的途径。特别对配线板最外侧层的导体图案，这种倾向更强。
用以往的蚀刻方法做成导体图案时，由于导体图案的线宽与膜厚的长宽比的问题，使导体图案细到某种程度以上就变得困难。例如，如以往例1中所述那样，形成导体图案的层(金属箔及板镀层)中的导体膜厚，为在原始构件的多层印刷电路配线板层压的金属箔的膜厚加上通过板镀形成的板镀层的膜厚的厚度，在通常的构成中，往往达到50μm以上。
另外，通过蚀刻形成导体图案时，改变导体图案的深度方向与平面方向的蚀刻速度之比并不容易，可能构图的最小的线间隔(导体图案相互间的宽度)与导体膜厚(导体图案的膜厚)之比接近1比1。
一般说，导体图案的线宽与导体图案间隔以接近1比1的值进行设计，故形成比导体图案的膜厚更窄的线宽的导体图案并不容易。
根据这一事实，要得到线宽细的微细化的导体图案时，一般实行将板镀层的膜厚和作为原始构件的多层印刷电路配线板上层压的金属箔的膜厚做得较小的方法。
板镀层的膜厚即是贯通孔导体的膜厚。但是，根据贯通孔的壁面状态和电镀液流动等的条件，贯通孔导体的膜厚往往比板镀层的膜厚来得薄，而且，由于电镀金属的不稳定的析出而经常呈离散性。因此当考虑到多层印刷电路配线板使用时电子元件安装时的热应力，长时期使用的可靠性，贯通孔导体的导通电阻的增大等原因，存在板镀层的膜厚不能太薄，不能形成线宽细的导体图案那样的问题。
另外，金属膜的膜厚虽有可能做得薄，但问题是为将金属箔做得薄的制造成本高，因金属箔的厚度薄而引起处理的困难，例如形成板镀层之前的表面处理(电镀前处理)困难等。
此外，当板镀层的膜厚比金属箔的膜厚相对做得较薄时，在贯通孔的开口部周围(构成贯通孔导体与金属箔之间导通的贯通孔导体焊盘肩部)，贯通孔导体(板镀层)的膜厚往往特别薄，而且，往往减弱对热冲击的耐受性。也就是说，当将板镀层的膜厚相对做得较薄时，就会产生贯通孔导体的可靠性下降，贯通孔导体的导通电阻增大那样的问题。
发明内容
本发明鉴于上述的事实而作，其目的在于通过增大贯通孔导体的实质上的膜厚并增大贯通孔导体与板镀层的接触面积，来提供减小板镀层的膜厚，实现线宽细的导体图案(高密度导体图案)，并提高贯通孔导体的可靠性的多层印刷电路配线板及其制造方法。
另外，本发明的另一目的在于通过将电子零件安装在这种多层印刷电路配线板上，来提供可靠性高的电子装置。
本发明的多层印刷电路配线板的制造方法，是具有贯通配线板基材的贯通孔的多层印刷电路配线板的制造方法，其特为包括以下工序：在所述配线板基材的表面上形成电镀保护膜的电镀保护膜形成工序，形成贯通该电镀保护膜和所述配线板基材的所述贯通孔的贯通孔形成工序，对所述电镀保护膜的贯通孔面和所述贯通孔的壁面施加电镀前处理的电镀前处理工序，利用电镀处理对所述电镀保护膜的贯通孔面和所述贯通孔的壁面形成贯通孔导体的贯通孔导体形成工序，以及剥离所述电镀保护膜的电镀保护膜剥离工序。
利用该构成，使形成在贯通孔壁面的贯通孔导体延伸，形成贯通孔导体的突出部，因此能增大贯通孔的开口部周围的贯通孔导体的面积，能增大与形成在贯通孔导体与配线板基材上的板镀层(导体图案)的连接面积。因而，能利用贯通孔导体的对板镀层的电气的、物理的连接强度的提高来谋求导通电阻的下降，能提高贯通孔导体的可靠性即多层印刷电路配线板的可靠性。
本发明的多层印刷电路配线板的制造方法中，也可以所述电镀前处理工序是包含在对所述电镀保护膜和所述贯通孔施加所述电镀前处理之后研磨所述电镀保护膜的表面的研磨工序的构成。
利用该构成，能使通过前处理附着的电镀催化剂限定残留于贯通孔的壁面和电镀保护膜的贯通孔面，因此能确实高精度地形成贯通孔导体的突出部。
本发明的多层印刷电路配线板的制造方法中，也可以所述配线板基材是树脂板。而且也可以，所述树脂板是纤维强化树脂板，含粘接剂树脂板，或电镀催化剂加工树脂板。而且也可以所述配线板基材是两面贴金属箔的两面贴金属层压板。而且也可以所述配线板基材是具有内层导体层的内层形成层压板。
利用该构成，以一般利用的树脂板、各种加工树脂板作为配线板基材，故具有通用性，能制造廉价的多层印刷电路配线板。
本发明的多层印刷电路配线板的制造方法中，也可以包括在所述电镀保护膜剥离工序之后，对所述配线板基材形成利用电镀处理披覆所述贯通孔导体和所述配线板基材的表面的板镀层的板镀层形成工序。
利用该构成，利用适合于微细化的规定膜厚的板镀层可靠地披覆具有突出部的贯通孔导体的表面和配线板基材，故能用贯通孔导体的突出部可靠地采用板镀层与贯通孔导体的连接，而且能利用板镀层增大贯通孔导体的实质上的膜厚，因此，能减低贯通孔导体的导通电阻，并提高贯通孔导体的物理强度，提高贯通孔导体的可靠性。从而，即使在为形成线宽细的微细化导体图案，板镀层的膜厚形成得较薄的高密度的多层印刷电路配线板中，也能提高贯通孔导体的可靠性。另外，由于能利用板镀贯通孔导体的电镀补偿形成贯通孔导体时的电镀不良，故能更降低贯通孔导体的不良概率。
本发明的多层印刷电路配线板的制造方法中，也可以包括在所述电镀保护膜剥离工序之后，所述板镀工序之前，将所述贯通孔导体的突出部压接到所述配线板基材上的突出部压接工序。
根据该构成，能使贯通孔导体可靠地压接(紧密接触)到配线板基材上，故进一步提高贯通孔导体的物理强度，从而提高贯通孔导体的可靠性。
本发明的多层印刷电路配线板的制造方法中，也可以是在所述板镀层披覆所述突出部的区域中的导体厚度厚于所述配线板基材表面的所述板镀层厚度的构成。
根据该构成，贯通孔导体的突出部与板镀层的连接处，板镀层可靠地披覆突出层，故能确保贯通孔导体与板镀层之间的连接面积，降低贯通孔导体的导通电阻，并提高紧密接触强度。也就是说，兼有确保贯通孔导体的可靠性和导体图案形成的容易性两者成为可能。
本发明的多层印刷电路配线板的制造方法中，也可以包括板镀层形成工序之后，对板镀层进行构图，形成导体图案的构图工序。
根据该构成，对形成适宜于微细化的规定膜厚的板镀层进行构图，形成导体图案，故能形成微细化的导体图案，并能形成构图精度好的高密度的导体图案。
本发明的多层印刷电路配线板，具备配线板基材与贯通该配线板基材的贯通孔，其特为包括：形成在所述贯通孔的壁面的、具有从所述配线板基材的表面突出的突出部的贯通孔导体，以及披覆所述配线板基材的表面及所述贯通孔导体的板镀层。
根据该构成，通过增大贯通孔导体与板镀层之间的接触面积，可加大贯通孔导体对配线板基材的电气的、物理的接触强度，故能谋求贯通孔导体的导通电阻的下降和物理强度的提高，做成具备可靠性高的贯通孔导体的可靠性高的多层印刷电路配线板。
本发明的多层印刷电路配线板中，也可以所述配线板基材是树脂板。而且也可以，所述树脂板是纤维强化树脂板，含粘接剂树脂板，或电镀催化剂加工树脂板。而且也可以，所述配线板基材是两面贴金属箔的两面贴金属层压板。而且也可以，所述配线板基材是具有内层导体层的内层形成层压板。
利用该构成，以一般利用的树脂板、各种加工树脂板作为配线板基材，故具有通用性，能制造廉价的多层印刷电路配线板。
本发明的多层印刷电路配线板中，也可以对所述板镀层进行构图，形成导体图案。
利用该构成，做成具有构图精度好的高密度的导体图案的，且贯通孔导体的可靠性高的多层印刷电路配线板。
本发明的多层印刷电路配线板中，也可以是所述突出部压接所述配线板基材。
利用该构成，贯通孔导体可靠地压接(紧密接触)配线板基材，故贯通孔导体的物理强度更高，成为可靠性更高的多层印刷电路配线板，
本发明的多层印刷电路配线板中，也可以是所述板镀层披覆所述突出部区域的导体厚度厚于所述导体图案厚度的构成。
利用该构成，贯通孔导体与板镀层的接触处，板镀层可靠地披覆突出部，故成为贯通孔导体的导通电阻小的，且贯通孔导体与板镀层之间的紧密接触强度大的可靠性高的多层印刷电路配线板。另外，能将板镀层做成适合于微细化的规定的膜厚，故能成为具有构图精度好的高密度的导体构图的多层印刷电路配线板。
本发明的电子装置，其特征为将电子零件安装在本发明的多层印刷电路配线板的所述导体图案中。
利用该构成，多层印刷电路配线板的贯通孔导体的可靠性高，成为可靠性高的电子装置。
附图说明
图1为说明本发明实施形态1的多层印刷电路配线板及其制造方法的各工序中的剖视图，示出成为多层印刷电路配线板芯材的配线板基材。
图2为说明本发明实施形态1的多层印刷电路配线板及其制造方法的各工序中的剖视图，示出配线板基材、电镀保护膜上形成贯通孔的状态。
图3为说明本发明实施形态1的多层印刷电路配线板及其制造方法的各工序中的剖视图，示出贯通孔壁面上形成贯通孔导体的状态。
图4为说明本发明实施形态1的多层印刷电路配线板及其制造方法的各工序中的剖视图，示出配线板基材上形成板镀层(及板镀层贯通孔导体)的状态。
图5为说明本发明实施形态1的多层印刷电路配线板及其制造方法的各工序中的剖视图，示出形成导体图案的状态。
图6为说明本发明实施形态2的电子装置的剖视图，示出电子零件安装在多层印刷电路配线板上的状态。
图7为说明本发明实施形态3的多层印刷电路配线板及其制造方法的剖视图。
图8为说明本发明实施形态4的多层印刷电路配线板及其制造方法的剖视图，示出作为多层印刷电路配线板的原始材料的两面贴金属层压板。
图9为说明本发明实施形态4的多层印刷电路配线板及其制造方法的剖视图，示出经电镀保护膜形成工序，贯通孔形成工序，电镀前处理工序，贯通孔导体形成工序，电镀保护膜剥离工序之后的多层印刷电路配线板的状态。
图10为说明本发明实施形态4的多层印刷电路配线板及其制造方法的剖视图，示出配线板基材(金属箔)上形成板镀层(及板镀贯通孔导体)的状态。
图11为说明本发明实施形态5的多层印刷电路配线板及其制造方法的剖视图，示出将突出部压接到配线板基材(金属箔)上的状态。
图12为说明本发明实施形态5的多层印刷电路配线板及其制造方法的剖视图，示出突出部压接工序之后，形成板镀层(及板镀贯通孔导体)的状态。
图13为说明以往例1的多层印刷电路配线板及其制造方法的各工序的剖视图，示出多层印刷电路配线板的原始构件。
图14为说明以往例1的多层印刷电路配线板及其制造方法的各工序的剖视图，示出在两面贴铜层压板的整面上施行板镀的状态。
具体实施方式
以下根据附图说明本发明的实施形态。
[实施形态1]
图1至图5为说明本发明实施形态1的多层印刷电路配线板及其制造方法的各工序的剖视图。
图1示出构成本发明的多层印刷电路配线板的芯材的配线板基材1。配线板基材1一般用市售的绝缘性树脂板构成。作为树脂板的材料，一般使用环氧树脂，聚酯树脂，含氟树脂，聚酰亚胺树脂等，但当然不限于此。另外，树脂板经用纸、玻璃纤维、芳族聚酰胺纤维等各种纤维强化后的纤维强化树脂板，因确保物理强度，故更为理想。
另外，从制造工序简化的观点出发，为有利于后道工序的电镀处理，树脂中适当混合电镀催化剂的电镀催化剂加工树脂板更为理想。另外，经加入为改善由电镀处理形成的板镀层(参照图4的板镀层5)的对配线板基材的紧贴性用的粘接剂的含粘接剂树脂板，更为理想。
图2示出电镀保护膜形成工序中通过涂布等工艺在配线板基材上形成电镀保护膜2，在其后的贯通孔形成工序中配线板基材1与电镀保护膜2上形成贯通孔3的状态。即，示出形成贯通电镀保护膜2及配线板基材1的贯通孔3的状态。
电镀保护膜2的厚度与突出于配线板基材1的表面的贯通孔导体4(参照图3)的突出部4a(参照图3)的突出长度La(参照图4)有关，因此根据预定的突出长度La适当决定。即，取电镀保护膜2的厚度为与突出长度La相同程度。本实施形态中，形成电镀保护膜2的厚度为20～30μm。
作为电镀保护膜2的材料而言，允许某种程度电镀催化剂的附着，并具有可镀性，同时与配线板基材1和通过电镀处理形成的贯通孔导体4的紧贴性小的、且用适当的催化剂等除去容易的树脂材料是适当的。本实施形态中，作为蚀刻铜等的金属材料时的蚀刻保护膜，使用以常用的树脂(例如丙烯系树脂)为基底，配合若干量(1％～5％左右)的含氟树脂(4氟化乙烯树脂)的材料。
接着，作为电镀前处理工序，对配线板基材1的整体(电镀保护膜2的表面，贯通孔面，贯通孔3的壁面)进行适当的电镀前处理。作为电镀前处理，施行表面的脱脂洗净处理和使电镀催化剂附着的催化剂处理。另外，作为研磨工序，用研磨布等研磨电镀保护膜2的表面(平面)，除去附着于电镀保护膜2的表面(平面)的不要的电镀催化剂。作为研磨方法，物理研磨较好。通过研磨工序，电镀催化剂残留在贯通孔3的壁面与电镀保护膜2的贯通孔面上，从电镀保护膜2的表面大致除去电镀催化剂。就是说，利用包含研磨工序的电镀前处理，对电镀保护膜2的贯通孔面及贯通孔3的壁面施行电镀前处理。
图3示出贯通孔导体形成工序中在贯通孔3的壁面上形成贯通孔导体4的状态。施行图2的电镀前处理后，当对配线板基材1的表面施行作为电镀处理的无电解电镀时，利用电镀催化剂的作用，因析出的电镀金属沿贯通孔3的壁面及电镀保护膜2的贯通孔面成长，故以膜厚th形成贯通孔导体4(贯通孔导体形成工序)。
为促进贯通孔3的壁面及电镀保护膜2的贯通孔面的电镀金属的析出，也可在电镀处理时，或摇动配线板基材1(树脂板)，或使加压的电镀液流入贯通孔3内。另外，作为适用于贯通孔导体4的形成的电镀金属，从导电率、处理的方便程度、成本等来看，以铜为好，但不限于此。
形成贯通孔导体4后，在电镀保护膜剥离工序中剥离电镀保护膜2。这样一来，能形成沿贯通孔3的壁面及电镀保护膜2的贯通孔面延伸的、具有从配线板基材1的表面突出的突出部4a的贯通孔导体4。由于贯通孔导体4具有突出部4a，增大了贯通孔3的开口部周围的贯通孔导体4的面积，因此可增大贯通孔导体4与板镀层5(参照图4)、导体图案6(参照图5)之间的连接面积，能将贯通孔导体4可靠地连接到板镀层5(参照图4)、导体图案6(参照图5)上。
就是说，利用突出部4a将贯通孔导体4可靠地紧贴于配线板基材1上成为可能，因此能谋求贯通孔导体4的机械强度的提高，导通电阻的降低，能提高多层印刷电路配线板的可靠性。
电镀保护膜剥离工序之后，再次对配线板基材1的整体(配线板基材1的表面，贯通孔导体4的表面)施行适当的电镀前处理(形成板镀层5用的电镀前处理)。作为电镀前处理，施加了表面的脱脂洗净处理及使电镀催化剂附着的催化剂处理。
图4示出形成板镀层5用的电镀前处理工序之后，板镀层形成工序中在配线板基材1的表面形成板镀层5(及板镀贯通孔导体5a)的状态。对配线板基材1施行电镀处理(无电解电镀或电解电镀)，在配线板基材1的整面(具有突出部4a的贯通孔导体4的表面及配线板基材1的表面)上形成板镀层5。板镀层5的电镀金属只要考虑选择与贯通孔导体4的适合性、紧贴性就可。另外，作为贯通孔导体4，一般采用铜，因从导电率、处理的方便程度、成本等来看，以铜为好，因此作为电镀金属以铜较理想，但不限于此。
板镀层5的膜厚tb，只要形成必要的膜厚作为导体图案6(参照图5)就可。也就是说，没有必要形成大于必要的膜厚，因此通过形成适合于微细化的薄的膜厚，可形成构图精度高的微细化的导体图案6。另外，为提高板镀层5对配线板基材1的紧贴性，在电镀处理后的适当阶段施行加热处理也是可能的。
利用板镀层形成工序，能披覆具有突出部4a的贯通孔导体4的表面及配线板基材1的表面。利用板镀层5包含突出部4a并披覆贯通孔导体4的表面，故贯通孔3的贯通孔导体4的实质上的膜厚为在贯通孔导体4的膜厚th上加上板镀贯通孔导体5a的膜厚tc的值。即，能使贯通孔导体4的膜厚th为实质上增加了的膜厚形状(th+tc)，因此可认为降低贯通孔导体4的导通电阻，并为可靠性高的贯通孔导体4。另外，利用板镀层5披覆突出部4a，故能增大贯通孔导体4与板镀层5的连接面积(接触面积)，因此能确保贯通孔导体4对贯通孔3的紧贴强度。
即便贯通孔导体4发生电镀斑点、电镀欠缺部位等的缺陷时，也因能由板镀贯通孔导体5a补偿缺陷，故能防止因贯通孔导体4引起的不良情况的发生，因此能提高贯通孔导体4的可靠性。
板镀层5披覆突出部4a的区域中的导体厚度，为突出部4a的突出长度La与板镀层5的膜厚ta之和，比板镀层5的表面(平面)上的板镀层5的膜厚tb来得厚。也就是说，利用板镀层5确实地披覆了突出部4a。另外，板镀层5的膜厚ta与膜厚tb通常大致相同。又，板镀贯通孔导体5a的膜厚tc虽与板镀层5的膜厚tb大致相同，但根据条件或多或小形成得薄一些。
贯通孔导体4与配线板基材1的表面上形成的板镀层5之间的连接，在比板镀层5的膜厚tb更厚的导体的厚度(突出部4a突出长度La与板镀层5的膜厚ta之和)的条件下实现。即，贯通孔导体4与板镀层5的连接处，通过调整突出部4a的突出长度La，能扩大连接面积(接触面积)，提高紧贴强度。
图5示出利用构图工序适当构图板镀层5，形成导体图案6的状态。因板镀层5形成在配线板基材1的两面上，故可能在两面上形成导体图案6，成为两面配线的多层印刷电路配线板。在取规定膜厚tb的板镀层5的表面上形成蚀刻保护膜，对板镀层5进行构图，形成与规定的电路配线对应的导体图案6，因此能形成精度高的微细化的导体图案6。
另外，虽然示出通过全面电镀形成板镀层5后，进行构图形成导体图案6的例，但在板镀层形成工序中，也可不进行全面电镀，而通过适当的前处理施行图案电镀(仅对导体图案6对应的部分形成电镀层)，采用直接形成导体图案6的方法。根据该方法，则可对板镀层5省略直接构图的工序。
构图工序之后，经焊料保护层形成、标号印刷、外形加工等处理工序，完成多层印刷电路配线板。
本实施形态中为简化说明，例示出两面配线基板，但不用说对2层以上的多层配线图案，贯通2层以上的导体层的贯通孔，通路孔等的连接可应用完全相同的工艺。
[实施形态2]
图6为说明本发明实施形态2的电子装置的剖视图。对与实施形态1相同的构成标注相同的标号，详细说明适当省略。
该图中，概念地表示在与构成电子装置用的规定的电路配线对应形成的导体图案6(实施形态1的图5中形成的多层印刷电路配线板)的对应位置上适当实装(钎焊)电子零件的状态下的电子装置。电子零件7例如是片型电阻、片型电容器等。当然实装片型的集成电路也是可能的。
因具有机械强度大、导通电阻低的贯通孔导体4(及板镀贯通孔导体5a)，故成为将电子零件7安装在提高可靠性的多层印刷电路配线板上的电子装置，因此是可靠性高的电子装置。
[实施形态3]
图7为说明本发明实施形态3的多层印刷电路配线板及其制造方法的剖视图。对与实施形态1、实施形态2相同的构成，标注相同的标号，详细说明适当省略。
本实施形态的多层印刷电路配线板，在形成实施形态1中的板镀层形成工序的板镀层5时(参照图4)，变更电镀条件，使板镀层5的膜厚tb与贯通孔导体4的突出部4a突出长度La及板镀层5的膜厚ta之和相同。作为电镀条件，有板镀浴的组成，电镀法，金属的选择，或电镀膜厚等。
板镀层5的膜厚tb，只要形成必要的膜厚作为导体图案6就可。即，没有必要形成大于必要的膜厚，所以能形成精度高的导体图案6。另外，因为提高了板镀层5对于配线板基材1的紧贴性，故在电镀处理后的适当阶段施加加热处理是可能的。
可利用板镀层形成工序披覆具有突出部4a的贯通孔导体4的表面及配线板基材1的表面。因利用板镀层5包含突出部4a并披覆贯通孔导体4的表面，贯通孔3中的贯通孔导体4的实质上膜厚为贯通孔导体4的膜厚th上加上板镀贯通孔导体5a的膜厚tc的值。即，能使贯通孔导体4的膜厚th实质上为增加了的膜厚形状(th+tc)，因此为降低贯通孔导体4的导通电阻，并为可靠性高的贯通孔导体4。另外，因利用板镀层5披覆突出4a，故可增大贯通孔导体4与板镀层5的连接面积(接触面积)，因而能确保贯通孔导体4对于贯通孔3的紧贴强度。
即便贯通孔导体4发生电镀斑点、电镀欠缺部位等的缺陷时，也因能由板镀贯通孔导体5a补偿缺陷，能防止因贯通孔导体4引起的不良情况的发生，因此能提高贯通孔导体4的可靠性。
另外，由于使板镀层5的膜厚tb与贯通孔导体4的突出部4a的突出长度La及板镀层5的膜厚ta之和大致相同，故能为平坦性更好的板镀层5。
[实施形态4]
图8至图10为说明本发明实施形态4的多层印刷电路配线板及其制造方法的剖视图。对与实施形态1至实施形态3相同的构成，标注相同的标号，详细说明适当省略。本实施形态基本上取与实施形态1相同的工艺，但原始材料是两面贴金属层压板，这一点是不同的。
图8示出作为本发明的多层印刷电路配线板的原始材料的两面贴金属层压板。两面贴金属层压板具备配线板基材1与用粘接剂贴到配线板基材1的两面上的金属箔8。配线板基材1为确保物理强度，以用环氧树脂、聚酯树脂、聚酰亚胺树脂等的树脂，或玻璃纤维、芳族聚酰胺纤维、纸等各种纤维强化过的纤维强化树脂板为好。作为金属箔8多用铜箔，但不限于此。这里作为金属箔8采用铜箔，并使用一般市售的两面贴铜层压板。
图9示出经实施形态1的电镀保护膜形成工序，贯通孔形成工序，电镀前处理工序，贯通孔导体形成工序，电镀保护膜剥离工序之后的多层印刷电路配线板的状态。
也就是说，形成贯通配线板基材1和金属箔8的贯通孔3，形成沿层叠于贯通孔3的壁面及配线板基材1的表面的金属箔8的壁面延伸的、具有从金属箔8的表面突出的突出部4a的贯通孔导体4。通过以两面贴金属层压板作为原始材料，在贯通孔导体形成工序中的电镀处理时不仅可用无电解电镀，而且可用电解电镀，因此可在短时间内使贯通孔导体4的膜厚th达到足够的膜厚。
图10示出在图9之后，进行电镀前处理(为形成板镀层5的电镀前处理)，板镀层形成工序中在配线板基材1(金属箔8)的表面上形成板镀层5(及板镀贯通孔导体5a)的状态。
本实施形态也与实施形态1相同，可增大贯通孔的开口部周围的贯通孔导体4的面积，因此能将贯通孔导体4可靠地连接在形成在配线板基材1(金属箔8)上的板镀层5、导体图案6上。
也就是说，可能利用突出部4a将贯通孔导体4可靠地紧贴于配线板基材1上，因此可实现贯通孔导体4的机械强度的提高，导通电阻的降低，能提高多层印刷电路配线板的可靠性。
图10之后，利用构图工序形成导体图案6后，经焊料保护层形成、标号印刷、外形加工等的各种处理工序，完成多层印刷电路配线板。
本实施形态中，原始材料为两面贴金属层压板，但对配线板基材1的内层具有内层导体层的内层形成层压板，当然也能与实施形态1、本实施形态相同地来构成。
[实施形态5]
图11和图12为说明本发明实施形态5的多层印刷电路配线板及其制造方法的剖视图。对与实施形态1至实施形态4相同的构成标注相同的标号，详细说明适当省略。
图11示出将实施形态4的图9中形成的贯通孔导体4的突出部4a压接于配线板基材1(金属箔8)上的状态。即以机械方式折弯突出部4a使压接(紧贴)在配线板基材1(金属箔8)上(突出部压接工序)。作为折弯的方法，适宜用滚筒、平板等的冲压加工。
图12示出经图11的突出部压接工序之后，在板镀层形成工序中形成板镀层5(及板镀贯通孔导体5a)的状态。
利用本实施形态也与实施形态1、实施形态4相同，可提高贯通孔导体4与板镀层5(金属箔8)的连接性。另外，使突出部4a为压接到配线板基材1(金属箔8)的状态，故在以后的工序中可能稳定地进行处理。
此外，本实施形态中例示了将实施形态4中形成的突出部4a折弯的情况，对实施形态1中形成的突出部4a当然也能同样地适用。
本发明在不脱离其精神或主要特征情况下能以种种形式实现之。因此，上述实施形态所有的方面只不过是例示，并非限制性的解释。本发明的范围根据权利要求的范围所示，不受说明书文字任何的约束。此外，属于权利要求范围的等效范围内的变形或变更，全在本发明的范围内。

Claims (21)

1.一种多层印刷电路配线板的制造方法，具有贯通配线板基材的贯通孔，其特征在于，包括以下工序：
在所述配线板基材的表面上形成电镀保护膜的电镀保护膜形成工序，
形成贯通该电镀保护膜和所述配线板基材的所述贯通孔的贯通孔形成工序，
对所述电镀保护膜的贯通孔面和所述贯通孔的壁面施加电镀前处理的电镀前处理工序，
利用电镀处理对所述电镀保护膜的贯通孔面和所述贯通孔的壁面形成贯通孔导体的贯通孔导体形成工序，以及
剥离所述电镀保护膜的电镀保护膜剥离工序。
2.如权利要求1所述的多层印刷电路配线板的制造方法，其特征在于，
所述电镀前处理工序包含
对所述电镀保护膜和所述贯通孔施加所述电镀前处理后，研磨所述电镀保护膜的表面的研磨工序。
3.如权利要求1或2所述的多层印刷电路配线板的制造方法，其特征在于，
所述配线板基材是树脂板。
4.如权利要求3所述的多层印刷电路配线板的制造方法，其特征在于，
所述树脂板是纤维强化树脂板，含粘接剂树脂板，或电镀催化剂加工树脂板。
5.如权利要求1或2所述的多层印刷电路配线板的制造方法，其特征在于，
所述配线板基材是两面贴金属箔的两面贴金属层压板。
6.如权利要求1或2所述的多层印刷电路配线板的制造方法，其特征在于，
所述配线板基材是具有内层导体层的内层形成层压板。
7.如权利要求1或2所述的多层印刷电路配线板的制造方法，其特征在于，包括
在所述电镀保护膜剥离工序之后，对所述配线板基材形成利用电镀处理披覆所述贯通孔导体和所述配线板基材的表面的板镀层的板镀层形成工序。
8.如权利要求7所述的多层印刷电路配线板的制造方法，其特征在于，包括
在所述电镀保护膜剥离工序之后，所述板镀工序之前，将所述贯通孔导体的突出部压接到所述配线板基材上的突出部压接工序。
9.如权利要求7所述的多层印刷电路配线板的制造方法，其特征在于，
在所述板镀层披覆所述突出部的区域中的导体厚度，厚于在所述配线板基材的表面中的所述板镀层的厚度。
10.如权利要求8所述的多层印刷电路配线板的制造方法，其特征在于，
在所述板镀层披覆所述突出部的区域中的导体厚度，厚于在所述配线板基材的表面中的所述板镀层的厚度。
11.如权利要求7至10中任一项所述的多层印刷电路配线板的制造方法，其特征在于，包括
在板镀层形成之后，对板镀层进行构图，形成导体图案的构图工序。
12.一种多层印刷电路配线板，具备配线板基材与贯通该配线板基材的贯通孔，其特征在于，包括：
形成在所述贯通孔的壁面、并具有从所述配线板基材的表面突出的突出部的贯通孔导体，以及
披覆所述配线板基材的表面及所述贯通孔导体的板镀层。
13.如权利要求12所述的多层印刷电路配线板，其特征在于，
所述配线板基材是树脂板。
14.如权利要求13所述的多层印刷电路配线板，其特征在于，
所述树脂板是纤维强化树脂板，含粘接剂树脂板，或电镀催化剂加工树脂板。
15.如权利要求12至14中任一项所述的多层印刷电路配线板，其特征在于，
所述配线板基材是两面贴金属箔的两面贴金属箔层压板。
16.如权利要求12至14中任一项所述的多层印刷电路配线板，其特征在于，
所述配线板基材是具有内层导体层的内层形成层压板。
17.如权利要求12至14中任一项所述的多层印刷电路配线板，其特征在于，
对板镀层进行构图，形成导体图案。
18.如权利要求12至14中任一项所述的多层印刷电路配线板，其特征在于，
所述突出部压接到所述配线板基材上。
19.如权利要求17所述的多层印刷电路配线板，其特征在于，
在所述板镀层披覆所述突出部的区域中的导体厚度，厚于所述导体图案的厚度。
20.如权利要求18所述的多层印刷电路配线板，其特征在于，
在所述板镀层披覆所述突出部的区域中的导体厚度，厚于所述导体图案的厚度。
21.一种电子装置，其特征在于，
将电子零件安装在如权利要求17至20中任一项所述的多层印刷电路配线板的所述导体图案中。
CN200510118588.1A 2004-10-27 2005-10-25 多层印刷电路配线板的制造方法 Expired - Fee Related CN100521878C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004312520 2004-10-27
JP2004312520A JP4549807B2 (ja) 2004-10-27 2004-10-27 多層プリント配線板の製造方法、多層プリント配線板及び電子装置

Publications (2)

Publication Number Publication Date
CN1767728A true CN1767728A (zh) 2006-05-03
CN100521878C CN100521878C (zh) 2009-07-29

Family

ID=36205158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510118588.1A Expired - Fee Related CN100521878C (zh) 2004-10-27 2005-10-25 多层印刷电路配线板的制造方法

Country Status (4)

Country Link
US (1) US7240431B2 (zh)
JP (1) JP4549807B2 (zh)
CN (1) CN100521878C (zh)
TW (1) TWI312650B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101690434B (zh) * 2007-06-26 2011-08-17 株式会社村田制作所 元器件内置基板的制造方法
CN107529290A (zh) * 2016-06-21 2017-12-29 通用电气公司 包括厚壁通孔的印刷电路板及其制造方法
CN114365587A (zh) * 2020-01-10 2022-04-15 住友电气工业株式会社 柔性印刷布线板及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008282842A (ja) * 2007-05-08 2008-11-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US20150216051A1 (en) * 2011-12-21 2015-07-30 Lawrence Livermore National Security, Llc Method of fabricating electrical feedthroughs using extruded metal vias

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS505375B1 (zh) * 1970-03-26 1975-03-03
US3959523A (en) * 1973-12-14 1976-05-25 Macdermid Incorporated Additive printed circuit boards and method of manufacture
US4303798A (en) * 1979-04-27 1981-12-01 Kollmorgen Technologies Corporation Heat shock resistant printed circuit board assemblies
JPS6043893A (ja) 1983-08-19 1985-03-08 日立化成工業株式会社 プリント配線板の製造方法
JPS617695A (ja) * 1984-06-21 1986-01-14 イビデン株式会社 長尺の可撓性両面プリント配線板の製造方法
JPS6185895A (ja) * 1984-10-03 1986-05-01 日本電気株式会社 ランドレス印刷配線板の製造方法
JPH0834340B2 (ja) 1988-12-09 1996-03-29 日立化成工業株式会社 配線板およびその製造法
JPH045888A (ja) * 1990-04-23 1992-01-09 Matsushita Electric Works Ltd プリント配線基板
JPH04118992A (ja) * 1990-09-10 1992-04-20 Hitachi Chem Co Ltd プリント配線板の製造方法
US5288377A (en) * 1991-06-05 1994-02-22 Macdermid, Incorporated Process for the manufacture of printed circuits using electrophoretically deposited organic resists
US5301420A (en) * 1993-07-06 1994-04-12 Motorola, Inc. Method for manufacturing a light weight circuit module
JPH08186373A (ja) * 1994-12-28 1996-07-16 Nec Toyama Ltd プリント配線板の製造方法
US5545308A (en) * 1995-06-19 1996-08-13 Lynntech, Inc. Method of using conductive polymers to manufacture printed circuit boards
US6044550A (en) * 1996-09-23 2000-04-04 Macdermid, Incorporated Process for the manufacture of printed circuit boards
US6023842A (en) * 1996-09-24 2000-02-15 Macdermid, Incorporated Process for the manufacture of printed circuit boards
JP3048360B1 (ja) 1999-04-06 2000-06-05 日東電工株式会社 両面プリント配線板およびその製造方法
JP2004146668A (ja) 2002-10-25 2004-05-20 Sharp Corp 多層プリント配線板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101690434B (zh) * 2007-06-26 2011-08-17 株式会社村田制作所 元器件内置基板的制造方法
CN107529290A (zh) * 2016-06-21 2017-12-29 通用电气公司 包括厚壁通孔的印刷电路板及其制造方法
CN114365587A (zh) * 2020-01-10 2022-04-15 住友电气工业株式会社 柔性印刷布线板及其制造方法

Also Published As

Publication number Publication date
TWI312650B (en) 2009-07-21
TW200631484A (en) 2006-09-01
US20060086535A1 (en) 2006-04-27
US7240431B2 (en) 2007-07-10
JP4549807B2 (ja) 2010-09-22
CN100521878C (zh) 2009-07-29
JP2006128291A (ja) 2006-05-18

Similar Documents

Publication Publication Date Title
CN1189068C (zh) 多层印刷电路板及其制造方法
CN1201642C (zh) 印刷电路板及其制造方法
CN1182766C (zh) 经表面加工的电沉积铜箔及其制造方法和用途
CN1835654A (zh) 配线基板及其制造方法
CN1053785C (zh) 印刷电路板及其制造方法
CN1116790C (zh) 印刷电路板和电子元件组合件及其制造方法
CN1946270A (zh) 印制线路板、多层印制线路板及其制造方法
CN1491439A (zh) 多芯片电路模块及其制造方法
CN1190115C (zh) 用于制造印刷线路板的复合材料
CN1829416A (zh) 嵌入式芯片印刷电路板及其制造方法
CN1835661A (zh) 配线基板的制造方法
CN1798478A (zh) 包括嵌入芯片的印刷电路板及其制造方法
CN1503359A (zh) 电子元件封装结构及制造该电子元件封装结构的方法
CN1346309A (zh) 敷铜层叠板和印刷布线板用电路基板及其制造方法
CN1946271A (zh) 印刷电路板及其制造方法
CN1968565A (zh) 高密度印刷电路板及其制造方法
CN1106188A (zh) 印刷电路板及其制造方法
CN1610491A (zh) 具有改进互连的平行多层印刷电路板及其制造方法
CN1575091A (zh) 布线电路板
CN1343089A (zh) 具有通道的印刷配线板及其制造方法
CN1575109A (zh) 形成抗焊剂图形的方法
CN1672473A (zh) 制造有内置器件的基板的方法、有内置器件的基板、制造印刷电路板的方法和印刷电路板
CN1826037A (zh) 刚柔性印刷电路板及其制造方法
CN1347277A (zh) 多层印刷线路板的制造方法及其多层印刷线路板
CN1933703A (zh) 具有精细图案的印刷电路板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090729

Termination date: 20141025

EXPY Termination of patent right or utility model