CN1968565A - 高密度印刷电路板及其制造方法 - Google Patents
高密度印刷电路板及其制造方法 Download PDFInfo
- Publication number
- CN1968565A CN1968565A CNA2006101452054A CN200610145205A CN1968565A CN 1968565 A CN1968565 A CN 1968565A CN A2006101452054 A CNA2006101452054 A CN A2006101452054A CN 200610145205 A CN200610145205 A CN 200610145205A CN 1968565 A CN1968565 A CN 1968565A
- Authority
- CN
- China
- Prior art keywords
- carrier film
- pair
- printed circuit
- circuit board
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0353—Making conductive layer thin, e.g. by etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0376—Etching temporary metallic carrier substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Abstract
本发明涉及一种高密度印刷电路板及其制造方法,该方法能够制造出较薄的印刷电路板,并可以克服由于传统的CCL不用作原料,而在制造印刷电路板的传统方法中出现的问题。该高密度印刷电路板包括具有恒定厚度的第一绝缘层以及被分别嵌入在该第一绝缘层的两侧中的一对第一电路层。
Description
相关申请交叉参考
本发明要求于2005年11月18日提交的题为“高密度印刷电路板及其制造方法”的韩国专利申请第10-2005-0110805号的优先权,其全部内容结合于此作为参考。
技术领域
本发明涉及一种印刷电路板及其制造方法,具体地说,涉及一种高密度印刷电路板及其制造方法,该方法能够制造出较薄的印刷电路板,并可以克服由于传统的覆铜箔层板(CCL)不用作原料,而在制造印刷电路板的传统方法中出现的问题。
背景技术
随着电子工业的发展,需要具有高功能性及小尺寸的电子部件。特别地,为了减小便携式终端的厚度,对于减小安装在便携式终端中的电子部件的厚度的要求正逐渐增加。
在这种情况下,降低封装件高度是主要问题之一。
随着移动通讯领域中的各项服务的日益增加,安装在移动电话中的电子部件的数目也逐渐增加。由于终端用户的要求之一是减小移动电话的面积,因此多个芯片安装在一个内插器中的趋势正逐渐增加。
用作使用于IC的内插器的芯片比例封装件(CSP)已广泛地使用于移动电话中。近来,几乎所有的封装件都在使用CSP,并且几乎所有的IC都被堆置在这样的CSP中。
但是,由于封装件的总高度是恒定的,因此为了堆置更多的IC,就要在保持封装件高度的同时,在两个方向上寻求安装IC的方法。
即,这些方法包括减小IC厚度的方法以及减小内插器厚度的方法。
IC的厚度范围是50μm至75μm,并且已经建立了安装IC所用的高端技术。尽管将IC做得比所述的厚度范围更薄的研发是可以进行的,但是人们认为该技术已经到达了现有科技的极限。
内插器也可变得极薄,但是人们认为用于减小内插器厚度的技术也已到达了现有科技的极限。因此,为了进一步减小内插器的厚度,已经开始研究通过使得内插器部件的厚度驱近其下限值而减小该部件的厚度的技术。
其中,在制造印刷电路板的传统过程中,形成电路的方法分类为盖孔法(蚀刻法)以及加成法。
盖孔法是这样一种形成电路图案的方法,即通过在CCL上形成的铜箔上形成恒定厚度的抗蚀阻剂图案,以及通过将其上形成有抗蚀阻剂图案的基板浸渍到蚀刻溶液内而对电路以外的其它部分进行蚀刻。
近来被广泛使用的加成法是通过以下步骤形成电路图案的方法,所述步骤是:在CCL上形成抗电镀图案;仅对要形成电路的部分进行电镀;以及去除抗电镀图案(plating resist pattern)。
盖孔法具有较低的制造成本,但在形成精细电路图案方面具有局限性。因此,为了克服该局限性采用了加成法。
图1A至图1D示出了使用半加成法制造印刷电路板的传统方法。
在图1A中,抗电镀图案通过在包括铜箔12以及加固基板(reinforced substrate)11的CCL的铜箔12的表面上施加抗电镀剂(plating resist)13并延展抗电镀剂13而形成。
通常的CCL的铜箔12的厚度是大约0.5μm至3μm。通常,感光干膜被用作抗电镀剂13。
在图1B中,镀层14通过电镀而形成。在电镀过程中,铜箔12用作种层。但是,在这种情况下,通过电镀形成的镀层14的厚度由于电镀过程中发生的偏差而无法在整个区域保持恒定。
在图1C中,在电镀完成之后,剩余的抗电镀剂13被分离。
当分离抗电镀剂13时,其通过将所得到的CCL浸渍到分离液体中而被去除。在这种情况下,存在的问题是抗电镀剂13无法被完全清除,因此部分抗电镀剂13会留在镀层14的侧壁上。
在图1D中,当通过软蚀刻清除铜箔12的不形成电路图案的部分从而只有需要的电路图案保留时,形成了电路图案。
然而,即使当采用加成法时,也仍然不可能获得所需的厚度。
发明内容
因此,本发明是针对现有技术中出现的这些问题,并且本发明的目的在于在不使用传统CCL作为原料的情况下提供制造印刷电路板的方法。
本发明的另一目的在于提供制造较薄的印刷电路板的方法。
为了实现上述目的,本发明提供一种高密度印刷电路板,其包括具有恒定厚度的第一绝缘层以及分别被嵌入第一绝缘层两侧中的一对第一电路层。
此外,本发明提供一种制造高密度印刷电路板的方法,其包括:准备一对载体膜,每个载体膜都具有形成在其一侧上的铜箔;在一对载体膜的铜箔上形成均具有电路图案的抗电镀剂,再在其上形成镀层;从一对载体膜上去除抗电镀剂,再通过使得镀层彼此相向并在一对载体膜之间放置粘合剂而将载体膜彼此粘合;去除一对载体膜,形成过孔,形成种层,再形成抗电镀剂以仅打开过孔;以及形成镀层,再将抗电镀剂分离并通过蚀刻工艺去除种层。
附图说明
通过以下结合附图对实施例的详细描述,本发明的上述和其它目的、特征和优点将变得显而易见。
图1A至至1D是示出了基于传统的半加成法的制造印刷电路板的方法的视图;
图2是示出了根据本发明实施例的高密度印刷电路板的横截面视图;
图3A至图3M是示出了制造根据本发明实施例的双侧高密度印刷电路板的方法的视图;
图4A至图4H是示出了在制造根据本发明实施例的高密度印刷电路板的方法中使用激光钻形成通孔的过程的过程视图。
具体实施方式
下面参照附图,将对本发明进行详细描述。
图2是根据本发明实施例的印刷电路板的横截面视图。
参照图2,在根据本发明实施例的印刷电路板中,电路图案22被嵌入在环氧树脂层21中。这里,电路图案22的厚度范围是15μm至25μm,使得印刷电路板的总厚度与传统技术相比较可降低至30μm至50μm的范围内的数值。阻焊剂24的厚度也可用来减小印刷电路板的总厚度,因为阻焊剂24可被施加到使得它们不会由于印刷电路板表面的平坦性而在安装过程中引起问题的程度。
图3A至图3M示出了制造根据本发明实施例的高密度印刷电路板的方法。下面参照图3A至图3M将描述制造根据本发明实施例的高密度印刷电路板的方法。
首先,如图3A所示,制造过程从两个结构开始,每个结构都包括载体膜31和附于载体膜31的薄铜箔32。
制造印刷电路板通常所用的材料用作铜箔和载体膜所使用的材料。优选地,铜箔32的厚度是3μm。而且,优选地,载体膜31的厚度是15μm至100μm,并且载体膜31可使用金属,例如铜或铝,或者环氧树脂用作载体膜31的材料。
薄铜箔32和载体膜31通过使用有机材料或无机材料而被粘合在一起,并且在高温高压过程之后,可容易地被分开。
接着,如图3B和图3C所示,抗蚀阻剂33a在两个结构中一个的两侧上分层,并且抗蚀阻剂33b在两个结构中另一个的两侧上分层,其中每个结构包括附于载体膜31上的铜箔32。接着,电路图案通过曝光和显影过程,形成在抗蚀阻剂33a中的任一个上以及抗蚀阻剂33b中的任一个上。
形成抗蚀阻剂33a、33b的方法分为照相法或丝钢印刷法。照相法分为使用干膜作为抗蚀阻剂的D/F法或使用液化感光材料作为抗蚀阻剂的液相感光材料法。
接着,如图3D和图3E所示,通过执行使用铜箔32a、32b作为铅线(lead line)的电镀,镀铜电路层34a、34b分别形成在抗蚀涂层33a、33b上,然后去除抗蚀涂层33a、33b。电镀铜用于抗蚀阻剂33a、33b所用的镀铜。通过电镀铜很容易形成较厚的电镀薄膜,并且电镀薄膜的物理性质与化学镀铜相比也是极佳的。
接着,如图3F所示,通过高温高压过程,其上均形成有铜镀层电路图案34a或34b的两个基底基板通过使用置于其间的粘合剂35而彼此粘合。
在这种情况下,镀铜电路层34a、34b的每个表面都被施加表面处理,以便于很容易地与粘合剂35粘合,并且优选地,表面处理是黑化处理、棕黑化处理等。
优选地,在制造多层印刷电路板期间用于夹层绝缘并且在将热应用至夹层时具有适宜粘合力的预浸料可用作粘合剂35。
预浸料是粘合剂注入到玻璃纤维材料中的一种材料,并且预浸料被置于其中形成有电路图案的镀铜电路层34a和34b之间,用作镀铜电路层之间的粘合层以及其间的绝缘层。
如图3F所示,当粘合剂35被对准时,并且在被加热的同时,从其上、下表面对其进行按压,如图3G所示,粘合剂35的两个表面被迫进入镀铜电路层34a、34b,并且同时由于置于其间的粘合剂35,镀铜电路层34a、34b彼此粘合。
接着,如图3H所示,载体膜31a、31b被去除。在这种情况下,可以用手将其去除。
接着,如图3I所示,通孔36形成在粘合的结构中,以通过钻孔过程连接第一层和第二层之间的信号。
在这种情况下,因为镀铜电路层34a、34b和粘合剂35必须被钻孔,因此优选地,钻孔工艺为使用计算机数控(CNC)钻的机械钻孔过程。
接着,如图3J所示,通过化学镀铜,整个基板上形成厚度为1.0μm至3.0μm的种层37。
对于通孔内壁的镀铜的执行顺序是化学镀铜和电镀铜,因为被钻的通孔的内壁是由用作绝缘体的环氧树脂制成的,因此电镀铜由于电解而无法进行。因而,首先,进行化学镀铜,接着再进行电镀铜,从而通孔内壁完全被镀铜。
化学镀铜是为诸如树脂、陶瓷、及玻璃的非导电体的表面提供导电性的一种独特的方法。
由于通过执行化学镀铜而使得通孔的内孔具有导电性,所以电镀铜得以进行。在这种情况下,抗蚀阻剂38形成在连通部分(viaportion)以外的其它部分上,以便于仅对于连通部分进行镀铜。即,在施加抗蚀阻剂38之后,仅暴露连通部分。
接着,通过仅对连通部分进行电镀铜而形成镀铜层39。在这种情况下,通过电镀容易形成较厚的电镀薄膜,并且与化学镀相比电镀薄膜的物理性质也是极佳的。
通孔36的内壁通过使用镀铜层39而被电镀,同时通孔36的内部填充镀铜层39。
接着,如图3K所示,在镀铜层39形成之后,抗蚀涂层38被去除以暴露种层37。
接着,如图3L所示,通过蚀刻过程去除种层37和铜箔32a、32b。这里,连续执行蚀刻过程直到粘合剂35被暴露。
即,通过蚀刻种层37以及铜箔32a、32b的表面使得粘合剂35的图案向外暴露。通过这些过程,当随后形成了四层印刷电路板时,核心层形成,其中第一层电路图案和第二层电路图案形成在核心层的上、下表面上。
此外,如图3M所示,阻焊剂40被施加,待表面处理(镀金或有机表面保护(OSP)处理)的部分通过曝光和显影过程而被形成,并且执行表面处理,从而完整地制造了内插器。
图4A至图4H是示出了在制造根据本发明实施例的高密度印刷电路板的方法中使用激光钻而形成通孔的过程的过程视图。
首先,参照图4A,两个镀铜电路层44a、44b的上部镀铜电路层44a的其中形成连通的部分形成圆环40。
通过高温高压过程使用粘合剂45将两个基底基板彼此粘合,在该基底基板上形成有上镀铜电路层44a和下镀铜电路层44b,上镀铜电路层44a包括圆环40,该圆环40形成在其中将形成通路的部分上。
在这种情况下,镀铜电路层44a、44b中的每个的表面受到表面处理,以便容易地粘附于粘合剂45,并且优选地,表面处理是黑化处理、棕黑化处理等。
优选地,在制造多层印刷电路板期间用于夹层绝缘并且在将热应用至夹层时具有适宜粘合力的预浸料用作粘合剂45。
如图4A所示,当粘合剂45被对准时,在受热的同时,从其上、下表面对其进行按压,粘合剂45的两个表面被迫进入镀铜电路层44a、44b中,同时镀铜电路层44a、44b通过粘合剂45彼此粘合。
接着,如图4B所示,载体膜41a、41b被去除。在这种情况下,可以用手将其去除。
接着,如图4C所示,载体膜41a、41b被去除,接着再通过蚀刻过程去除种层42a、42b。
接着,如图4D所示,通过激光钻孔过程,通孔46形成在所得结构中,以连接第一层与第二层之间的信号。在这种情况下,使用激光钻,以便不影响下镀铜电路层44b。由于上镀铜电路层44a上已经形成了圆环40,并且其中将形成连通的部分的镀铜电路层44a被去除,所以不必执行去除镀铜电路层44a的过程。
接着,如图4E所示,通过化学镀铜,在形成连通46的整个基板上形成厚度为1.0μm至3.0μm的种层47。
对于通孔内壁的镀铜的执行顺序是化学镀铜和电镀铜,因为被钻得的通孔内壁是由用作绝缘体的环氧树脂制成的,因此无法进行电镀铜。因而,首先,进行化学镀铜,接着再进行电镀铜,从而通孔内壁完全被镀铜。
在这种情况下,为了仅对连通部分进行镀铜,抗电镀剂48形成在连通以外的部分。即,在施加抗电镀剂48之后,仅暴露连通部分。
接着,如图4F所示,通过仅对连通部分进行电镀铜而形成镀铜层49。在这种情况下,通过电镀容易形成较厚的电镀薄膜,并且与化学镀相比该电镀薄膜的物理性质也是极佳的。
通孔46的内壁通过使用镀铜层49而被电镀,同时通孔46的内部填充镀铜层49。
接着,如图4G所示,在形成镀铜层49之后,去除抗电镀剂49以暴露种层47。
接着,通过蚀刻过程去除种层47以及铜箔42a、42b。在这种情况下,连续执行蚀刻过程直到粘合剂45被暴露。
即,通过蚀刻种层47和铜箔42a、42b的表面,粘合剂45的图案向外暴露。通过这些过程,当随后形成了四层印刷电路板时,核心层形成,其中第一层电路图案和第二层电路图案形成在核心层的上、下表面上。
此外,如图4H所示,施加阻焊剂50,待表面处理(镀金或OSP处理)的部分通过曝光和显影过程而被形成,并执行表面处理,从而完整地制造了内插器。
如上所述,根据本发明,可以减小内插器的总厚度大约60μm至110μm。
此外,根据本发明,由于使用种层形成电路使得实现了精细图案,电路的粘合力被增加,在后续的过程中不会出现由于粘合力不足而引起的劣质,以及不会发生电线断裂。
此外,根据本发明,由于去除了种层并且去除部分作为平坦性的参考基准,所以图案的平坦性好于传统工艺。
如上所述,虽然为了说明的目的已经公开了本发明的优选实施例,但是本领域技术人员应当了解,在不背离所附权利要求公开的本发明的范围和精神的前提下可以有各种修改、增加、和替换。
Claims (10)
1.一种高密度印刷电路板,包括:
第一绝缘层,其具有恒定厚度;以及
一对第一电路层,其分别嵌入在所述第一绝缘层的两侧中。
2.根据权利要求1所述的高密度印刷电路板,还包括:
第二绝缘层,其以恒定厚度形成在所述一对第一电路层中的一个的一侧上;以及
一对第二电路层,其分别嵌入在所述第二绝缘层的两侧中。
3.根据权利要求1或2所述的高密度印刷电路板,其中,所述第一绝缘层和所述第二绝缘层是预浸料。
4.根据权利要求1或2所述的高密度印刷电路板,还包括阻焊剂,其分别形成在所述印刷电路板的两侧上。
5.一种制造高密度印刷电路板的方法,包括:
步骤1:准备一对载体膜,其中每个均具有形成在其一侧上的铜箔;
步骤2:在所述一对载体膜的所述铜箔上形成均具有电路图案的抗电镀剂,再在其上形成镀层;
步骤3:从所述一对载体膜上去除所述抗电镀剂,再通过使得所述镀层彼此面对并在所述一对载体膜之间放置粘合剂而将所述载体膜彼此粘合;
步骤4:去除所述一对载体膜,形成通孔,形成种层,再形成所述抗电镀剂以仅打开所述通孔;以及
步骤5:进行电镀,再将所述抗电镀剂分离并通过蚀刻工艺去除所述种层。
6.根据权利要求5所述的方法,其中所述步骤2包括:
步骤2-1:在所述一对载体膜的每个的所述铜箔上形成抗电镀剂;
步骤2-2:在每个所述抗电镀剂中形成所述电路图案;以及
步骤2-3:通过使用所述铜箔作为电镀铅线的电镀形成镀层。
7.根据权利要求5所述的方法,其中所述步骤3包括:
步骤3-1:从所述一对载体膜上去除所述抗电镀剂,再将粘合剂放置在所述一对载体膜之间;以及
步骤3-2:在所述一对载体膜的所述镀层彼此面对并且所述粘合剂被放置于所述一对载体膜之间的情况下将所述载体膜彼此粘合。
8.根据权利要求5所述的方法,其中所述步骤4包括:
步骤4-1:去除所述一对载体膜;
步骤4-2:通过钻孔过程形成所述通孔;以及
步骤4-3:形成种层,形成所述抗电镀剂,并且打开所述通孔。
9.根据权利要求5所述的方法,其中所述步骤5包括:
步骤5-1:在电镀之后分离所述抗电镀剂;以及
步骤5-2:通过蚀刻工艺去除所述种层。
10.根据权利要求5所述的方法,其中,在所述步骤2中,当所述电路图案形成在所述抗电镀剂中时,在所述抗电镀剂中的一个中形成圆环,以暴露其中将要形成所述通孔的部分,并且
其中所述步骤4包括:
步骤4-1:去除所述载体膜;
步骤4-2:通过所述蚀刻工艺去除所述铜箔以打开所述所形成的通孔;
步骤4-3:通过激光钻孔过程形成所述通孔;以及
步骤4-4:形成种层,形成所述抗电镀剂,再打开所述通孔。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050110805 | 2005-11-18 | ||
KR1020050110805A KR100733253B1 (ko) | 2005-11-18 | 2005-11-18 | 고밀도 인쇄회로기판 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1968565A true CN1968565A (zh) | 2007-05-23 |
Family
ID=38047787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006101452054A Pending CN1968565A (zh) | 2005-11-18 | 2006-11-17 | 高密度印刷电路板及其制造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US20070114203A1 (zh) |
JP (1) | JP2007142403A (zh) |
KR (1) | KR100733253B1 (zh) |
CN (1) | CN1968565A (zh) |
DE (1) | DE102006051762B4 (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8166652B2 (en) | 2008-09-05 | 2012-05-01 | Unimicron Technology Corp. | Method of making a circuit structure of a circuit board |
CN103140050A (zh) * | 2011-12-05 | 2013-06-05 | 深南电路有限公司 | 埋容线路板的加工方法 |
CN102265714B (zh) * | 2008-12-22 | 2014-05-14 | 富士通株式会社 | 电子部件及其制造方法 |
CN107949173A (zh) * | 2017-11-22 | 2018-04-20 | 广州兴森快捷电路科技有限公司 | 线路板的钻孔方法 |
CN111434193A (zh) * | 2017-11-29 | 2020-07-17 | 印可得株式会社 | 印刷电路板制备方法 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6930256B1 (en) | 2002-05-01 | 2005-08-16 | Amkor Technology, Inc. | Integrated circuit substrate having laser-embedded conductive patterns and method therefor |
US7670962B2 (en) * | 2002-05-01 | 2010-03-02 | Amkor Technology, Inc. | Substrate having stiffener fabrication method |
US9691635B1 (en) | 2002-05-01 | 2017-06-27 | Amkor Technology, Inc. | Buildup dielectric layer having metallization pattern semiconductor package fabrication method |
US7548430B1 (en) | 2002-05-01 | 2009-06-16 | Amkor Technology, Inc. | Buildup dielectric and metallization process and semiconductor package |
US10811277B2 (en) | 2004-03-23 | 2020-10-20 | Amkor Technology, Inc. | Encapsulated semiconductor package |
US11081370B2 (en) | 2004-03-23 | 2021-08-03 | Amkor Technology Singapore Holding Pte. Ltd. | Methods of manufacturing an encapsulated semiconductor device |
US8826531B1 (en) | 2005-04-05 | 2014-09-09 | Amkor Technology, Inc. | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers |
US7589398B1 (en) | 2006-10-04 | 2009-09-15 | Amkor Technology, Inc. | Embedded metal features structure |
CN101022189A (zh) * | 2006-12-30 | 2007-08-22 | 番禺得意精密电子工业有限公司 | 电连接器 |
US7752752B1 (en) | 2007-01-09 | 2010-07-13 | Amkor Technology, Inc. | Method of fabricating an embedded circuit pattern |
US7874065B2 (en) * | 2007-10-31 | 2011-01-25 | Nguyen Vinh T | Process for making a multilayer circuit board |
KR100890447B1 (ko) * | 2007-12-27 | 2009-03-26 | 주식회사 코리아써키트 | 매립형 인쇄회로기판 제조방법 |
JP5138459B2 (ja) * | 2008-05-15 | 2013-02-06 | 新光電気工業株式会社 | 配線基板の製造方法 |
US8872329B1 (en) | 2009-01-09 | 2014-10-28 | Amkor Technology, Inc. | Extended landing pad substrate package structure and method |
KR101006603B1 (ko) | 2009-01-09 | 2011-01-07 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
TWI384925B (zh) * | 2009-03-17 | 2013-02-01 | Advanced Semiconductor Eng | 內埋式線路基板之結構及其製造方法 |
TWI393508B (zh) * | 2009-12-17 | 2013-04-11 | Unimicron Technology Corp | 線路板及其製程 |
KR101140982B1 (ko) * | 2010-09-07 | 2012-05-03 | 삼성전기주식회사 | 단층 인쇄회로기판 및 그 제조 방법 |
US8502391B2 (en) | 2011-12-08 | 2013-08-06 | Stats Chippac, Ltd. | Semiconductor device and method of making single layer substrate with asymmetrical fibers and reduced warpage |
KR20130141927A (ko) * | 2012-06-18 | 2013-12-27 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판 제조 방법 |
US9876992B2 (en) * | 2014-04-30 | 2018-01-23 | Panasonic Intellectual Property Management Co., Ltd. | Imaging apparatus and distance measuring apparatus using the same |
KR102497595B1 (ko) | 2016-01-05 | 2023-02-08 | 삼성전자주식회사 | 패키지 기판, 이를 제조하는 방법 및 패키지 기판을 포함하는 패키지 장치 |
CN110863224B (zh) * | 2019-11-22 | 2022-09-30 | 中国船舶重工集团公司第十二研究所 | 一种有色金属零件微弧氧化保护剂及局部保护方法 |
CN111629527B (zh) * | 2020-06-12 | 2023-07-04 | 东莞市龙谊电子科技有限公司 | 一种柔性电路板的制作方法及其柔性电路板 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3161945A (en) * | 1958-05-21 | 1964-12-22 | Rogers Corp | Method of making a printed circuit |
US4354895A (en) * | 1981-11-27 | 1982-10-19 | International Business Machines Corporation | Method for making laminated multilayer circuit boards |
CA1283591C (en) * | 1985-08-26 | 1991-04-30 | Theron L. Ellis | Method for making a flush surface laminate for a multilayer circuit board |
JP2739726B2 (ja) * | 1990-09-27 | 1998-04-15 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 多層プリント回路板 |
IL111497A (en) * | 1993-12-08 | 2001-01-28 | Rohco Inc Mcgean | Seelan preparations are useful as adhesives |
JP3149352B2 (ja) * | 1996-02-29 | 2001-03-26 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 基板の導体層の形成方法 |
DE69725689T2 (de) * | 1996-12-26 | 2004-04-29 | Matsushita Electric Industrial Co., Ltd., Kadoma | Gedruckte Leiterplatte und elektronische Bauteile |
JPH11121897A (ja) * | 1997-10-14 | 1999-04-30 | Fujitsu Ltd | 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造 |
DE19910482A1 (de) * | 1999-03-10 | 2000-05-04 | Stp Elektronische Systeme Gmbh | Verfahren zur Herstellung von Leiterplatten-Schaltungsebenen |
US6198166B1 (en) * | 1999-07-01 | 2001-03-06 | Intersil Corporation | Power semiconductor mounting package containing ball grid array |
KR100671312B1 (ko) * | 1999-08-25 | 2007-01-19 | 히다치 가세고교 가부시끼가이샤 | 배선단자 접속용 필름 |
US6711813B1 (en) * | 1999-11-05 | 2004-03-30 | Interuniversitair Microelektronica Centrum | Method for fabricating a thin film build-up structure on a sequentially laminated printed circuit board base |
JP3585796B2 (ja) * | 1999-12-17 | 2004-11-04 | 新光電気工業株式会社 | 多層配線基板の製造方法、及び半導体装置 |
US6522018B1 (en) * | 2000-05-16 | 2003-02-18 | Micron Technology, Inc. | Ball grid array chip packages having improved testing and stacking characteristics |
JP3729092B2 (ja) * | 2001-06-19 | 2005-12-21 | ソニー株式会社 | 導電性接合材、多層型プリント配線基板及び多層型プリント配線基板の製造方法 |
KR100671541B1 (ko) * | 2001-06-21 | 2007-01-18 | (주)글로벌써키트 | 함침 인쇄회로기판 제조방법 |
JP2003163458A (ja) * | 2001-11-29 | 2003-06-06 | Fujitsu Ltd | 多層配線基板及びその製造方法 |
US20030197514A1 (en) * | 2002-04-22 | 2003-10-23 | Howard Hsu | System and method for testing a printed circuit board by employing a ceramic substrate with micro-probes formed on the ceramic substrate |
US20060043603A1 (en) * | 2004-08-31 | 2006-03-02 | Lsi Logic Corporation | Low temperature PB-free processing for semiconductor devices |
-
2005
- 2005-11-18 KR KR1020050110805A patent/KR100733253B1/ko not_active IP Right Cessation
-
2006
- 2006-11-02 DE DE102006051762A patent/DE102006051762B4/de not_active Expired - Fee Related
- 2006-11-10 JP JP2006305080A patent/JP2007142403A/ja active Pending
- 2006-11-15 US US11/599,435 patent/US20070114203A1/en not_active Abandoned
- 2006-11-17 CN CNA2006101452054A patent/CN1968565A/zh active Pending
-
2008
- 2008-12-16 US US12/314,783 patent/US8256112B2/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8166652B2 (en) | 2008-09-05 | 2012-05-01 | Unimicron Technology Corp. | Method of making a circuit structure of a circuit board |
CN102265714B (zh) * | 2008-12-22 | 2014-05-14 | 富士通株式会社 | 电子部件及其制造方法 |
CN103140050A (zh) * | 2011-12-05 | 2013-06-05 | 深南电路有限公司 | 埋容线路板的加工方法 |
CN103140050B (zh) * | 2011-12-05 | 2015-07-15 | 深南电路有限公司 | 埋容线路板的加工方法 |
CN107949173A (zh) * | 2017-11-22 | 2018-04-20 | 广州兴森快捷电路科技有限公司 | 线路板的钻孔方法 |
CN107949173B (zh) * | 2017-11-22 | 2019-10-08 | 广州兴森快捷电路科技有限公司 | 线路板的钻孔方法 |
CN111434193A (zh) * | 2017-11-29 | 2020-07-17 | 印可得株式会社 | 印刷电路板制备方法 |
CN111434193B (zh) * | 2017-11-29 | 2023-06-02 | 印可得株式会社 | 印刷电路板制备方法 |
Also Published As
Publication number | Publication date |
---|---|
US20090101510A1 (en) | 2009-04-23 |
KR100733253B1 (ko) | 2007-06-27 |
US20070114203A1 (en) | 2007-05-24 |
KR20070052965A (ko) | 2007-05-23 |
DE102006051762A1 (de) | 2007-06-06 |
JP2007142403A (ja) | 2007-06-07 |
US8256112B2 (en) | 2012-09-04 |
DE102006051762B4 (de) | 2013-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1968565A (zh) | 高密度印刷电路板及其制造方法 | |
CN1863438A (zh) | 用于制造嵌入电子元件的印刷电路板的方法 | |
CN1829416A (zh) | 嵌入式芯片印刷电路板及其制造方法 | |
CN1189760A (zh) | 印刷电路板和电子元件 | |
CN1337145A (zh) | 多层印刷电路板及其制造方法 | |
CN1832664A (zh) | 具有嵌入式多层无源器件的印刷电路板的制造方法 | |
CN1825581A (zh) | 印刷电路板,倒装芯片球栅阵列板及其制造方法 | |
CN1812689A (zh) | 多层电路基板及其制造方法 | |
CN1929123A (zh) | 多层配线基板及其制造方法 | |
CN1933697A (zh) | 多层配线基板及其制造方法 | |
CN1784121A (zh) | 制造具有薄核心层的印刷电路板的方法 | |
CN1750736A (zh) | 包括嵌入式无源元件的印刷电路板及其制造方法 | |
CN1809251A (zh) | 制造刚性的柔性印刷电路板的方法 | |
CN1956628A (zh) | 制造刚柔印刷电路板的方法 | |
CN101065843A (zh) | 制造电子模块的方法 | |
CN1777348A (zh) | 制造高密度印刷电路板的方法 | |
CN1933703A (zh) | 具有精细图案的印刷电路板及其制造方法 | |
CN1519920A (zh) | 半导体器件和半导体器件的制造方法 | |
CN1747630A (zh) | 基板制造方法和电路板 | |
CN1731919A (zh) | 以并行方式制造pcb的方法 | |
US20160219713A1 (en) | Electronic component embedded printed circuit board and method of manufacturing the same | |
CN1925148A (zh) | 多层配线基板及其制造方法 | |
CN1171300C (zh) | 带有凸点的布线电路基板的制造方法和凸点形成方法 | |
CN1751547A (zh) | 多层基板及其制造方法 | |
CN1509134A (zh) | 电路装置、电路模块及电路装置的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20070523 |