JP5138459B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP5138459B2
JP5138459B2 JP2008128057A JP2008128057A JP5138459B2 JP 5138459 B2 JP5138459 B2 JP 5138459B2 JP 2008128057 A JP2008128057 A JP 2008128057A JP 2008128057 A JP2008128057 A JP 2008128057A JP 5138459 B2 JP5138459 B2 JP 5138459B2
Authority
JP
Japan
Prior art keywords
layer
wiring
wiring layer
manufacturing
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008128057A
Other languages
English (en)
Other versions
JP2009277905A (ja
JP2009277905A5 (ja
Inventor
人資 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008128057A priority Critical patent/JP5138459B2/ja
Priority to US12/425,668 priority patent/US8052882B2/en
Publication of JP2009277905A publication Critical patent/JP2009277905A/ja
Publication of JP2009277905A5 publication Critical patent/JP2009277905A5/ja
Application granted granted Critical
Publication of JP5138459B2 publication Critical patent/JP5138459B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0392Pretreatment of metal, e.g. before finish plating, etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は配線基板の製造方法に係り、さらに詳しくは、半導体パッケージの基板に適用できる配線基板の製造方法に関する。
従来、基板の上に配線層と樹脂層とが相互に形成された多層配線を備えたビルドアップ配線基板がある。そのようなビルドアップ配線基板の製造方法では、まず、基板の上に銅からなる配線層を形成する。次いで、配線層の表面を1〜2μm程度エッチングして凹凸を形成する。続いて、配線層の上に樹脂フィルムを貼着するなどして層間絶縁層を形成する。
配線層の表面に凹凸を形成して粗化することにより、配線層とその上の層間絶縁層との密着性が確保される。さらに、層間絶縁層に配線層に到達するビアホールを形成する工程と、そのビアホールを介して配線層に接続される上側配線層を形成する工程を繰り返すことにより、所要の多層配線が得られる。
上記した従来技術に関連する技術としては、特許文献1には、銅層の表面に硫酸過水エッチングによって凹凸部を形成した後に、その凹凸部を黒化処理することにより、銅層の表面を粗化する方法が記載されている。
また、特許文献2には、銅箔と樹脂との密着性を向上させるために、銅箔の表面に酸化銅の被膜を形成した後に、酸を用いた化学処理によって酸化銅を溶融除去することにより、銅箔の表面を粗化することが記載されている。
特開2003−8199号公報 特開平2−238942号公報
前述したように、従来技術のビルドアップ配線基板の製造方法では、配線層とその上の層間絶縁層(樹脂)との密着性を確保するために、配線層の表面を1〜2μm程度エッチングして粗化している。
しかしながら、図1(a)及び(b)に示すように、配線層200が微細化してくると(ライン:スペース=10:10μm以下)、粗化前の配線層200(図1(a))の線幅に対してのエッチング量の比率が大きくなるため、粗化後の配線層200(図1(b))はかなり細くなって設計スペックから外れやすく、ひいてはパターン飛びが発生したりする。また、配線層200の線幅が設計スペックより細くなると、電気信号の遅延が問題になり、高性能な半導体チップ用の配線基板に容易に対応できなくなる。
あるいは逆に、配線層200の細りを緩和させるためにエッチング量を減らすと、凹凸が小さくなるので、配線層200と層間絶縁層(樹脂)との十分な密着性が得られなくなり、配線基板の信頼性が低下してしまう。
本発明は以上の課題を鑑みて創作されたものであり、配線層の微細化(ライン:スペース=10:10μm以下)に対応できると共に、配線層とその上の絶縁層との十分な密着性が得られる配線基板の製造方法を提供することを目的とする。
上記課題を解決するため、本発明は配線基板の製造方法に係り、下地層の上に、無電解めっきにより、銅からなるシード層を形成する工程と、前記シード層の上に、配線層が配置される部分に開口部が設けられためっきレジストを形成する工程と、前記シード層をめっき給電経路に利用する電解めっきにより、前記めっきレジストの開口部に銅めっき層を形成する工程と、前記めっきレジストを除去する工程と、前記銅めっき層をマスクにして前記シード層をウェットエッチングすることにより、前記シード層と前記銅めっき層とにより構成される配線層を得る工程と、前記配線層の表面を黒化処理して粗化する工程と、
前記配線層の上に絶縁層を形成する工程とを有し、前記配線層を得る工程にて実行されるシード層に対するエッチング処理は、前記銅めっき層が同時にエッチングされる除去量が0.5μm以下であり、前記銅めっき層の表面及び前記シード層の側面が粗化されることを特徴とする。
本願発明者は、配線層上の絶縁層の密着性を確保するために配線層を黒化処理して粗化する方法において、配線層の線幅確保と層間絶縁層の密着性を両立させる技術を鋭意研究した。
銅めっき層をパターニングして配線層を得るサブトラクティブ法においては、黒化工程でムラが発生することなく安定して針状銅体を得るには、黒化処理の前に配線層の表面を0.5〜2μm程度ソフトエッチングする必要がある。このため、配線層が微細化されると(ライン:スペース=10:10μm以下)、設計スペックの線幅を有する配線層を得ることは困難である。
本願発明者は、セミアディティブ法によって配線層を形成することにより、黒化処理の前に特別に行われるソフトエッチング工程を省略しても黒化処理に不具合が発生しないことを見出した。
セミアディティブ法では、まず、シード層の上に開口部が設けられためっきレジストが形成された後に、電解めっきによってめっきレジストの開口部に銅めっき層が形成される。さらに、めっきレジストが除去された後に、銅めっき層をマスクにしてシード層がウェットエッチングされて配線層が得られる。
本願発明者は、シード層をウェットエッチングする際に、銅めっき層の表面が同時にソフトエッチングされることに着目し、特別に遂行されるソフトエッチング工程を省略したところ、黒化処理による針状銅体の形成がムラになることなく良好に行われることを見出した。これにより、0.5〜2μm程度エッチングするソフトエッチング工程を省略できるので、黒化処理する前の銅めっき層のエッチング量はシード層をエッチングする工程でのエッチング量(0.5μm以下)に抑えられる。
このように、本発明では、セミアディティブ法で配線層を形成することにより、黒化処理の前に特別に遂行されるソフトエッチング工程を省略できるので、配線層の細りを抑えることができ、配線層の微細化(ライン:スペース=10:10μm以下)に対応できるようになる。しかも、黒化処理によって配線層の表面が十分に粗化されるので、配線層とその上の絶縁層との十分な密着性が得られる。
本発明の好適な態様では、シード層は無電解めっきで形成される。無電解めっきで形成されるシード層のエッチングレートは、電解めっきで形成される銅パターン層のエッチレートよりかなり高い。このエッチング特性を利用することにより、銅めっき層のエッチング量を容易に0.5μm以下(例えば0.2〜0.3μm)に抑えることができる。
本発明を利用して、径が50〜70μmのビアホールが積層されたスタックビア構造を構成する多層配線を形成し、熱サイクル試験を行ったところ、スタックビアの高い信頼性が得られることが確認された。
以上説明したように、本発明では、配線層の微細化(ライン:スペース=10:10μm以下)に対応できると共に、配線層とその上の絶縁層との十分な密着性が得られる。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
本発明の実施形態を説明する前に、本発明に関連する関連技術の問題点について説明する。図2は関連技術の配線基板の製造方法を示す断面図、図3は関連技術の配線基板の製造における配線層の粗化工程を説明するための工程フローチャートである。
関連技術の配線基板の製造方法では、図2(a)示すように、まず、基板100の上に銅からなる配線層200を形成する。配線層200はサブトラクティブ法によって形成される。詳しく説明すると、まず、基板100上の全面にめっき法によって銅層(不図示)を形成する。さらに、配線層200を形成するためのレジストパターン(不図示)を銅層の上に形成する。続いて、レジストパターンの開口部を通して銅層をウェットエッチングした後に、レジストをアルカリ水溶液で除去することにより、配線層200を得る。
次に、配線層200の粗化工程について、図3の工程フローチャートを適宜参照して説明する。まず、アルカリ水溶液によって図2(a)の基板100及び配線層200の表面をクリーニングする(図3のステップS1)。続いて、図2(b)に示すように、過硫酸ナトリウム水溶液、カリウム水溶液、又は硫酸過水液(硫酸と過酸化水素水の混合水溶液)で配線層200の表面をソフトエッチングすることにより、配線層200の表面に凹凸面200aを形成する(図3のステップS2)。
このソフトエッチング工程では、配線層200の表面が0.5〜2μm程度エッチングされて凹凸面200aが得られる。次いで、硫酸によって基板100及び凹凸面200aが設けられた配線層200を酸洗浄する(図3のステップS3)。
続いて、図2(c)に示すように、水酸化ナトリウム(NaOH)と亜塩素酸ナトリウム(NaClO2)の混合水溶液によって配線層200の凹凸面200aを黒化処理する(図3のステップS4)。このとき、配線層200の凹凸面200aに銅酸化物を主成分とする針状結晶体Xが形成される。
その後に、図2(d)に示すように、黒化処理された配線層200の表面を還元処理することにより、針状結晶体Xが還元されて配線層200の凹凸面200aに針状銅体Yが形成された状態となる(図3のステップS5)。以上の方法により、配線層200の凹凸面200aに微細な針状銅体Yが形成されてその表面が粗化される。
その後に、図2(e)に示すように、表面が粗化された配線層200の上に樹脂フィルムを貼着して層間絶縁層300を形成する。
前述したように、関連技術では、配線層200の表面をソフトエッチング(エッチング量:0.5〜2μm)して凹凸面200aを形成した後に、黒化処理によって凹凸面200aに針状銅体Yを形成することにより、配線層200の表面を粗化している。
これにより、配線層200の粗化面がアンカーとなって、配線層200と層間絶縁層300(樹脂)との密着性が確保される。しかしながら、特に、配線層200のライン:スペースが10:10μm以下に微細化してくると、ソフトエッチングでのエッチング量(0.5〜2μm)が無視できなくなり、設計スペックの線幅が得られなくなる。
例えば、配線層200の線幅が10μmの場合に、ソフトエッチングを1μm程度行うと、配線層200の線幅が8μm程度に細り、スペースが12μm程度に広がってしまい、設計スペックの配線層が得られなくなる。配線層200がさらに微細化されると、配線層200の細りが顕著になることはいうまでもない。
配線層200の細りを低減するためにソフトエッチング工程(図3のステップS2)を省略すると、黒化処理工程(還元処理後)で配線層200の表面が基板100内でムラになってしまう問題がある。つまり、ソフトエッチング工程を省略すると配線層200の表面が硫酸過水液などでエッチング(洗浄)されないため、アンカーとして機能する針状銅体Yが上手く形成されない領域が発生しやすく、その領域での層間絶縁層300の密着性が低下してしまう。
また、関連技術において配線層200のソフトエッチング量を減らす方法が考えられるが、サブトラクティブ法で形成された配線層200では、ソフトエッチング量を減らすと黒化処理が安定しない傾向があり、プロセスのマージンが狭い。
このように、関連技術においては、配線層200の線幅確保と層間絶縁層300の密着性はトレードオフの関係にあり、それらを両立させることは困難である。
以下に説明する本発明の実施の形態では、上記した不具合を解消することができる。
(実施の形態)
図4〜図6は本発明の実施形態の配線基板の製造方法を示す断面図である。
本願発明者は、配線層の線幅確保と層間絶縁層の密着性を両立させる技術を鋭意研究した。その結果、セミアディティブ法によって配線層を形成することにより、黒化処理の前に行われるソフトエッチング工程(図3のステップS2)を省略しても不具合が発生することなく、配線層と層間絶縁層との十分な密着性が得られることを見出した。
本発明の実施形態の配線基板の製造方法では、図4(a)に示すように、まず、絶縁性の基板10の上に無電解めっきによってシード層20aを形成する。シード層20aは銅から形成され、その厚みは例えば1μm程度である。配線層が形成される下地層として基板10を例示するが、基板10上に形成された絶縁層などであってもよく、基板10はリジットタイプであってもよいし、フレキシブルタイプであってもよい。
次いで、図4(b)に示すように、配線層が配置される部分に開口部12aが設けられためっきレジスト12をシード層20aの上に形成する。めっきレジスト12は、ドライフィルムレジストを貼着するか、又は液状レジストを塗布した後に、フォトリソグラフィ(露光・現像)によってパターン化されて形成される。
さらに、図4(c)に示すように、シード層20aをめっき給電経路に利用する電解めっきにより、めっきレジスト12の開口部12aに銅めっき層20bを形成する。その後に、図4(d)に示すように、めっきレジスト12を除去してシード層20aを露出させる。
次いで、銅めっき層20bをマスクにしてシード層20aをウェットエッチングする。ウェットエッチングのエッチャントとしては、硫酸過水液(硫酸と過酸化水素水の混合水溶液)などの酸性水溶液が使用される。これにより、図5(a)に示すように、シード層20aと銅めっき層20bとによって構成される配線層20が得られる。
特に、シード層20a(銅)が無電解めっきで形成される場合、硫酸過水液でのシード層20a(銅)のエッチングレートは、電解めっきで形成された銅めっき層20bのエッチレートよりかなり高い特性を有する。このため、シード層20aの厚みが1μmの場合は、シード層20aをエッチングする際の銅めっき層20bのエッチング量は0.5μm以下に抑えられる。
上記した観点からシード層20aは無電解めっきで形成されることが好ましいが、スパッタ法などで薄膜のシード層20aを形成することにより、同様にシード層20aをエッチングする際の銅めっき層20bの細りを抑制することも可能である。
本願発明者は、セミアディティブ法におけるシード層20aをエッチングする工程で、配線層20を実質的に構成する銅めっき層20bの表面が酸性水溶液(硫酸過水液など)で同時にソフトエッチング(洗浄)され、黒化処理に適した表面になることを見出した。これは、上記したように、シード層20aのエッチングレートが銅めっき層20bのエッチングレートよりかなり高いことから、薄膜のシード層20aをエッチングする工程で銅めっき層20bの表面が適度にソフトエッチングされることに着目したからである。
図5(a)では特に描かれていないが、配線層20の表面はシード層20aのエッチング工程で一皮剥けるようにエッチングされており、関連技術よりも高低差の低い凹凸面となっている。シード層20aの形成方法や膜厚を制御することにより、銅めっき層20bのソフトエッチング量を0.5μm以下の少ない量に制御することが可能である。
本実施形態では、シード層20aのエッチング工程が配線層20のソフトエッチング工程(黒化処理の前処理)を兼ねるようにしたので、関連技術で行われる特別なソフトエッチング工程(図3のステップS2)を省略しても、後述する黒化処理による針状銅体の形成がムラになることなく良好に行われる。
関連技術で採用されるサブトラクティブ法においては、配線層の上にレジストが形成されており、レジストの除去工程において配線層の上面はほとんどエッチングされないので、黒化処理を安定して行うにはソフトエッチング工程が必要になる。
このように、本実施形態では、関連技術で行われる0.5〜2μm程度エッチングするソフトエッチング工程(図3のステップS2)を省略することができる。これにより、黒化処理する前の銅めっき層20b(配線層20)の表面のエッチング量は、シード層20aをエッチングする工程でのエッチング量(0.5μm以下)に抑えられるので、配線層20の細りが抑制され、微細化に対応できるようになる。
次に、配線層20を黒化処理して粗化する方法について説明する。
図5(a)において、まず、アルカリ水溶液によって配線層20をクリーニングする(図3のステップS1)。本実施形態では、関連技術のソフトエッチング工程(図3のステックS2)が省略される。上記したように、シード層20aをエッチングする工程で銅めっき層20bの表面が硫酸過水液などで予めソフトエッチングされるからである。その後に、配線層20を硫酸によって酸洗浄を行う(図3のステップS3)。
次いで、図5(b)に示すように、水酸化ナトリウム(NaOH)と亜塩素酸ナトリウム(NaClO2)の混合水溶液によって配線層20の表面を黒化処理する(図3のステップS4)。このとき、配線層20の表面に銅酸化物を主成分とする針状結晶体Xが形成される。その後に、図5(c)に示すように、黒化処理された配線層20の表面を還元処理液で還元処理する(図3のステップS5)。
還元処理液としては、ジメチルアミンボラン溶液、DMAB系(ジメチルアミンボラン)、SBH系(水酸化ホウ素ナトリウム)、EDTA系(エチレンジアミン四酢酸)、HCHO系(ホルマリン系)などが使用される。これにより、針状結晶体X(銅酸化物)が還元され、配線層20の表面に針状銅体Yが形成された状態となり、配線層20の表面が十分に粗化される。
銅酸化物を主成分とする針状結晶体Xは、CuOとCu2Oとが混在して形成され、還元処理工程において密着性の低いCuOが除去され、残された密着性の高いCu2Oが還元されて針状銅体Yとなる。
このような方法で配線層20の表面を黒化処理することにより、配線層20をソフトエッチングする工程(図3のステップS2)を省略しても針状銅体Yがムラになって形成されることなく黒化処理を行うことができ、配線層20の表面を安定して粗化することができる。
しかも、表面が0.5〜2μm分エッチングされるソフトエッチング工程を省略できるので、配線層20の細りは、セミアディティブ法におけるシード層20aをエッチングする際のエッチング分(片側で0.5μm以下(例えば0.2〜0.3μm程度))に抑えることが可能である。従って、配線層20のライン:スペースが10:10μmの設計ルールの場合、配線層の線幅を9μm以上、スペースを11μm以下とすることができ、設計スペック内の配線層を形成することができる。
続いて、図5(d)に示すように、黒化処理された配線層20の上に樹脂フィルムを貼着するなどして層間絶縁層30を形成する。層間絶縁層30の好適な材料としては、エポキシ樹脂などが使用される。このとき、配線層20の粗化面がアンカーとなって、配線層20と層間絶縁層30(樹脂)との十分な密着性が確保される。
次いで、図6(a)に示すように、レーザなどによって層間絶縁層30を加工することにより、配線層20に到達する深さのビアホールVHを形成する。さらに、図6(b)に示すように、セミアディティブ法によりビアホールVHを介して配線層20に接続される上側配線層22を形成する。その後に、前述した方法と同様な方法によって、上側配線層22の表面を黒化・還元処理することにより針状銅体Yを形成して粗化する。
配線層20を形成する工程、層間絶縁層30を形成する工程、ビアホールVHを形成する工程、及び上側配線層22を形成する工程を繰り返すことにより、n層(nは2以上の整数)の多層配線層を任意に形成することができる。
配線基板を構成する一例としては、特に図示しないが、基板10には貫通電極(スルーホールめっき層など)が設けられており、基板10の両面側に貫通電極を介して相互接続される配線層が積層される。そして、基板10の一方の面側に半導体チップが実装され、他方の面側に外部接続端子が設けられる。
次に、本実施形態における配線層20と層間絶縁層30との密着性について説明する。
本願発明者は、前述した本実施形態の製造方法によって、基板上に銅層をセミディティブ法で形成した後に、銅層の表面を黒化処理した実験サンプルを作成し、黒化処理前後での銅層の表面粗さ(Ra)を測定した。黒化処理の条件は、水酸化ナトリウム(NaOH)と亜塩素酸ナトリウム(NaClO2)の混合水溶液を使用し、処理温度:70℃、処理時間:5分とした。
その結果によれば、黒化処理する前(セミアディティブ法で銅層を形成後)の銅層の表面粗さ(Ra)は140nm程度(代表値)であり、黒化処理後(還元処理後)の銅層の表面粗さ(Ra)は170nm程度(代表値)であり、黒化処理により表面粗さ(Ra)が30nm程度大きくなっていた。つまり、30nm程度の表面粗さ(Ra)の差で十分な密着強度を得ることができる。本実施形態では、各種の条件によって銅層の表面粗さ(Ra)を100〜200nmに制御することができる。
さらに、上記実験サンプルの銅層の上にエポキシ樹脂からなる層間絶縁層を形成し、層間絶縁層のピール強度を測定した。また、比較例として、基板上の銅層の表面を0.5〜2μmエッチングして凹凸を形成し、その上にエポキシ樹脂からなる層間絶縁層を形成した比較サンプルを作成してピール強度を比較した。
その結果によれば、比較サンプルの層間絶縁層のピール強度は107.9kPaであり、130℃、85wt%、100時間の条件でストレスをかけたところ、ピール強度が53.7kPaに低下した。これに対して、本実施形態の実験サンプルの層間絶縁層のピール強度は133.7kPaであり、同一の条件でストレスをかけたところ、ピール強度は131.8kPaであり、ストレス印加による顕著な低下はみられなかった。
このように、本実施形態の配線基板の製造方法で形成される配線層20では、表面を黒化処理によって十分に粗化できるので、層間絶縁層30の十分な密着性を確保することができる。しかも、配線層20の線幅の細りを関連技術より小さく抑えることが可能となるので、ライン:スペースが10:10μm以下の配線層を設計スペックで形成することができ、高性能な半導体チップの実装に対応できるようになる。
次に、本実施形態の配線基板の製造方法を使用してスタックビア構造を有する多層配線基板を製造する方法について説明する。図7に示すように、前述した本実施形態の製造方法により、基板10の上に接続パッド40aを備えた第1配線層40を形成する。すなわち、セミアディティブ法で第1配線層40を形成した後に、ソフトエッチングすることなく黒化・還元処理して第1配線層40の表面に針状銅体Yを形成して粗化する。
次いで、第1配線層40の上にエポキシ樹脂などからなる第1層間絶縁層50を形成する。さらに、第1層間絶縁層50をレーザなどで加工することにより、第1配線層40の接続パッド40aに到達する第1ビアホールVH1を形成する。
続いて、同様な方法により、第1層間絶縁層50の上に第2配線層42を形成すると共に、第1ビアホールVH1を介して第1配線層40の接続パッド40aに接続される第1ビアパッドP1を第1ビアホールVH1内からその周辺の第1層間絶縁層50の上に形成する。第1ビアパッドP1は第1ビアホールVH1に埋め込まれ、その上面が平坦になって形成される。第1ビアパッドP1及び第2配線層42の表面も同様に粗化される。
次いで、同様な方法により、第1ビアパッドP1上に第2ビアホールVH2が設けられた第2層間絶縁層52を形成する。さらに、第2層間絶縁層52の上に、第2ビアホールVH2を介して第1ビアパッドP1に接続される第2ビアパッドP2を形成すると共に、第2ビアパッドP2から分離された第3配線層44を形成する。第2ビアパッドP2及び第3配線層44の表面も同様に粗化される。
続いて、同様な方法により、第2ビアパッドP2上に第3ビアホールVH3が設けられた第3層間絶縁層54を形成する。さらに、第3層間絶縁層54の上に、第3ビアホールVH3を介して第2ビアパッドP2に接続される第3ビアパッドP3を形成すると共に、第3ビアパッドP3から分離された第4配線層46を形成する。第3ビアパッドP3及び第4配線層46の表面も同様に粗化される。
次いで、同様な方法により、第3ビアパッドP3上に第4ビアホールVH4が設けられた第4層間絶縁層56を形成する。さらに、第4層間絶縁層56の上に、第4ビアホールVH4を介して第3ビアパッドP3に接続される接続パッド48aを備えた第5配線層48を形成する。第5配線層48の表面も同様に粗化される。さらに、第5配線層48の上に第5層間絶縁層58が形成される。
これにより、第1層目の第1配線層40は、垂直方向に積層された第1〜第3ビアパッドP1,P2,P2(スタックビア)を介して第5層目の第5配線層48に電気接続される。図7の例では、5層の配線層(40,42,44,46,48)を積層してスタックビア構造を形成したが、n層(nは3以上の整数)以上の配線層を積層して任意のスタックビア構造を形成することができる。
本願発明者は、図7に示したスタックビア構造を有する多層配線基板を前述した本実施形態の製造方法によって実際に製造し、スタックビアの電気接続の信頼性について調査した。比較例として、配線層の表面を0.5〜2μmエッチングして凹凸を形成することに基づいて同一構造のスタックビア構造を有する多層配線基板を製造し、同様にスタックビアの電気接続の信頼性について比較調査した。
本実施形態及び比較例の多層配線基板の両者において、積層される第1〜第4ビアホールVH1〜VH4のビア径を67μmに設定した。そして、各多層配線基板に対して−60〜150℃の温度範囲で熱サイクル試験を行った。
その結果によれば、比較例の多層配線基板では、1200回の熱サイクルをかけた時点で33.3%のスタックビアにオープン不良が発生した。
これに対して、本実施形態の多層配線基板では、2000回の熱サイクルをかけてもスタックビアのオープン不良は発生せずに、設計スペックのビア導通が得られた。
以上のように、本実施形態の配線基板の製造方法を使用することにより、50〜70μm(さらには30〜50μm)の径のビアホールを積層するスタックビア構造を有する配線基板を信頼性よく製造することができる。
図1(a)及び(b)は従来技術の配線基板の製造方法の問題点を示す断面図である。 図2(a)〜(e)は本発明に関連する関連技術の配線基板の製造方法を示す断面図である。 図3は関連技術の配線基板の製造における配線層の粗化工程を説明するための工程フローチャートである。 図4(a)〜(d)は本発明の実施形態の配線基板の製造方法を示す断面図(その1)である。 図5(a)〜(d)は本発明の実施形態の配線基板の製造方法を示す断面図(その2)である。 図6(a)及び(b)は本発明の実施形態の配線基板の製造方法を示す断面図(その3)である。 図7は本発明の実施形態の配線基板の製造方法で製造されたスタックビア構造を有する配線基板を示す断面図である。
符号の説明
10…基板、12…めっきレジスト、12a…開口部、20a…シード層、20b…銅めっき層、20,40,42,44,46,48…配線層、22…上側配線層、30,50,52,54,56,58…層間絶縁層、40a,48a…接続パッド、P1,P2,P3…ビアパッド、X…針状結晶体、Y…針状銅体、VH…ビアホール。

Claims (9)

  1. 下地層の上に、無電解めっきにより、銅からなるシード層を形成する工程と、
    前記シード層の上に、配線層が配置される部分に開口部が設けられためっきレジストを形成する工程と、
    前記シード層をめっき給電経路に利用する電解めっきにより、前記めっきレジストの開口部に銅めっき層を形成する工程と、
    前記めっきレジストを除去する工程と、
    前記銅めっき層をマスクにして前記シード層をウェットエッチングすることにより、前記シード層と前記銅めっき層とにより構成される配線層を得る工程と、
    前記配線層の表面を黒化処理して粗化する工程と、
    前記配線層の上に絶縁層を形成する工程とを有し、
    前記配線層を得る工程にて実行されるシード層に対するエッチング処理は、
    前記銅めっき層が同時にエッチングされる除去量が0.5μm以下であり、前記銅めっき層の表面及び前記シード層の側面が粗化されることを特徴とする配線基板の製造方法。
  2. 前記シード層に対するエッチング処理において、エッチャントとして酸性水溶液が使用されることを特徴とする特徴とする請求項1に記載の配線基板の製造方法。
  3. 前記酸性水溶液は、硫酸と過酸化水素水との混合水溶液であることを特徴とする請求項2に記載の配線基板の製造方法。
  4. 前記配線層の設計ルールは、ライン:スペースが10:10μm以下であることを特徴とする請求項1乃至3のいずれか一項に記載の配線基板の製造方法。
  5. 前記絶縁層を形成する工程の後に、
    前記絶縁層を加工することにより、前記配線層に到達するビアホールを形成する工程と、
    前記シード層を形成する工程から黒化処理する工程までを遂行することにより、前記ビアホールを介して前記配線層に接続される上側配線層を前記絶縁層の上に形成する工程とをさらに有することを特徴とする請求項1乃至4のいずれか一項に記載の配線基板の製造方法。
  6. 請求項5の製造方法に基づいて、前記ビアホールが垂直方向に積層されたスタックビア構造を有するn層(nは3以上の整数)の多層配線層を形成することを特徴とする配線基板の製造方法。
  7. 前記スタックビア構造を構成する前記ビアホールの径は、50〜70μmであることを特徴とする請求項6に記載の配線基板の製造方法。
  8. 前記配線層の表面を黒化処理して粗化する工程において、前記配線層の表面粗さ(Ra)は100〜200nmであることを特徴とする請求項1乃至7のいずれか一項に記載の配線基板の製造方法。
  9. 前記絶縁層は、エポキシ樹脂からなることを特徴とする請求項1乃至8のいずれか一項に記載の配線基板の製造方法。
JP2008128057A 2008-05-15 2008-05-15 配線基板の製造方法 Active JP5138459B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008128057A JP5138459B2 (ja) 2008-05-15 2008-05-15 配線基板の製造方法
US12/425,668 US8052882B2 (en) 2008-05-15 2009-04-17 Method of manufacturing wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008128057A JP5138459B2 (ja) 2008-05-15 2008-05-15 配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2009277905A JP2009277905A (ja) 2009-11-26
JP2009277905A5 JP2009277905A5 (ja) 2011-03-10
JP5138459B2 true JP5138459B2 (ja) 2013-02-06

Family

ID=41315151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008128057A Active JP5138459B2 (ja) 2008-05-15 2008-05-15 配線基板の製造方法

Country Status (2)

Country Link
US (1) US8052882B2 (ja)
JP (1) JP5138459B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5138459B2 (ja) * 2008-05-15 2013-02-06 新光電気工業株式会社 配線基板の製造方法
CN102753651B (zh) * 2010-02-25 2014-09-10 旭化成电子材料株式会社 氧化铜用蚀刻液以及使用其的蚀刻方法
JP5725962B2 (ja) 2010-04-27 2015-05-27 京セラ株式会社 配線基板の製造方法及びその実装構造体の製造方法
CN103582304B (zh) * 2012-07-30 2016-08-03 富葵精密组件(深圳)有限公司 透明印刷电路板及其制作方法
KR101482429B1 (ko) 2013-08-12 2015-01-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2015041729A (ja) * 2013-08-23 2015-03-02 イビデン株式会社 プリント配線板
JP6458429B2 (ja) * 2014-09-30 2019-01-30 大日本印刷株式会社 導電材充填貫通電極基板及びその製造方法
WO2016068153A1 (ja) * 2014-10-30 2016-05-06 住友金属鉱山株式会社 導電性基板の製造方法
CN104733504A (zh) * 2015-03-18 2015-06-24 京东方科技集团股份有限公司 Oled基板及制备方法、oled面板及显示装置
JP2016207893A (ja) * 2015-04-24 2016-12-08 イビデン株式会社 プリント配線板およびその製造方法
JP6563366B2 (ja) * 2016-06-13 2019-08-21 新光電気工業株式会社 配線基板及びその製造方法
JP7569743B2 (ja) 2021-04-19 2024-10-18 イビデン株式会社 配線基板
CN113628979B (zh) * 2021-10-12 2021-12-31 常州欣盛半导体技术股份有限公司 载带金属线路的制作方法、载带
JP2023094987A (ja) * 2021-12-24 2023-07-06 日東電工株式会社 配線回路基板およびその製造方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737113B2 (ja) 1989-03-13 1995-04-26 三菱電機株式会社 銅箔と樹脂との密着性向上方法
US5802714A (en) * 1994-07-19 1998-09-08 Hitachi, Ltd. Method of finishing a printed wiring board with a soft etching solution and a preserving treatment or a solder-leveling treatment
JP3400186B2 (ja) * 1995-05-01 2003-04-28 三井金属鉱業株式会社 多層プリント配線板およびその製造方法
EP1843650B1 (en) * 1998-09-03 2012-03-07 Ibiden Co., Ltd. Method of manufacturing a multilayered printed circuit board
DE60027141T2 (de) * 1999-10-26 2006-12-28 Ibiden Co., Ltd., Ogaki Gedruckte mehrschichtleiterplatte und herstellungsverfahren für gedruckte mehrschichtleiterplatte
JP4478844B2 (ja) * 1999-12-27 2010-06-09 日立化成工業株式会社 プリント配線板の製造方法及びその方法によって製造されたプリント配線板
JP4717268B2 (ja) * 2001-01-12 2011-07-06 富士通株式会社 絶縁樹脂組成物及びそれから形成した絶縁層を含む多層回路基板
JP5191074B2 (ja) * 2001-07-10 2013-04-24 イビデン株式会社 多層プリント配線板
JP3752161B2 (ja) * 2001-06-13 2006-03-08 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法
JP3928392B2 (ja) * 2001-09-13 2007-06-13 日立化成工業株式会社 プリント配線板の製造方法
US6696356B2 (en) * 2001-12-31 2004-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a bump on a substrate without ribbon residue
JP3956204B2 (ja) * 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板
US20040040148A1 (en) * 2002-08-29 2004-03-04 Parlex Corporation Manufacture of flexible printed circuit boards
US6780751B2 (en) * 2002-10-09 2004-08-24 Freescale Semiconductor, Inc. Method for eliminating voiding in plated solder
JP2004304167A (ja) * 2003-03-20 2004-10-28 Advanced Lcd Technologies Development Center Co Ltd 配線、表示装置及び、これらの形成方法
US7820917B2 (en) * 2004-01-29 2010-10-26 Nec Corporation Circuit board
CN100485913C (zh) * 2004-02-24 2009-05-06 揖斐电株式会社 半导体搭载用基板
TW200615316A (en) * 2004-06-18 2006-05-16 Mec Co Ltd Resin surface treating agent and resin surface treatment
US7537668B2 (en) * 2004-07-21 2009-05-26 Samsung Electro-Mechanics Co., Ltd. Method of fabricating high density printed circuit board
JP4528062B2 (ja) * 2004-08-25 2010-08-18 富士通株式会社 半導体装置およびその製造方法
JP2006186321A (ja) * 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
TWI257189B (en) * 2004-12-08 2006-06-21 Nan Ya Printed Circuit Board C Electrode plate of a flat panel direct methanol fuel cell and manufacturing method thereof
JP4776247B2 (ja) * 2005-02-09 2011-09-21 富士通株式会社 配線基板及びその製造方法
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
JP4377867B2 (ja) * 2005-09-30 2009-12-02 日本ピラー工業株式会社 銅張積層板、プリント配線板及び多層プリント配線板並びにこれらの製造方法
KR100733253B1 (ko) * 2005-11-18 2007-06-27 삼성전기주식회사 고밀도 인쇄회로기판 및 그 제조방법
JP4428337B2 (ja) * 2005-12-02 2010-03-10 ソニー株式会社 半導体装置の製造方法
JPWO2007148666A1 (ja) * 2006-06-20 2009-11-19 日本化薬株式会社 プライマー樹脂層付銅箔及びそれを使用した積層板
US20080017407A1 (en) * 2006-07-24 2008-01-24 Ibiden Co., Ltd. Interposer and electronic device using the same
JP4977083B2 (ja) * 2007-04-26 2012-07-18 サムスンコーニング精密素材株式会社 ディスプレイ装置用光学部材およびこれを含んだディスプレイ装置用フィルタ
KR101551898B1 (ko) * 2007-10-05 2015-09-09 신꼬오덴기 고교 가부시키가이샤 배선 기판, 반도체 장치 및 이들의 제조 방법
JP4876173B2 (ja) * 2008-01-25 2012-02-15 イビデン株式会社 多層配線板およびその製造方法
JP2009231790A (ja) * 2008-02-27 2009-10-08 Ajinomoto Co Inc 多層プリント配線板の製造方法
JP2009260216A (ja) * 2008-03-19 2009-11-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP5055193B2 (ja) * 2008-04-24 2012-10-24 日東電工株式会社 光電気混載基板の製造方法
JP5138459B2 (ja) * 2008-05-15 2013-02-06 新光電気工業株式会社 配線基板の製造方法
JP5322531B2 (ja) * 2008-05-27 2013-10-23 新光電気工業株式会社 配線基板の製造方法
JP4971248B2 (ja) * 2008-05-27 2012-07-11 日東電工株式会社 光電気混載モジュールの製造方法
JP5203108B2 (ja) * 2008-09-12 2013-06-05 新光電気工業株式会社 配線基板及びその製造方法
JP5106348B2 (ja) * 2008-10-28 2012-12-26 日東電工株式会社 光電気混載モジュールの製造方法およびそれによって得られた光電気混載モジュール
JP4796615B2 (ja) * 2008-11-26 2011-10-19 日東電工株式会社 光電気混載基板およびその製造方法

Also Published As

Publication number Publication date
JP2009277905A (ja) 2009-11-26
US20090283497A1 (en) 2009-11-19
US8052882B2 (en) 2011-11-08

Similar Documents

Publication Publication Date Title
JP5138459B2 (ja) 配線基板の製造方法
US8399779B2 (en) Wiring board and method of manufacturing the same
JP5602584B2 (ja) 配線基板及びその製造方法
JP2006032947A (ja) 高密度基板の製造方法
KR100688823B1 (ko) 고밀도 기판의 제조방법
US9786747B2 (en) Wiring substrate, manufacturing method of wiring substrate and electronic component device
JP2017204527A (ja) 配線回路基板及びその製造方法
JP6092555B2 (ja) 配線基板の製造方法
US9137896B2 (en) Wiring substrate
JP2015041729A (ja) プリント配線板
JP2005039233A (ja) ビアホールを有する基板およびその製造方法
JP2007123622A (ja) フレキシブル配線基板及びその製造方法
KR20100111858A (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
JP3431532B2 (ja) 転写媒体の製造方法およびその転写媒体を用いた配線基板の製造方法
JP2007329325A (ja) 配線基板の製造方法
JP5419583B2 (ja) 配線基板の製造方法
JP2011023517A (ja) 半導体装置用tabテープおよびその製造方法
JP2010067888A (ja) 配線基板及びその製造方法
JP4453847B2 (ja) 高密度配線基板
JP6098118B2 (ja) 多層プリント配線板およびその製造方法
JP5062533B2 (ja) 配線基板の製造方法
JP4415985B2 (ja) 金属転写板の製造方法
JP4358059B2 (ja) 回路基板の製造方法
JP2007324232A (ja) Bga型多層配線板及びbga型半導体パッケージ
JP2003338684A (ja) プリント基板の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121114

R150 Certificate of patent or registration of utility model

Ref document number: 5138459

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3