JP2003338684A - プリント基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 接続信頼性の高いビアを備えたプリント基板
を得ることができ、さらに、製造コスト抑えることがで
きるプリント基板の製造方法を提供する。 【解決手段】 第一および第二の導体層４、６が両面に
形成されたコア基板２にビアホール８を形成する工程
と、前記第一および第二の導体層４、６の表面上に、レ
ジスト１０によるマスクパターンを形成する工程と、前
記第二の導体層６を絶縁シール１２で覆う工程と、前記
第二の導体層６に給電して電解めっきを施すことで、前
記ビアホール８内を埋め、前記第一の導体層４に連通す
るビア１４を形成する工程と、前記絶縁シール１２を取
り除く工程と、前記レジスト１０から露出する前記第一
および第二の導体層４、６の表面とに、耐エッチング層
１８を形成する工程と、前記レジスト１０を取り除く工
程と、前記レジスト１０を取り除くことで露出した前記
第一および第二の導体層４、６を、エッチングして取り
除く工程とを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体パッケージ
用の回路基板等に用いられるプリント基板の製造方法に
関する。

【０００２】

【従来の技術】近年、プリント基板の配線の高密度化、
半導体パッケージのサイズダウン化が進んでおり、それ
に伴い、プリント基板に形成されるビアは小径化される
傾向にある。しかし、ビアの小径化に伴い、ビアによる
電気的接続性が悪くなりがちであるという問題が発生し
ている。この問題を解決するため、ビアホール内をめっ
きで埋めるフィルビアが試みられている。

【０００３】以下、フィルビアを行う従来のプリント基
板の製造方法を、図４に示す断面説明図を用いて説明す
る。まず、図４（ａ）に示す第一の導体層７２と第二の
導体層７４とが両面に形成されたプリント基板のコア基
板７０に、図４（ｂ）に示すように、導体層７２が形成
された一面側から、コア基板７０にレーザーを照射し
て、導体層７２およびコア基板７０を貫通し、導体層７
４が底面に露出するビアホール７６を形成する。

【０００４】続いて、図４（ｃ）に示すように、基板の
両面に無電解銅めっきを施し、導体層７２、７４の表面
と、ビアホール７６の内壁部および底面とを覆うめっき
皮膜７８を形成する。続いて、図４（ｄ）、（ｅ）に示
すように、めっき皮膜７８に給電して電解パルス銅めっ
きを施し、ビアホール７６の内部をめっきでほぼ生める
フィルビアを施す。これにより、ビア８６が形成され
る。

【０００５】その後、図４（ｆ）に示すように、めっき
皮膜７８の表面に、レジスト８０によるマスクパターン
を形成し、図４（ｇ）に示すように、めっき皮膜７８に
給電して電解銅めっきを行うことで、レジスト８０の間
に配線パターンとなるパターンめっき層８２を形成し、
さらに、パターンめっき層８２の表面に、半田めっきま
たは錫めっきをおこなうことで、耐エッチングめっき層
８４を形成する。続いて、図４（ｈ）に示すように、レ
ジスト８０を剥離して取り除き、図４（ｉ）に示すよう
に、耐エッチングめっき層８４から露出した、めっき皮
膜７８と導体層７２、７４とを、エッチングして取り除
くことで、耐エッチングめっき層８４に覆われた、パタ
ーンめっき層８２とめっき皮膜７８と導体層７２、７４
とが、コア基板７０の両面に配線パターン８８、９０と
して残る。その後、図４（ｊ）に示すように、耐エッチ
ングめっき層８４を剥離することで、コア基板７０の両
面に配線パターン８８、９０が形成されたプリント基板
を得る。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来のプリント基板の製造方法では、小径化されたビアホ
ール７６内に、めっきの付きまわりが悪く、ビア８６に
よる配線パターン８８と配線パターン９０との電気的接
続性が悪くなりやすいという課題がある。ビアホール７
６内にめっきの付きまわりが悪いのは、図４（ｃ）およ
び（ｄ）に示す無電解銅めっきおよび電解銅めっき（フ
ィルビアめっき）の工程において、小径化されたビアホ
ールに７６内にめっき液が入りにくいためである。

【０００７】さらに、図４（ｅ）に示すように、ビア８
６内に空洞８６ａが形成されやすいという課題がある。
これは、ビアホール７６の内部にはめっき液が入りにく
い上に、ビアホール７６の縁部７６ａ（コーナー部）は
電流密度が高くめっきが成長しやすいため、ビアホール
７６の内部にめっきが付く前に、縁部７６ａから成長し
ためっきによってビアホール７６の口が塞がれてしまう
ことによる。ビア８６内に空洞８６ａが形成されると、
ビア８６による配線パターン８８、９０間の電気的接続
性が悪くなる。また、空洞８６ａ内にめっき液が残留し
て、時間とともにビア８６を形成する銅が化学的に変質
して、電気的接続性が悪化する場合がある。また、空洞
８６ａ内に空気が入って、例えばワイヤボンディングや
はんだリフローの工程等で大きな温度変化にさらされ際
に、その空気が膨張および収縮して基板にひびが入るな
どの故障をきたす場合がある。

【０００８】なお、特に、レーザーによってビアホール
７６の形成を行う場合（図４（ｂ））には、レーザー
が、金属で構成される導体層７２よりもコア基板７０を
広範囲に削り取ってしまい、導体層７２のビアホール７
６の縁部７６ａが、ビアホール７６の中心方向に突出し
て突出部７２ａが形成されるため、ビアホール７６の口
はより塞がれ易く、空洞８６ａが形成されやすい。

【０００９】また、図４（ｄ）、（ｅ）に示すフィルビ
アの工程で行う電解めっきにおいて、めっきの付きにく
いビアホール７６内にもできるだけめっきが付くよう、
パルスめっきを行ったり、めっき液として、図４（ｆ）
のパターンめっきを行う際に用いる通常のめっき液とは
異なる、特殊なめっき液を用いたりする等の工夫をする
必要がある。そのため、従来のプリント基板の製造方法
においては、通常のパターンめっきを行う際のめっき
液、電源装置の他に、パルスめっきのための特殊な電源
装置や、特殊なめっき液が必要となり、製造コストがか
さむという課題がある。

【００１０】この様に、フィルビアを行う従来のプリン
ト基板の製造方法では、特殊な電源装置やめっき液が必
要なことでコストが掛かり、また、ビアホール８６内の
めっきの付きまわりが悪いと共にビア８６内に空洞８６
ａができやすいなど、完全なフィルビアを施すのが難し
いという課題がある。

【００１１】本発明は上記課題を解決すべくなされ、そ
の目的とするところは、ビア内に空洞のない完全なフィ
ルビアを施すことで、接続信頼性の高いビアを備えたプ
リント基板を得ることができ、さらに、特殊な電源装置
やめっき液を用いず、製造コスト抑えることができるプ
リント基板の製造方法を提供することにある。

【００１２】

【課題を解決するための手段】本発明は、上記課題を解
決するために、以下の構成を備える。すなわち、第一お
よび第二の導体層が両面に形成されたコア基板に、該第
一の導体層および該コア基板を貫通し、該第二の導体層
が底面に露出するビアホールを形成する工程と、前記第
二の導体層に給電して電解めっきを施すことで、前記ビ
アホール内を埋め、前記第一の導体層に連通するビアを
形成すると共に、前記第一および第二の導体層の表面に
めっき皮膜を形成する工程と、前記第一および第二の導
体層と前記めっき皮膜とをエッチング加工して、前記コ
ア基板の両面に配線パターンを形成する工程とを含むこ
とを特徴とする。

【００１３】また、第一および第二の導体層が両面に形
成されたコア基板に、該第一の導体層および該コア基板
を貫通し、該第二の導体層が底面に露出するビアホール
を形成する工程と、前記第一および第二の導体層の表面
上に、該第一および第二の導体層が形成すべき配線パタ
ーン通りのパターンで露出する、レジストによるマスク
パターンを形成する工程と、前記第二の導体層に給電し
て電解めっきを施すことで、前記ビアホール内を埋め、
前記第一の導体層に連通するビアを形成すると共に、前
記レジストから露出する前記第一および第二の導体層の
表面に、めっき皮膜を形成する工程と、前記第一および
第二の導体層から前記レジストを取り除く工程と、前記
レジストを取り除くことで露出した前記第一および第二
の導体層を、エッチングして取り除く工程とを含むこと
を特徴とする。

【００１４】また、第一および第二の導体層が両面に形
成されたコア基板に、該第一の導体層および該コア基板
を貫通し、該第二の導体層が底面に露出するビアホール
を形成する工程と、前記第二の導体層を絶縁シールで覆
う工程と、前記第二の導体層に給電して電解めっきを施
すことで、前記ビアホール内を埋め、前記第一の導体層
に連通するビアを形成すると共に、前記第一の導体層の
表面にめっき皮膜を形成する工程と、前記第二の導体層
から前記絶縁シールを取り除く工程と、前記第一の導体
層および前記めっき皮膜と、前記第二の導体層とをエッ
チング加工して、前記コア基板の両面に配線パターンを
形成する工程とを含むことを特徴とする。

【００１５】また、第一および第二の導体層が両面に形
成されたコア基板に、該第一の導体層および該コア基板
を貫通し、該第二の導体層が底面に露出するビアホール
を形成する工程と、前記第一および第二の導体層の表面
上に、該第一および第二の導体層が形成すべき配線パタ
ーン通りのパターンで露出する、レジストによるマスク
パターンを形成する工程と、前記第二の導体層を、前記
レジストの上から絶縁シールで覆う工程と、前記第二の
導体層に給電して電解めっきを施すことで、前記ビアホ
ール内を埋め、前記第一の導体層に連通するビアを形成
すると共に、前記レジストから露出する前記第一の導体
層の表面に、めっき皮膜を形成する工程と、前記第二の
導体層から前記絶縁シールを取り除く工程と、前記めっ
き皮膜の表面と、前記レジストから露出する前記第二の
導体層の表面とに、耐エッチング層を形成する工程と、
前記第一および第二の導体層から前記レジストを取り除
く工程と、前記レジストを取り除くことで露出した前記
第一および第二の導体層を、エッチングして取り除く工
程とを含むことを特徴とする。

【００１６】上記構成によれば、第二の導体層に給電し
て電解めっきを施すことで、ビアホール内に第一の導体
層に連通するビアを形成するため、第一の導体層と第二
の導体層との電気的接続性が良いと共に、ビアホール内
に空洞のない完全なフィルビアを施すことができる。

【００１７】

【発明の実施の形態】以下、本発明に係るプリント基板
の製造方法の好適な実施の形態を添付図面に基づいて詳
細に説明する。図１は、本願の請求項４の発明に係るプ
リント基板の製造方法を示す断面説明図である。図１
（ａ）は、銅等の金属箔または金属板で構成される第一
の導体層４と第二の導体層６とが両面に形成されたプリ
ント基板のコア基板２を示す図である。なお、第一の導
体層４の厚さは、レーザーによる穴あけ加工がしやすい
厚さに形成すると良い。第二の導体層６の厚さは、概
ね、最終的にコア基板２の両面に形成するべき配線パタ
ーンの厚さに形成すると良い。こうすることで、第一の
導体層４よりも第二の導体層６の方が厚く形成される。
一例として、第一の導体層４は５μｍ、第二の導体層６
は３５μｍ程度の厚さに形成することができる。

【００１８】始めの工程では、図１（ｂ）に示すよう
に、導体層４が形成された一面側から、コア基板２にレ
ーザーを照射して、導体層４およびコア基板２を貫通
し、導体層６が底面に露出するビアホール８を形成す
る。続いて、図１（ｃ）に示すように、導体層４、６の
それぞれの表面に、コア基板２上に形成すべき配線パタ
ーン通りのパターンに露出する、レジスト１０によるマ
スクパターンを形成する。レジスト１０の形成方法は特
に限定されないが、例えば、導体層４、６の表面に貼り
付けたドライフィルムを、既知のフォトリソグラフィ法
によって配線パターンに沿って取り除くことによって、
ドライフィルムを前記マスクパターンに形成する方法に
よると好適である。

【００１９】続いて、図１（ｄ）に示すように、第二の
導体層６に、前記レジスト１０の上から粘着性の絶縁シ
ール１２を貼り付けて、第二の導体層６を覆う。なお、
絶縁シール１２は、樹脂等の絶縁性の部材で構成され
る。続いて、図１（ｄ）に示すように、第二の導体層６
に給電して電解めっきを施すことで、第二の導体層６か
らめっきを成長させてビアホール８内をめっきで埋めて
ビア１４を形成すると共に、第一の導体層４の表面にめ
っき皮膜１６を形成する。これにより、ビア１４とめっ
き皮膜１６とは一体に形成される。この際、第二の導体
層６の表面（ビアホール８が形成されている面の反対側
の面）は、絶縁シール１２で覆われているため、めっき
が付くことがない。

【００２０】続いて、図１（ｅ）に示すように、第二の
導体層６から絶縁シール１２を取り除く。続いて、図１
（ｅ）に示すように、めっき皮膜１６の表面と、レジス
ト１０から露出する第二の導体層６の表面とに、耐エッ
チング層１８を形成する。耐エッチング層１８は、銅を
エッチングする際にエッチングされない材質であればど
のようなものを用いても良い。例えば、半田めっき、錫
めっきなどによって、耐エッチング層１８を形成すると
好適である。続いて、図１（ｆ）に示すように、導体層
４、６からレジスト１０を取り除く。

【００２１】続いて、図１（ｇ）に示すように、耐エッ
チング層１８から露出する第一および第二の導体層４、
６をエッチングして取り除く。さらに、図１（ｈ）の様
に、耐エッチング層１８を剥離するなどして取り除く。
これにより、コア基板２の一面側には導体層４とめっき
皮膜１６とによって配線パターン２０が、他面側には、
導体層６によって配線パターン２２が形成される。

【００２２】上記本発明に係る製造方法で製造されたプ
リント基板は、配線パターン２０（めっき皮膜１６）と
ビア１４とは一体に形成されるため、配線パターン２０
とビア１４との接続性が良い。また、ビア１４は、導体
層６に給電された状態で電解めっきによってビアホール
８内に形成されるため、めっき液の行き渡りにくいビア
ホール８内においても、確実に導体層６からめっきが成
長し、ビア１４と導体層６（配線パターン２２）との接
続性も良い。従って、配線パターン２０と配線パターン
２２間を確実に接続するビア１４を得ることができる。
また、ビア１４は、ビアホール８の底面（導体層６）か
らビアホール８を埋めるように成長するため、ビアホー
ル８内に空洞が出来ることがない。

【００２３】また、図１（ｄ）に示す電解めっきは、パ
ターンめっきを行う通常のめっき方法、めっき液、電源
装置を用いて行うことができる。そのため、パターンめ
っきを行う通常のめっき液、電源装置の他に、フィルビ
アのめっきのための特殊なめっき液、電源装置が必要な
従来の方法に比較して、上記製造方法では、コストを抑
えてプリント基板を製造することができる。さらに、従
来の方法では、ビアホールの内壁部にもめっきをつける
ために、無電解めっきを行っていたが、ビアホール８の
底面からビアホール８内を埋めるようにビア１４を成長
させる本発明の製造方法においては、無電解めっきの必
要はなく、その工程を省けることによって、製造コスト
を抑えることが可能である。

【００２４】なお、図１に示した実施形態において、導
体層６を厚く形成したのは、レーザーによる穴あけの必
要のない導体層６側において、電解めっきによる導体層
６の肉付けを行う手間を省き、導体層６をそのまま配線
パターン２２として構成することができるようにするた
めである。

【００２５】なお、本発明に係るプリント基板の製造方
法は、ビアホールの底面に露出する導体層に給電してビ
アホールを埋める、フィルビアのための電解めっきを行
う点に特徴を持つものであり、上記実施形態に限定され
るものではない。例えば、上記実施形態においては、配
線パターン２０と配線パターン２２とは、別のプロセス
によって形成したが、両者を同様のプロセスによって形
成しても良い。その製造方法の例を図２に示す。なお、
図２に示すプリント基板の製造方法は、請求項２に対応
する。

【００２６】図２（ａ）に示すように、第二の導体層と
しての導体層６は、図１に示した製造方法と異なり、薄
く形成され、第一の導体層としての導体層４とほぼ同じ
厚さに形成される。図２（ｃ）の工程までは、第一の実
施形態と同様の工程と同様であるため、説明を省略す
る。図２（ｄ）の工程においては、導体層６に給電して
第二の導体層６からめっきを成長させてビアホール８内
をめっきで埋めてビア１４を形成すると共に、第一およ
び第二の導体層４、６の両表面にめっき皮膜１６を形成
する。これにより、ビア１４とめっき皮膜１６とは一体
に形成される。続いて、図２（ｅ）に示すように、両面
のめっき皮膜１６の表面に、半田めっきまたは錫めっき
をおこなうことで、耐エッチングめっき層８４を形成す
る。図２（ｆ）以降、図１（ｆ）以降と同様の工程を行
うことで、めっき皮膜１６と導体層４とによって配線パ
ターン２０が、めっき皮膜１６と導体層６とによって配
線パターン２２が、それぞれ形成され、第一の実施形態
でのプリント基板とほぼ同様のプリント基板を得ること
ができる。

【００２７】また、例えば、フィルビアのための電解め
っきは、必ずしも導体層４、６の表面にレジスト１０を
配した状態で行わなくても良い。電解めっきを施したの
ちに、配線パターンのパターニングを行う製造方法の例
を、図３に示す。なお、図３に示すプリント基板の製造
方法は、請求項１に対応する。

【００２８】図３（ｂ）までの工程は、図２の（ｂ）ま
での工程と同様のため、説明を省略する。図３（ｃ）に
おいて、導体層６に給電して第二の導体層６からめっき
を成長させてビアホール８内をめっきで埋めてビア１４
を形成すると共に、第一および第二の導体層４、６の両
表面にめっき皮膜１６を形成する。図３（ｄ）に示す次
工程では、フォトリソグラフィ法等の手法により、めっ
き皮膜１６の表面に、コア基板２上に形成すべき配線パ
ターン通りのパターンに露出する、レジスト１０による
マスクパターンを形成する。続いて、図３（ｅ）に示す
ように、レジスト１０から露出するめっき皮膜１６の表
面に、半田めっきなどにより耐エッチング層１８を形成
する。続いて、図３（ｆ）に示すように、導体層４、６
からレジスト１０を取り除く。続いて、図３（ｇ）に示
すように、耐エッチング層１８から露出するめっき皮膜
１６と第一および第二の導体層４、６とをエッチングし
て取り除く。さらに、図３（ｈ）の様に、耐エッチング
層１８を剥離するなどして取り除く。これにより、コア
基板２の両面には、配線パターン２０と配線パターン２
２とが形成される。

【００２９】図３に示した実施形態において、導体層６
をあらかじめ厚く（ほぼ、最終的に形成される配線パタ
ーンの厚さに）形成してもよい。その場合、図３（ｃ）
での電解めっきの前に、導体層６を覆う絶縁シールを導
体層６に貼り付けて、導体層６の表面にはめっきがつか
ないようにすると良い。この方法は、請求項３に対応す
る。

【００３０】なお、いずれの実施形態においても、レー
ザーによるビアホール８の形成の妨げにならないか、ま
たはビアホール８の形成をレーザーによって行わないの
であれば、導体層４をあらかじめほぼ配線パターンの厚
さに形成しておいても良い。

【００３１】また、耐エッチング層１８として、半田ま
たは錫めっきを行う例を示したが、いずれの実施形態に
おいても、耐エッチング層１８として金めっきにすれ
ば、耐エッチング層１８を剥離する必要がなく、耐エッ
チング層１８を配線パターン２０、２２の一部として構
成することもできる。

【００３２】

【発明の効果】本発明に係るプリント基板の製造方法に
よれば、接続信頼性の高いビアを備えたプリント基板を
得ることができ、さらに、製造コスト抑えることができ
るという効果がある。

【図面の簡単な説明】

【図１】請求項４の発明に係るプリント基板の製造方法
の実施形態の工程の流れを示す断面説明図である。

【図２】請求項２の発明に係るプリント基板の製造方法
の実施形態の工程の流れを示す断面説明図である。

【図３】請求項１の発明に係るプリント基板の製造方法
の実施形態の工程の流れを示す断面説明図である。

【図４】従来のプリント基板の製造方法の流れを示す断
面説明図である。

【符号の説明】

２ コア基板 ４ 第一の導体層 ６ 第二の導体層 ８ ビアホール １０ レジスト １２ 絶縁シール １４ ビア １６ めっき皮膜 １８ 耐エッチング層 ２０、２２ 配線パターン

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E317 AA24 BB01 BB11 BB12 CC25 CC33 CD15 CD18 CD25 GG09 GG17 GG20 5E343 AA11 BB24 DD43 DD63 ER22 GG02 GG11 GG13 GG20

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第一および第二の導体層が両面に形成さ
   れたコア基板に、該第一の導体層および該コア基板を貫
   通し、該第二の導体層が底面に露出するビアホールを形
   成する工程と、 前記第二の導体層に給電して電解めっきを施すことで、
   前記ビアホール内を埋め、前記第一の導体層に連通する
   ビアを形成すると共に、前記第一および第二の導体層の
   表面にめっき皮膜を形成する工程と、 前記第一および第二の導体層と前記めっき皮膜とをエッ
   チング加工して、前記コア基板の両面に配線パターンを
   形成する工程とを含むことを特徴とするプリント基板の
   製造方法。
2. 【請求項２】 第一および第二の導体層が両面に形成さ
   れたコア基板に、該第一の導体層および該コア基板を貫
   通し、該第二の導体層が底面に露出するビアホールを形
   成する工程と、 前記第一および第二の導体層の表面上に、該第一および
   第二の導体層が形成すべき配線パターン通りのパターン
   で露出する、レジストによるマスクパターンを形成する
   工程と、 前記第二の導体層に給電して電解めっきを施すことで、
   前記ビアホール内を埋め、前記第一の導体層に連通する
   ビアを形成すると共に、前記レジストから露出する前記
   第一および第二の導体層の表面に、めっき皮膜を形成す
   る工程と、 前記第一および第二の導体層から前記レジストを取り除
   く工程と、 前記レジストを取り除くことで露出した前記第一および
   第二の導体層を、エッチングして取り除く工程とを含む
   ことを特徴とするプリント基板の製造方法。
3. 【請求項３】 第一および第二の導体層が両面に形成さ
   れたコア基板に、該第一の導体層および該コア基板を貫
   通し、該第二の導体層が底面に露出するビアホールを形
   成する工程と、 前記第二の導体層を絶縁シールで覆う工程と、 前記第二の導体層に給電して電解めっきを施すことで、
   前記ビアホール内を埋め、前記第一の導体層に連通する
   ビアを形成すると共に、前記第一の導体層の表面にめっ
   き皮膜を形成する工程と、 前記第二の導体層から前記絶縁シールを取り除く工程
   と、 前記第一の導体層および前記めっき皮膜と、前記第二の
   導体層とをエッチング加工して、前記コア基板の両面に
   配線パターンを形成する工程とを含むことを特徴とする
   プリント基板の製造方法。
4. 【請求項４】 第一および第二の導体層が両面に形成さ
   れたコア基板に、該第一の導体層および該コア基板を貫
   通し、該第二の導体層が底面に露出するビアホールを形
   成する工程と、 前記第一および第二の導体層の表面上に、該第一および
   第二の導体層が形成すべき配線パターン通りのパターン
   で露出する、レジストによるマスクパターンを形成する
   工程と、 前記第二の導体層を、前記レジストの上から絶縁シール
   で覆う工程と、 前記第二の導体層に給電して電解めっきを施すことで、
   前記ビアホール内を埋め、前記第一の導体層に連通する
   ビアを形成すると共に、前記レジストから露出する前記
   第一の導体層の表面に、めっき皮膜を形成する工程と、 前記第二の導体層から前記絶縁シールを取り除く工程
   と、 前記めっき皮膜の表面と、前記レジストから露出する前
   記第二の導体層の表面とに、耐エッチング層を形成する
   工程と、 前記第一および第二の導体層から前記レジストを取り除
   く工程と、 前記レジストを取り除くことで露出した前記第一および
   第二の導体層を、エッチングして取り除く工程とを含む
   ことを特徴とするプリント基板の製造方法。