JP4776247B2 - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP4776247B2 JP4776247B2 JP2005033274A JP2005033274A JP4776247B2 JP 4776247 B2 JP4776247 B2 JP 4776247B2 JP 2005033274 A JP2005033274 A JP 2005033274A JP 2005033274 A JP2005033274 A JP 2005033274A JP 4776247 B2 JP4776247 B2 JP 4776247B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- conductive core
- hole
- core substrate
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
- H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/032—Materials
- H05K2201/0323—Carbon
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09581—Applying an insulating coating on the walls of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1333—Deposition techniques, e.g. coating
- H05K2203/135—Electrophoretic deposition of insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
本発明の第1実施形態による配線基板及びその製造方法について図1乃至図4を用いて説明する。図1は本実施形態による配線基板の構造を示す断面図、図2乃至図4は本実施形態による配線基板の製造方法を示す工程断面図である。
導電性コア基材10として、0.2mmのカーボンファイバシートとポリイミド系樹脂組成物とを複合化してなるプリプレグを5枚積層して圧着して形成した厚さ1.0mmのものを用いた。カーボンファイバシートを包容するポリイミド系樹脂組成物には、組成物全体の10重量%のアルミナフィラーと、組成物全体の10重量%のシリカフィラーとを混合した。アルミナフィラーとしては、平均粒径7μm以下、熱膨張率7ppm/Kのものを用いた。シリカフィラーとしては、平均粒径3μm以下、熱膨張率3ppm/Kのものを用いた。このような材料により構成された導電性コア基材10は、温度範囲25〜200℃において、面広がり方向の平均熱膨張率が2ppm/K、厚さ方向の平均熱膨張率が80ppm/Kであった。このような導電性コア基材10に、直径0.5mmのスルーホール12を約1000個形成した。また、絶縁層14は、蒸着法により、次のようにして形成した。まず、蒸着装置の蒸着室内の成膜ステージ上に、スルーホール12が形成された導電性コア基材10を設置した。一方、蒸着装置の熱分解室において、原材料のダイマーであるジパラキシリレン20gを、510℃、25mTorrの条件下で熱分解し、ジラジカルパラキシリレンを生成した。続いて、生成したジラジカルパラキシリレンを蒸着室内に導入し、基板温度25℃、蒸着室内圧力30mTorrの条件下で蒸着を行った。蒸着時間は6時間とした。こうして、蒸着法により、平均膜厚20μmのポリパラキシリレン膜よりなる絶縁層14を形成した。
比較例として、絶縁層14を形成せずに、スルーホール12内に樹脂18を直接充填した配線基板を作製した。絶縁層14を形成しない点以外は、実施例1と同様にした。
上記の実施例1及び比較例1に対して、温度サイクル試験として、−65℃での15分間の冷却及び125℃での15分間の加熱を1サイクルとし、このサイクルを1000回繰り返した。
本発明の第2実施形態による配線基板及びその製造方法について図5を用いて説明する。図5は本実施形態による配線基板の製造方法を示す工程断面図である。なお、第1実施形態による配線基板及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
導電性コア基材10として、0.2mmのカーボンファイバシートとポリイミド系樹脂組成物とを複合化してなるプリプレグを5枚積層して圧着して形成した厚さ1.0mmのものを用いた。カーボンファイバシートを包容するポリイミド系樹脂組成物には、組成物全体の10重量%のアルミナフィラーと、組成物全体の10重量%のシリカフィラーとを混合した。アルミナフィラーとしては、平均粒径7μm以下、熱膨張率7ppm/Kのものを用いた。シリカフィラーとしては、平均粒径3μm以下、熱膨張率3ppm/Kのものを用いた。このような材料により構成された導電性コア基材10は、温度範囲25〜200℃において、面広がり方向の平均熱膨張率が2ppm/K、厚さ方向の平均熱膨張率が80ppm/Kであった。このような導電性コア基材10に、直径0.5mmのスルーホール12を約1000個形成した。また、絶縁層14は、電着法により、次のようにして形成した。まず、ステンレス製の容器に満たされたポリイミド電着液中に、導電性コア基材10を浸漬した。ここで、導電性コア基材10には、その側端面のカーボンファイバが露出した部分を結線して直流電源を接続した。導電性コア基材10をポリイミド電着液に浸漬した状態で、直流電源を用いて、定電流法により50mA、5クーロンの条件で180秒間の通電を行い、ポリイミドを導電性コア基材10にポリイミドを被着させた。この後、ポリイミドが被着した導電性コア基材10に対して、90℃、30分間の乾燥処理、及び180℃、30分間の乾燥処理を順次段階的に行った。こうして、電着法により、平均膜厚15μmのポリイミド膜よりなる絶縁層14を形成した。
導電性コア基材10として、0.2mmのカーボンファイバシートとポリイミド系樹脂組成物とを複合化してなるプリプレグを5枚積層して圧着して形成した厚さ1.0mmのものを用いた。カーボンファイバシートを包容するポリイミド系樹脂組成物には、組成物全体の5重量%の窒化アルミニウムフィラーと、組成物全体の25重量%のシリカフィラーとを混合した。窒化アルミニウムフィラーとしては、平均粒径8μm以下、熱膨張率5ppm/Kのものを用いた。シリカフィラーとしては、平均粒径3μm以下、熱膨張率3ppm/Kのものを用いた。このような材料により構成された導電性コア基材10は、温度範囲25〜150℃において、面広がり方向の平均熱膨張率が3ppm/K、厚さ方向の平均熱膨張率が70ppm/Kであった。このような導電性コア基材10に、直径0.5mmのスルーホール12を約1000個形成した。また、絶縁層14は、電着法により、次のようにして形成した。まず、ステンレス製の容器に満たされたポリイミド電着液中に、導電性コア基材10を浸漬した。ここで、導電性コア基材10には、その側端面のカーボンファイバが露出した部分を結線して直流電源を接続した。導電性コア基材10をポリイミド電着液に浸漬した状態で、直流電源を用いて、定電圧法により100V、10クーロンの条件で120秒間の通電を行い、ポリイミドを導電性コア基材10にポリイミドを被着させた。この後、ポリイミドが被着した導電性コア基材10に対して、90℃、30分間の乾燥処理、及び180℃、30分間の乾燥処理を順次段階的に行った。こうして、電着法により、平均膜厚20μmのポリイミド膜よりなる絶縁層14を形成した。
比較例として、絶縁層14を形成せずに、スルーホール12内に樹脂18を直接充填した配線基板を作製した。絶縁層14を形成しない点以外は、実施例2、3と同様にした。
上記の実施例2、3及び比較例2、3に対して、温度サイクル試験として、−65℃での15分間の冷却及び125℃での15分間の加熱を1サイクルとし、このサイクルを1000回繰り返した。
本発明の第3実施形態による配線基板及びその製造方法について図6乃至図10を用いて説明する。図6は電着法により絶縁層を形成した場合におけるスルーホール及びその周辺の状態を示す断面図、図7は本実施形態による配線基板の構造を示す断面図、図8乃至10は本実施形態による配線基板の製造方法を示す工程断面図である。なお、第1実施形態による配線基板及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
導電性コア基材10として、0.2mmのカーボンファイバシートとポリイミド系樹脂組成物とを複合化してなるプリプレグを5枚積層して圧着して形成した厚さ1.0mmのものを用いた。カーボンファイバシートを包容するポリイミド系樹脂組成物には、組成物全体の10重量%のアルミナフィラーと、組成物全体の10重量%のシリカフィラーとを混合した。アルミナフィラーとしては、平均粒径7μm以下、熱膨張率7ppm/Kのものを用いた。シリカフィラーとしては、平均粒径3μm以下、熱膨張率3ppm/Kのものを用いた。このような材料により構成された導電性コア基材10は、温度範囲25〜200℃において、面広がり方向の平均熱膨張率が2ppm/K、厚さ方向の平均熱膨張率が80ppm/Kであった。このような導電性コア基材10に、直径0.5mmのスルーホール12を約1000個形成した。また、絶縁層14は、蒸着法により、次のようにして形成した。まず、蒸着装置の蒸着室内の成膜ステージ上に、スルーホール12が形成された導電性コア基材10を設置した。一方、蒸着装置の熱分解室において、原材料のダイマーであるジパラキシリレン20gを、510℃、25mTorrの条件下で熱分解し、ジラジカルパラキシリレンを生成した。続いて、生成したジラジカルパラキシリレンを蒸着室内に導入し、基板温度25℃、蒸着室内圧力30mTorrの条件下で蒸着を行った。蒸着時間は6時間とした。こうして、蒸着法により、平均膜厚20μmのポリパラキシリレン膜よりなる絶縁層14を形成した。
導電性コア基材10として、0.2mmのカーボンファイバシートとポリイミド系樹脂組成物とを複合化してなるプリプレグを5枚積層して圧着して形成した厚さ1.0mmのものを用いた。カーボンファイバシートを包容するポリイミド系樹脂組成物には、組成物全体の5重量%の窒化アルミニウムフィラーと、組成物全体の25重量%のシリカフィラーとを混合した。窒化アルミニウムフィラーとしては、平均粒径8μm以下、熱膨張率5ppm/Kのものを用いた。シリカフィラーとしては、平均粒径3μm以下、熱膨張率3ppm/Kのものを用いた。このような材料により構成された導電性コア基材10は、温度範囲25〜150℃において、面広がり方向の平均熱膨張率が3ppm/K、厚さ方向の平均熱膨張率が70ppm/Kであった。このような導電性コア基材10に、直径0.5mmのスルーホール12を約1000個形成した。また、絶縁層14は、蒸着法により、次のようにして形成した。まず、蒸着装置の蒸着室内の成膜ステージ上に、スルーホール12が形成された導電性コア基材10を設置した。一方、蒸着装置の熱分解室において、原材料のダイマーであるジパラキシリレン30gを、500℃、20mTorrの条件下で熱分解し、ジラジカルパラキシリレンを生成した。続いて、生成したジラジカルパラキシリレンを蒸着室内に導入し、基板温度25℃、蒸着室内圧力50mTorrの条件下で蒸着を行った。蒸着時間は4.5時間とした。こうして、蒸着法により、平均膜厚25μmのポリパラキシリレン膜よりなる絶縁層14を形成した。
比較例として、絶縁層14を形成せずに、スルーホール12内に樹脂18を直接充填した配線基板を作製した。絶縁層14を形成しない点以外は、実施例4、5と同様にした。
上記の実施例4、5及び比較例4、5に対して、温度サイクル試験として、−65℃での15分間の冷却及び125℃での15分間の加熱を1サイクルとし、このサイクルを1000回繰り返した。
本発明の第4実施形態による配線基板及びその製造方法について図11を用いて説明する。図11は本実施形態による配線基板の製造方法を示す工程断面図である。なお、第1乃至第3実施形態による配線基板及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
導電性コア基材10として、0.2mmのカーボンファイバシートとポリイミド系樹脂組成物とを複合化してなるプリプレグを5枚積層して圧着して形成した厚さ1.0mmのものを用いた。カーボンファイバシートを包容するポリイミド系樹脂組成物には、組成物全体の5重量%の窒化アルミニウムフィラーと、組成物全体の25重量%のシリカフィラーとを混合した。窒化アルミニウムフィラーとしては、平均粒径8μm以下、熱膨張率5ppm/Kのものを用いた。シリカフィラーとしては、平均粒径3μm以下、熱膨張率3ppm/Kのものを用いた。このような材料により構成された導電性コア基材10は、温度範囲25〜150℃において、面広がり方向の平均熱膨張率が3ppm/K、厚さ方向の平均熱膨張率が70ppm/Kであった。このような導電性コア基材10に、直径0.5mmのスルーホール12を約1000個形成した。また、絶縁層14は、電着法により、次のようにして形成した。まず、ステンレス製の容器に満たされたポリイミド電着液中に、導電性コア基材10を浸漬した。ここで、導電性コア基材10には、その側端面に形成された金属層40を結線して直流電源を接続した。導電性コア基材10をポリイミド電着液に浸漬した状態で、直流電源を用いて、定電圧法により100V、10クーロンの条件で120秒間の通電を行い、ポリイミドを導電性コア基材10にポリイミドを被着させた。この後、ポリイミドが被着した導電性コア基材10に対して、90℃、30分間の乾燥処理、及び180℃、30分間の乾燥処理を順次段階的に行った。こうして、電着法により、平均膜厚20μmのポリイミド膜よりなる絶縁層14を形成した。
比較例として、絶縁層14を形成せずに、スルーホール12内に樹脂18を直接充填した配線基板を作製した。絶縁層14を形成しない点以外は、実施例6と同様にした。
上記の実施例6及び比較例6に対して、温度サイクル試験として、−65℃での15分間の冷却及び125℃での15分間の加熱を1サイクルとし、このサイクルを1000回繰り返した。
本発明の第5実施形態による配線基板及びその製造方法について図12乃至図15を用いて説明する。図12は本実施形態による配線基板の構造を示す断面図、図13乃至図15は本実施形態による配線基板の製造方法を示す工程断面図である。なお、第1乃至第4実施形態による配線基板及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
導電性コア基材10として、0.2mmのカーボンファイバシートとポリイミド系樹脂組成物とを複合化してなるプリプレグを5枚積層して圧着して形成した厚さ1.0mmのものを用いた。カーボンファイバシートを包容するポリイミド系樹脂組成物には、組成物全体の10重量%のアルミナフィラーと、組成物全体の10重量%のシリカフィラーとを混合した。アルミナフィラーとしては、平均粒径7μm以下、熱膨張率7ppm/Kのものを用いた。シリカフィラーとしては、平均粒径3μm以下、熱膨張率3ppm/Kのものを用いた。このような材料により構成された導電性コア基材10は、温度範囲25〜200℃において、面広がり方向の平均熱膨張率が2ppm/K、厚さ方向の平均熱膨張率が80ppm/Kであった。このような導電性コア基材10に、直径0.5mmのスルーホール12を約1000個形成した。また、絶縁層14は、蒸着法により、次のようにして形成した。まず、蒸着装置の蒸着室内の成膜ステージ上に、スルーホール12が形成された導電性コア基材10を設置した。一方、蒸着装置の熱分解室において、原材料のダイマーであるジパラキシリレン20gを、510℃、25mTorrの条件下で熱分解し、ジラジカルパラキシリレンを生成した。続いて、生成したジラジカルパラキシリレンを蒸着室内に導入し、基板温度25℃、蒸着室内圧力30mTorrの条件下で蒸着を行った。蒸着時間は6時間とした。こうして、蒸着法により、平均膜厚20μmのポリパラキシリレン膜よりなる絶縁層14を形成した。
比較例として、絶縁層14を形成せずに、スルーホール12内に樹脂20を直接充填した配線基板を作製した。絶縁層14を形成しない点以外は、実施例7と同様にした。
上記の実施例7及び比較例7に対して、温度サイクル試験として、−65℃での15分間の冷却及び125℃での15分間の加熱を1サイクルとし、このサイクルを1000回繰り返した。
本発明の第6実施形態による配線基板の製造方法について図16を用いて説明する。図16は本実施形態による配線基板の製造方法を示す工程断面図である。なお、第1乃至第5実施形態による配線基板及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
導電性コア基材10として、0.2mmのカーボンファイバシートとポリイミド系樹脂組成物とを複合化してなるプリプレグを5枚積層して圧着して形成した厚さ1.0mmのものを用いた。カーボンファイバシートを包容するポリイミド系樹脂組成物には、組成物全体の10重量%のアルミナフィラーと、組成物全体の10重量%のシリカフィラーとを混合した。アルミナフィラーとしては、平均粒径7μm以下、熱膨張率7ppm/Kのものを用いた。シリカフィラーとしては、平均粒径3μm以下、熱膨張率3ppm/Kのものを用いた。このような材料により構成された導電性コア基材10は、温度範囲25〜200℃において、面広がり方向の平均熱膨張率が2ppm/K、厚さ方向の平均熱膨張率が80ppm/Kであった。このような導電性コア基材10に、直径0.5mmのスルーホール12を約1000個形成した。また、絶縁層14は、電着法により、次のようにして形成した。まず、ステンレス製の容器に満たされたポリイミド電着液中に、導電性コア基材10を浸漬した。ここで、導電性コア基材10には、その側端面のカーボンファイバが露出した部分を結線して直流電源を接続した。導電性コア基材10をポリイミド電着液に浸漬した状態で、直流電源を用いて、定電流法により50mA、5クーロンの条件で180秒間の通電を行い、ポリイミドを導電性コア基材10にポリイミドを被着させた。この後、ポリイミドが被着した導電性コア基材10に対して、90℃、30分間の乾燥処理、及び180℃、30分間の乾燥処理を順次段階的に行った。こうして、電着法により、平均膜厚15μmのポリイミド膜よりなる絶縁層14を形成した。
比較例として、絶縁層14を形成せずに、スルーホール12内に樹脂18を直接充填した配線基板を作製した。絶縁層14を形成しない点以外は、実施例8と同様にした。
上記の実施例8及び比較例8に対して、温度サイクル試験として、−65℃での15分間の冷却及び125℃での15分間の加熱を1サイクルとし、このサイクルを1000回繰り返した。
本発明の第7実施形態による配線基板及びその製造方法について図17乃至図20を用いて説明する。図17は本実施形態による配線基板の構造を示す断面図、図18乃至図20は本実施形態による配線基板の製造方法を示す工程断面図である。なお、第1乃至第6実施形態による配線基板及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
導電性コア基材10として、0.2mmのカーボンファイバシートとポリイミド系樹脂組成物とを複合化してなるプリプレグを5枚積層して圧着して形成した厚さ1.0mmのものを用いた。カーボンファイバシートを包容するポリイミド系樹脂組成物には、組成物全体の10重量%のアルミナフィラーと、組成物全体の10重量%のシリカフィラーとを混合した。アルミナフィラーとしては、平均粒径7μm以下、熱膨張率7ppm/Kのものを用いた。シリカフィラーとしては、平均粒径3μm以下、熱膨張率3ppm/Kのものを用いた。このような材料により構成された導電性コア基材10は、温度範囲25〜200℃において、面広がり方向の平均熱膨張率が2ppm/K、厚さ方向の平均熱膨張率が80ppm/Kであった。このような導電性コア基材10に、直径0.5mmのスルーホール12を約1000個形成した。また、絶縁層14は、蒸着法により、次のようにして形成した。まず、蒸着装置の蒸着室内の成膜ステージ上に、スルーホール12が形成された導電性コア基材10を設置した。一方、蒸着装置の熱分解室において、原材料のダイマーであるジパラキシリレン20gを、510℃、25mTorrの条件下で熱分解し、ジラジカルパラキシリレンを生成した。続いて、生成したジラジカルパラキシリレンを蒸着室内に導入し、基板温度25℃、蒸着室内圧力30mTorrの条件下で蒸着を行った。蒸着時間は6時間とした。こうして、蒸着法により、平均膜厚20μmのポリパラキシリレン膜よりなる絶縁層14を形成した。
比較例として、絶縁層14を形成せずに、スルーホール12内に樹脂18を直接充填した配線基板を作製した。絶縁層14を形成しない点以外は、実施例9と同様にした。
上記の実施例9及び比較例9に対して、温度サイクル試験として、−65℃での15分間の冷却及び125℃での15分間の加熱を1サイクルとし、このサイクルを1000回繰り返した。
本発明の第8実施形態による配線基板及びその製造方法について図21を用いて説明する。図21は本実施形態による配線基板の製造方法を示す工程断面図である。
導電性コア基材10として、0.2mmのカーボンファイバシートとポリイミド系樹脂組成物とを複合化してなるプリプレグを5枚積層して圧着して形成した厚さ1.0mmのものを用いた。カーボンファイバシートを包容するポリイミド系樹脂組成物には、組成物全体の10重量%のアルミナフィラーと、組成物全体の10重量%のシリカフィラーとを混合した。アルミナフィラーとしては、平均粒径7μm以下、熱膨張率7ppm/Kのものを用いた。シリカフィラーとしては、平均粒径3μm以下、熱膨張率3ppm/Kのものを用いた。このような材料により構成された導電性コア基材10は、温度範囲25〜200℃において、面広がり方向の平均熱膨張率が2ppm/K、厚さ方向の平均熱膨張率が80ppm/Kであった。このような導電性コア基材10に、直径0.5mmのスルーホール12を約1000個形成した。また、絶縁層14は、電着法により、次のようにして形成した。まず、ステンレス製の容器に満たされたポリイミド電着液中に、導電性コア基材10を浸漬した。ここで、導電性コア基材10には、その側端面のカーボンファイバが露出した部分を結線して直流電源を接続した。導電性コア基材10をポリイミド電着液に浸漬した状態で、直流電源を用いて、定電圧法により100V、10クーロンの条件で120秒間の通電を行い、ポリイミドを導電性コア基材10にポリイミドを被着させた。この後、ポリイミドが被着した導電性コア基材10に対して、90℃、30分間の乾燥処理、及び180℃、30分間の乾燥処理を順次段階的に行った。こうして、電着法により、平均膜厚20μmのポリイミド膜よりなる絶縁層14を形成した。
比較例として、絶縁層14を形成せずに、スルーホール12内に樹脂18を直接充填した配線基板を作製した。絶縁層14を形成しない点以外は、実施例10と同様にした。 (評価結果)
上記の実施例10及び比較例10に対して、温度サイクル試験として、−65℃での15分間の冷却及び125℃での15分間の加熱を1サイクルとし、このサイクルを1000回繰り返した。
本発明は上記実施形態に限らず種々の変形が可能である。
スルーホールが形成された平板状の導電性コア基材と、
前記導電性コア基材の表面及び前記スルーホールの内壁面に形成された第1の絶縁層と、
前記第1の絶縁層が形成された前記導電性コア基材の前記表面上に形成された第1の配線と、
前記第1の絶縁層が形成された前記スルーホール内に形成され、前記第1の配線に電気的に接続された第2の配線と、
前記第1の絶縁層と前記第2の配線との間に形成された第2の絶縁層と
を有することを特徴とする配線基板。
付記1記載の配線基板において、
前記スルーホールの前記内壁面と前記第1の絶縁層との間に形成された金属層を更に有する
ことを特徴とする配線基板。
スルーホールが形成された平板状の導電性コア基材と、
前記導電性コア基材の表面及び前記スルーホールの内壁面に形成された第1の絶縁層と、
前記第1の絶縁層が形成された前記導電性コア基材の前記表面上に形成された第1の配線と、
前記第1の絶縁層が形成された前記スルーホール内に形成され、前記第1の配線に電気的に接続された第2の配線と、
前記スルーホールの前記内壁面と前記第1の絶縁層との間に形成された第2の絶縁層と
を有することを特徴とする配線基板。
付記3記載の配線基板において、
前記第2の絶縁層と前記第1の絶縁層との間に形成された金属層を更に有する
ことを特徴とする配線基板。
付記1乃至4のいずれかに記載の配線基板において、
前記導電性コア基材は、カーボンファイバを含有する樹脂基板である
ことを特徴とする配線基板。
付記1乃至5のいずれかに記載の配線基板において、
前記導電性コア基材は、金属基板である
ことを特徴とする配線基板。
付記1乃至6のいずれかに記載の配線基板において、
前記第1の絶縁層は、ポリパラキシリレン系樹脂よりなる
ことを特徴とする配線基板。
付記1乃至7のいずれかに記載の配線基板において、
前記第1の絶縁層は、ポリイミド系樹脂よりなる
ことを特徴とする配線基板。
付記1乃至8のいずれかに記載の配線基板において、
前記スルーホールの前記内壁面には、バリが形成されており、
前記第1の絶縁層は、前記バリを被覆するように形成されている
ことを特徴とする配線基板。
平板状の導電性コア基材に、第1のスルーホールを形成する工程と、
前記導電性コア基材の表面及び前記第1のスルーホールの内壁面に、絶縁層を形成する工程と、
前記絶縁層が形成された前記第1のスルーホール内に絶縁材を充填する工程と、
前記絶縁材に、第2のスルーホールを形成する工程と、
前記絶縁層が形成された前記導電性コア基材の前記表面上に第1の配線を形成し、前記第2のスルーホール内に、前記第1の配線に電気的に接続された第2の配線を形成する工程と
を有することを特徴とする配線基板の製造方法。
付記10記載の配線基板の製造方法において、
前記第1のスルーホールを形成する工程の後、前記絶縁層を形成する工程の前に、前記第1のスルーホールの前記内壁面に金属層を形成する工程を更に有する
ことを特徴とする配線基板の製造方法。
平板状の導電性コア基材に、第1のスルーホールを形成する工程と、
前記第1のスルーホール内に絶縁材を充填する工程と、
前記絶縁材に、第2のスルーホールを形成する工程と、
前記導電性コア基材の表面及び前記第2のスルーホールの内壁面に絶縁層を形成する工程と、
前記絶縁層が形成された前記導電性コア基材の前記表面に第1の配線を形成し、前記絶縁層が形成された前記第2のスルーホール内に、前記第1の配線に電気的に接続された第2の配線を形成する工程と
を有することを特徴とする配線基板の製造方法。
付記12記載の配線基板の製造方法において、
前記第2のスルーホールを形成する工程の後、前記絶縁層を形成する工程の前に、前記第2のスルーホールの前記内壁面に金属層を形成する工程を更に有する
ことを特徴とする配線基板の製造方法。
付記10乃至13のいずれかに記載の配線基板の製造方法において、
前記絶縁層を形成する工程では、蒸着法により樹脂よりなる前記絶縁層を形成する
ことを特徴とする配線基板の製造方法。
付記10乃至13のいずれか1項に記載の配線基板の製造方法において、
前記絶縁層を形成する工程では、電着法により樹脂よりなる前記絶縁層を形成する
ことを特徴とする配線基板の製造方法。
付記11又は13記載の配線基板の製造方法において、
前記金属層を形成する工程では、めっき法により前記金属層を形成する
ことを特徴とする配線基板の製造方法。
12…スルーホール
14…絶縁層
16…バリ
18…樹脂
20…スルーホール
22a、22b、22c、22d…配線
24…銅膜
26…銅膜
28…レジスト層
30…開口部
34…カーボンファイバ
36…ボイド
38…金属塊
40…金属層
42…凹部
Claims (6)
- カーボンファイバを含有する樹脂基板よりなり、スルーホールが形成された平板状の導電性コア基材と、
前記導電性コア基材の表面及び前記スルーホールの内壁面に形成された第1の絶縁層と、
前記スルーホールの前記内壁面と前記第1の絶縁層との間に、前記スルーホールの前記内壁面に露出した前記導電性コア基材のバリを被覆するように形成された金属層と、
前記第1の絶縁層が形成された前記導電性コア基材の前記表面上に形成された第1の配線と、
前記第1の絶縁層が形成された前記スルーホール内に形成され、前記第1の配線に電気的に接続された第2の配線と、
前記第1の絶縁層と前記第2の配線との間に形成された第2の絶縁層と
を有することを特徴とする配線基板。 - スルーホールが形成された平板状の導電性コア基材と、
前記導電性コア基材の表面及び前記スルーホールの内壁面に形成された第1の絶縁層と、
前記第1の絶縁層が形成された前記導電性コア基材の前記表面上に形成された第1の配線と、
前記第1の絶縁層が形成された前記スルーホール内に形成され、前記第1の配線に電気的に接続された第2の配線と、
前記スルーホールの前記内壁面と前記第1の絶縁層との間に形成された第2の絶縁層と、
前記第2の絶縁層と前記第1の絶縁層との間に形成され、前記第2の絶縁層の表面に露出した前記導電性コア基材のバリを被覆するように形成された金属層と
を有することを特徴とする配線基板。 - カーボンファイバを含有する樹脂基板よりなる平板状の導電性コア基材に、第1のスルーホールを形成する工程と、
前記第1のスルーホールの内壁面に、前記第1のスルーホールの前記内壁面に露出した前記導電性コア基材のバリを被覆するように金属層を形成する工程と、
前記導電性コア基材の表面及び前記金属層が形成された前記第1のスルーホールの前記内壁面に、絶縁層を形成する工程と、
前記絶縁層が形成された前記第1のスルーホール内に絶縁材を充填する工程と、
前記絶縁材に、第2のスルーホールを形成する工程と、
前記絶縁層が形成された前記導電性コア基材の前記表面上に第1の配線を形成し、前記第2のスルーホール内に、前記第1の配線に電気的に接続された第2の配線を形成する工程と
を有することを特徴とする配線基板の製造方法。 - 平板状の導電性コア基材に、第1のスルーホールを形成する工程と、
前記第1のスルーホール内に絶縁材を充填する工程と、
前記絶縁材に、第2のスルーホールを形成する工程と、
前記第2のスルーホールの内壁面に、前記第2のスルーホールの前記内壁面に露出した前記導電性コア基材のバリを被覆するように金属層を形成する工程と、
前記導電性コア基材の表面及び前記金属層が形成された前記第2のスルーホールの前記内壁面に絶縁層を形成する工程と、
前記絶縁層が形成された前記導電性コア基材の前記表面に第1の配線を形成し、前記絶縁層が形成された前記第2のスルーホール内に、前記第1の配線に電気的に接続された第2の配線を形成する工程と
を有することを特徴とする配線基板の製造方法。 - 請求項3又は4記載の配線基板の製造方法において、
前記絶縁層を形成する工程では、蒸着法により樹脂よりなる前記絶縁層を形成する
ことを特徴とする配線基板の製造方法。 - 請求項3乃至5のいずれか1項に記載の配線基板の製造方法において、
前記絶縁層を形成する工程では、電着法により樹脂よりなる前記絶縁層を形成する
ことを特徴とする配線基板の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005033274A JP4776247B2 (ja) | 2005-02-09 | 2005-02-09 | 配線基板及びその製造方法 |
US11/138,467 US7246435B2 (en) | 2005-02-09 | 2005-05-27 | Wiring board and method for fabricating the same |
US11/812,124 US7420130B2 (en) | 2005-02-09 | 2007-06-15 | Wiring board and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005033274A JP4776247B2 (ja) | 2005-02-09 | 2005-02-09 | 配線基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006222216A JP2006222216A (ja) | 2006-08-24 |
JP4776247B2 true JP4776247B2 (ja) | 2011-09-21 |
Family
ID=36778779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005033274A Expired - Fee Related JP4776247B2 (ja) | 2005-02-09 | 2005-02-09 | 配線基板及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7246435B2 (ja) |
JP (1) | JP4776247B2 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7871933B2 (en) * | 2005-12-01 | 2011-01-18 | International Business Machines Corporation | Combined stepper and deposition tool |
KR100675012B1 (ko) * | 2006-02-06 | 2007-01-29 | 삼성전자주식회사 | 강화된 구리 도금막을 포함하는 pcb 및 그 제조 방법 |
TWI295911B (en) * | 2006-06-08 | 2008-04-11 | Advanced Semiconductor Eng | Manufacturing method of circuit board |
JP4816343B2 (ja) * | 2006-09-05 | 2011-11-16 | 三菱電機株式会社 | 高放熱基板及びその製造方法 |
US8148647B2 (en) | 2006-08-23 | 2012-04-03 | Mitsubishi Electric Corporation | Printed circuit board and method of manufacturing the same |
KR100966194B1 (ko) * | 2006-09-26 | 2010-06-25 | 가부시끼가이샤 도시바 | 초음파 탐촉자 |
JP5214139B2 (ja) * | 2006-12-04 | 2013-06-19 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
US20080302564A1 (en) * | 2007-06-11 | 2008-12-11 | Ppg Industries Ohio, Inc. | Circuit assembly including a metal core substrate and process for preparing the same |
US8035983B2 (en) * | 2007-07-17 | 2011-10-11 | Ibiden Co., Ltd. | Wiring board and method of manufacturing wiring board |
JP2009099624A (ja) | 2007-10-12 | 2009-05-07 | Fujitsu Ltd | 配線基板およびその製造方法 |
JP2009099620A (ja) * | 2007-10-12 | 2009-05-07 | Fujitsu Ltd | コア基板およびその製造方法 |
JP5125389B2 (ja) | 2007-10-12 | 2013-01-23 | 富士通株式会社 | 基板の製造方法 |
JP2009099621A (ja) * | 2007-10-12 | 2009-05-07 | Fujitsu Ltd | 基板の製造方法 |
US8134085B2 (en) * | 2007-10-29 | 2012-03-13 | Mitsubishi Electric Corporation | Printed interconnection board having a core including carbon fiber reinforced plastic |
JP5076196B2 (ja) * | 2007-10-29 | 2012-11-21 | 三菱電機株式会社 | プリント配線板およびその製造方法 |
JP5125470B2 (ja) * | 2007-12-13 | 2013-01-23 | 富士通株式会社 | 配線基板及びその製造方法 |
JP5138459B2 (ja) * | 2008-05-15 | 2013-02-06 | 新光電気工業株式会社 | 配線基板の製造方法 |
JP5104650B2 (ja) * | 2008-08-21 | 2012-12-19 | 富士通株式会社 | 配線基板の製造方法、配線基板 |
DE112009003811B4 (de) | 2008-12-25 | 2017-04-06 | Mitsubishi Electric Corporation | Verfahren zum Herstellen einer Leiterplatine |
US8431833B2 (en) * | 2008-12-29 | 2013-04-30 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
KR101018109B1 (ko) * | 2009-08-24 | 2011-02-25 | 삼성전기주식회사 | 다층 배선 기판 및 그의 제조방법 |
EP2543065A4 (en) * | 2010-03-03 | 2018-01-24 | Georgia Tech Research Corporation | Through-package-via (tpv) structures on inorganic interposer and methods for fabricating same |
JP2012174874A (ja) * | 2011-02-21 | 2012-09-10 | Fujitsu Ltd | プリント配線板の製造方法及びプリント配線板 |
JP2012191155A (ja) * | 2011-02-22 | 2012-10-04 | Yazaki Corp | 配線板、および、その製造方法 |
US8569631B2 (en) * | 2011-05-05 | 2013-10-29 | Tangitek, Llc | Noise dampening energy efficient circuit board and method for constructing and using same |
JP2012060162A (ja) * | 2011-12-08 | 2012-03-22 | Mitsubishi Electric Corp | プリント配線板及びプリント配線板の製造方法 |
EP2689919B1 (en) * | 2012-07-24 | 2020-04-08 | Airbus Operations GmbH | Process for selective isolation of CFRP parts by electrodeposition coatings |
KR101474642B1 (ko) * | 2013-05-23 | 2014-12-17 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판 제조 방법 |
JP7221601B2 (ja) * | 2018-06-11 | 2023-02-14 | 新光電気工業株式会社 | 配線基板、配線基板の製造方法 |
CN109275261A (zh) * | 2018-10-18 | 2019-01-25 | 杭州嘉楠耘智信息科技有限公司 | 一种金属基覆铜电路板以及包括该电路板的计算设备 |
CN114390773A (zh) * | 2021-12-30 | 2022-04-22 | 江苏迪飞达电子有限公司 | 一种双面铝基板以及其加工工艺 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3294576A (en) * | 1963-01-14 | 1966-12-27 | First Safe Deposit Nat Bank Of | Method of producing printed circuit structures |
US3934334A (en) * | 1974-04-15 | 1976-01-27 | Texas Instruments Incorporated | Method of fabricating metal printed wiring boards |
US3934335A (en) * | 1974-10-16 | 1976-01-27 | Texas Instruments Incorporated | Multilayer printed circuit board |
JPS5335163A (en) * | 1976-09-14 | 1978-04-01 | Hitachi Chemical Co Ltd | Method of producing printed circuit board substrate having through hole from metallic material |
JPS63248198A (ja) * | 1987-04-02 | 1988-10-14 | 株式会社アルメック | プリント回路基板の製造方法 |
JPH01165672U (ja) * | 1988-05-12 | 1989-11-20 | ||
JPH04348595A (ja) * | 1991-05-27 | 1992-12-03 | Hitachi Ltd | 多層印刷回路基板の修復方法 |
US5153986A (en) * | 1991-07-17 | 1992-10-13 | International Business Machines | Method for fabricating metal core layers for a multi-layer circuit board |
US5231751A (en) * | 1991-10-29 | 1993-08-03 | International Business Machines Corporation | Process for thin film interconnect |
JP2000133942A (ja) | 1998-10-28 | 2000-05-12 | Hitachi Ltd | 多層プリント配線板 |
JP2000236167A (ja) | 1998-12-16 | 2000-08-29 | Dainippon Printing Co Ltd | 配線板とその製造方法および配線板の製造に用いる転写用原版 |
JP3873535B2 (ja) * | 1999-08-23 | 2007-01-24 | 松下電工株式会社 | 回路基板 |
JP2002084072A (ja) | 2000-09-06 | 2002-03-22 | Dainippon Printing Co Ltd | 電子部品およびその製造法 |
JP2002100869A (ja) | 2000-09-22 | 2002-04-05 | Meiko:Kk | 回路基板、それを用いた多層回路基板、およびそれらの製造方法 |
JP3822549B2 (ja) * | 2002-09-26 | 2006-09-20 | 富士通株式会社 | 配線基板 |
JP4341300B2 (ja) * | 2003-05-26 | 2009-10-07 | 富士通株式会社 | プリント基板の製造方法 |
JP4430976B2 (ja) * | 2004-05-10 | 2010-03-10 | 富士通株式会社 | 配線基板及びその製造方法 |
-
2005
- 2005-02-09 JP JP2005033274A patent/JP4776247B2/ja not_active Expired - Fee Related
- 2005-05-27 US US11/138,467 patent/US7246435B2/en active Active
-
2007
- 2007-06-15 US US11/812,124 patent/US7420130B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070240901A1 (en) | 2007-10-18 |
US7246435B2 (en) | 2007-07-24 |
JP2006222216A (ja) | 2006-08-24 |
US7420130B2 (en) | 2008-09-02 |
US20060175084A1 (en) | 2006-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4776247B2 (ja) | 配線基板及びその製造方法 | |
US7002080B2 (en) | Multilayer wiring board | |
US8222539B2 (en) | Wiring board and method for manufacturing the same | |
US20100224397A1 (en) | Wiring board and method for manufacturing the same | |
JP2018504776A (ja) | プリント回路基板のための高速インターコネクト | |
JP4726546B2 (ja) | 配線基板の製造方法 | |
JP2010157709A (ja) | プリント配線板及びその製造方法 | |
KR20150119246A (ko) | 배선 기판 및 이것을 사용한 실장 구조체 | |
JP5221887B2 (ja) | 配線基盤の製造方法 | |
US8525041B2 (en) | Multilayer wiring board and method for manufacturing the same | |
KR100704920B1 (ko) | 범프기판을 이용한 인쇄회로기판 및 제조방법 | |
TW201444440A (zh) | 配線基板及其製造方法 | |
TWI595811B (zh) | 印刷電路板及其製造方法 | |
JP2004111945A (ja) | 配線基板及びその製造方法 | |
JP2004207338A (ja) | 配線基板 | |
KR100658437B1 (ko) | 범프기판를 이용한 인쇄회로기판 및 제조방법 | |
JP2003174257A (ja) | 配線板及びその製造方法、半導体搭載用基板及びその製造方法、半導体パッケージ及びその製造方法 | |
JP2011176111A (ja) | 配線基板 | |
JP2014222733A (ja) | プリント配線板およびその製造方法 | |
JP4029005B2 (ja) | 配線基板の製造方法 | |
JP4492071B2 (ja) | 配線基板の製造方法 | |
KR20090070117A (ko) | 아노다이징을 이용한 금속 기판 및 이의 제조방법 | |
JPH1174641A (ja) | 多層配線基板 | |
JP2003249765A (ja) | 多層配線基板 | |
KR100468195B1 (ko) | 다층 인쇄 회로 기판을 제조하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100813 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110509 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110628 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4776247 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |