JP2009099620A - コア基板およびその製造方法 - Google Patents

コア基板およびその製造方法 Download PDF

Info

Publication number
JP2009099620A
JP2009099620A JP2007267157A JP2007267157A JP2009099620A JP 2009099620 A JP2009099620 A JP 2009099620A JP 2007267157 A JP2007267157 A JP 2007267157A JP 2007267157 A JP2007267157 A JP 2007267157A JP 2009099620 A JP2009099620 A JP 2009099620A
Authority
JP
Japan
Prior art keywords
substrate
hole
core
layer
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007267157A
Other languages
English (en)
Inventor
Kenji Iida
憲司 飯田
Tomoyuki Abe
知行 阿部
Yasutomo Maehara
靖友 前原
Shin Hirano
伸 平野
Takashi Nakagawa
隆 中川
Hideaki Yoshimura
英明 吉村
Seigo Yamawaki
清吾 山脇
Tokuichi Ozaki
徳一 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007267157A priority Critical patent/JP2009099620A/ja
Priority to US12/170,963 priority patent/US8035037B2/en
Priority to KR1020080075355A priority patent/KR101003341B1/ko
Priority to CN2008101454044A priority patent/CN101409986B/zh
Publication of JP2009099620A publication Critical patent/JP2009099620A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/0281Conductive fibers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178Means for venting or for letting gases escape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】導電性を有するコア部を備えるコア基板において導通スルーホールとコア部との電気的短絡を防止して確実に配線基板を製造する方法を提供する。
【解決手段】導通性を有するコア部10に下孔18を形成する工程と、該下孔18が形成された基板にめっきを施し、前記下孔18の内壁面と該基板の表面にめっき層19を被着形成する工程と、前記めっき層19が被着形成された基板の表面にガス抜き穴140を形成する工程と、該ガス抜き穴140が形成された基板の前記下孔18に絶縁材20を充填する工程とを備えることを特徴とする。
【選択図】図6

Description

本発明は導電性を有するコア部を備えたコア基板およびその製造方法に関し、より詳細には製造工程における加熱処理等の際に基板から発生するガスによって基板に被着された導体層が膨れるといった問題を解消することができるコア基板の構成およびその製造方法、並びにこのコア基板を用いた配線基板の製造方法に関する。
半導体素子を搭載する配線基板や半導体ウエハの検査に使用される試験用基板には、カーボンファイバ強化プラスチック(CFRP)をコア基板に備えている製品がある。このカーボンファイバ強化プラスチックを備えたコア基板は、従来のガラスエポキシ基板からなるコア基板と比較して低熱膨張率であり、基板の熱膨張係数を基板に搭載される半導体素子の熱膨張係数にマッチングさせることができ、半導体素子と配線基板との間に生じる熱応力を回避することができるという利点を有する。
配線基板はコア基板の両面に配線層を積層して形成され、コア基板には、その両面に積層される配線層と電気的導通をとるための導通スルーホールPTH(Plated through hole)が形成される。この導通スルーホールは、基板に貫通孔を形成し、めっきにより貫通孔の内壁面に導通部(めっき層)を形成することによって形成される。
ところで、カーボンファイバ強化プラスチックのような導電性を有するコア部を備えるコア基板の場合には、単に基板に貫通孔を形成して貫通孔の内壁面にめっきを施すと、導通スルーホールとコア部とが電気的に短絡してしまう。このため、導電性を有するコア部を備えるコア基板に導通スルーホールを形成する際には、コア基板に導通スルーホールよりも大径の下孔を貫設し、下孔に絶縁性を有する樹脂を充填した後、下孔に導通スルーホールを貫通させて、導通スルーホールとコア部とが電気的に短絡しないようにしている(特許文献1、2参照)。
再表2004/064467号公報 特開2006−222216号公報 特開2004−87989号公報 特開2005−136347号公報
しかしながら、コア基板に設ける下孔をドリル加工によって形成したような場合には、下孔の内壁面にバリが生じ、下孔に貫通させた導通スルーホールとコア部とが電気的に導通するおそれがある。このため、たとえば特許文献2においては、下孔の内壁面を絶縁層によって被覆し、導通スルーホールと導電性を備えるコア部とが電気的に短絡しないようにする方法がとられている。しかしながら、粗面となった下孔の内壁面を確実に絶縁層によって被覆することは必ずしも容易ではない。
また、配線基板の製造工程においては、配線層を積層して形成するために、プリプレグと配線シートとを重ね合わせ、加圧および加熱して一体の積層構造に配線層を形成するといった方法が行われる。このような製造工程においては、加熱工程の際に絶縁材から分解性のガスが生じたり、基板が吸湿した水分か加熱されて水蒸気が発生するという問題が生じ、基板の内層からガスを排出する工夫がなされている(特許文献3、4参照)。
製造工程中で基板の内部で発生するガスの問題は、導通スルーホールを貫通させる下孔を有する基板においては、製造工程によっては、コア部と導通スルーホールとが電気的に導通する原因になることがあり、解決しなければならない問題となる。
本発明は、配線基板の製造工程、とくに導電性を有するコア部を備える基板において導通スルーホールとコア部との電気的短絡を防止し、確実に配線基板を製造することができるコア基板の構造およびコア基板の製造方法、並びに配線基板の製造方法を提供することを目的とする。
本発明は、上記目的を達成するため次の構成を備える。
すなわち、導通スルーホールが貫通する下孔が設けられた、導電性を有するコア部と、前記下孔の内壁面と前記コア部の表面に被着形成された導体層と、前記コア部の表面に被着形成された導体層を開口して設けられたガス抜き穴と、前記下孔の内壁面と前記導通スルーホールの外周面との間に充填された絶縁材と、前記コア部の両面に積層して形成された配線層とを備えることを特徴とする。
また、前記コア部の両面に、絶縁層を介して銅箔が被着形成され、前記下孔は、該銅箔が被着した基板を貫通して設けられ、前記導体層は、前記下孔の内壁面と前記基板の表面に被着した銅箔の表面を被覆し、前記ガス抜き穴は、前記基板の表面に被着した銅箔と導体層とを開口して設けられていることを特徴とする。
また、前記下孔の内壁面を被覆する導体層に積層して絶縁被膜が被着形成されている構成とすることによって、導電性を有するコア部と導通スルーホールとの電気的短絡を確実に防止することができる。
前記ガス抜き穴は、前記下穴の開口縁の近傍に配置されていることにより、コア基板の製造工程においてコア部あるいは基板から発生するガス、あるいは基板に吸湿された水分から発生する水蒸気を効率的に排出することができ、下孔の内壁面でめっき層が膨れるといった障害を回避することができる。
また、前記コア部は、カーボンファイバを含有するプリプレグを複数枚積層し、加圧・加熱して平板体に形成されたカーボンファイバ強化プラスチックからなることにより、配線基板に搭載される半導体素子との熱膨張係数をマッチングさせることができ、信頼性の高い配線基板として提供することができる。
また、コア基板の製造方法として、導電性を有するコア部に下孔を形成する工程と、
該下孔が形成された基板にめっきを施し、前記下孔の内壁面と該基板の表面にめっき層を被着形成する工程と、前記めっき層が被着形成された基板の表面に被着する導体層をエッチングしてガス抜き穴を形成する工程と、該ガス抜き穴が形成された基板の前記下孔に絶縁材を充填する工程とを備えることを特徴とする。基板の表面を被覆する導体層をエッチングしてガス抜き穴を形成することによって、下孔に絶縁材としての樹脂を充填し、加熱して樹脂を熱硬化させる際に、下孔の内壁面を被覆するめっき層が膨れたりすることを防止することができる。
また、前記下孔の内壁面と基板の表面にめっき層を被着形成する工程に続いて、前記めっき層を電源供給層とする電着法により、前記めっき層に積層して絶縁被膜を被着させる工程を備えることにより、導電性を有するコア部と導通スルーホールとの電気的短絡をさらに確実に防止することができる。
また、前記基板の下孔に絶縁材を充填する工程に続いて、前記基板の表面に被着する導体層を所定パターンにエッチングする工程を備えることにより、基板の表面に被着された導体層を任意パターンに形成した後、基板に配線層を積層してコア基板とすることができる。
また、前記下孔に絶縁材を充填する工程に続いて、基板の両面に基板と一体に配線層を形成する工程を備え、該配線層が一体形成された基板に、前記下孔内を貫通する貫通孔を形成し、貫通孔の内壁面にめっき層を被着形成して前記導通スルーホールを形成することによってコア基板を製造することができる。
また、前記コア基板の製造方法により形成したコア基板に配線層を積層して多層配線基板を形成することができる。
本発明に係るコア基板およびその製造方法によれば、導通スルーホールが貫通する下孔の内壁面をめっき層によって被覆したことにより、導通スルーホールとコア部との電気的短絡を防止することができる。また、基板にガス抜き穴を設けたことで、下孔に樹脂を充填したり、コア基板の製造工程中で基板を加熱処理した際に、コア部あるいは基板からガスが発生し、あるいは基板が吸湿した水分によって水蒸気が発生した場合でも、ガス抜き穴からガスが排出され、下孔の内壁面に形成されためっき層に膨れが生じるといった問題を防止し、導通スルーホールとコア部との電気的短絡をより確実に回避することが可能になる。
(ガス抜き穴の形成工程)
以下、本発明の実施の形態として、カーボンファイバ強化プラスチックからなる、導電性を有するコア部を備えたコア基板の製造方法について説明する。
図1、2は、コア基板の導通スルーホールを貫通させる下孔を基板に形成し、ガス抜き孔を形成して下孔に絶縁材を充填するまでの工程を示す。
図1(a)は、カーボンファイバ強化プラスチックからなるコア部10の両面にプリプレグ12を介して銅箔14を接合し、平板体に形成した基板16を示す。コア部10は、カーボンクロスにエポキシ樹脂などの高分子材料を含浸させたプリプレグを4枚積層し、加熱および加圧して一体形成される。なお、コア部10を構成するカーボンファイバを含むプリプレグの積層数は任意に選択できる。
本実施形態では、長繊維カーボンファイバからなるカーボンファイバクロスを使用してコア部10を形成したが、カーボンファイバクロスの他に、カーボンファイバ不織布、カーボンファイバメッシュ等が使用できる。カーボンファイバの熱膨張係数は約0ppm/℃であり、カーボンファイバ強化プラスチックにおけるカーボンファイバの含有率、カーボンファイバに含浸させる樹脂、樹脂に混入させるフィラーの材料を選択することによってコア部10の熱膨張係数を調節することができる。本実施形態のコア部10の熱膨張係数は1ppm/℃程度である。
また、カーボンファイバ強化プラスチックからなるコア部10を備えるコア基板全体の熱膨張係数は、コア基板を構成する配線層、配線層間に介在させる絶縁層の熱膨張係数を選択することによって調節することができる。また、コア基板の両面にビルドアップ法等によって配線層を積層して形成される配線基板の熱膨張係数は、コア基板とその両面に形成される配線層(ビルドアップ層)の熱膨張係数を選択することによって調節することができる。半導体素子の熱膨張係数は約3.5ppm/℃である。配線基板の熱膨張係数をこれに搭載する半導体素子の熱膨張係数にマッチングさせることは容易に可能である。
図1(b)は、基板16に下孔18をあけた状態である。下孔18はドリル加工によって基板16を厚さ方向に貫通するように形成する。下孔18は後工程で形成する導通スルーホールの貫通孔よりも大径に形成する。本実施形態では、下孔18の孔径を0.8mmとし、導通スルーホールの孔径を0.35mmとした。下孔18はコア基板に形成する導通スルーホールの各々の平面配置位置に合わせて形成する。
下孔18をドリル加工によってあけると、ドリルの磨耗等によって下孔18の内壁面にばりが生じ、内壁面が粗面(凹凸面)になり、内壁面にコア部10の切粉11が付着して残留することがある。
カーボンファイバ強化プラスチックからなるコア部10の場合は、カーボンの切粉11が下孔18の内壁面に付着して残留し、この切粉11は導電性を有することから、切粉11が下孔18に充填される樹脂20に混入すると、絶縁材としての樹脂20の絶縁性が阻害され、導通スルーホールとコア部10とが電気的に短絡するという障害が生じる。
本実施形態においては、導通スルーホールとコア部10とが短絡しないように、基板16に下孔18をあけた後、基板16に無電解銅めっきおよび電解銅めっきをこの順に施し、下孔18の内壁面をめっき層19によって被覆する工程を採用する。基板16に無電解銅めっきを施すことによって、下孔18の内面の全面と、基板16の表裏面の全面に無電解銅めっき層が形成される。この無電解銅めっき層をめっき給電層として電解銅めっきを施すことにより、下孔18の内面と、基板16の両面にめっき層19を形成することができる。無電解銅めっき層の厚さは0.5μm程度、電解銅めっき層の厚さは10〜20μm程度である。
このように、下孔18の内壁面をめっき層19によって被覆すると、下孔18の内壁面が平滑面になるから、下孔18に樹脂20を充填しやすくなり、樹脂20中にボイドが発生しにくくなって、ボイド部分で導通スルーホールとコア部10とが電気的に短絡することを防止することができる。また、下孔18に内壁面に付着した切粉11がめっき層19によって遮蔽され、下孔18の内壁面から剥離しにくくなって樹脂20の絶縁性を阻害しなくなる。
ところで、下孔18に樹脂20を充填する工程では、樹脂20を熱硬化させるために加熱キュア工程を経過させるから、その際にコア部10を構成する樹脂中に含まれていた溶剤等から分解性のガスが発生し、製造工程中でコア部10に吸湿された水分が水蒸気として発生する。
加熱キュア工程で生じた分解性のガスや水蒸気は、なんらかの経路を経由してコア部10の外側に抜け出ようとするのであるが、めっき層19は、下孔18の内壁面を含む基板16の全表面を完全に被覆しているから、ガスの逃げ場がなく、下孔18の内壁面のめっき層19が膨れたり、基板16の表面の銅箔14、めっき層19が膨れるといった問題が生じる。めっき層19は下孔18の内壁面を平滑化し、下孔18の内壁面を被覆するという目的で設けているから、めっき層19に膨れが生じたりしてはその目的が達成されなくなる。
なお、基板16の下孔18の内壁面を含む表面の全体を、めっき層19あるいは銅箔14によって完全に被覆した構成は、下孔18に樹脂20を充填する工程での加熱の際に問題となるばかりでなく、基板16の両面にプリプレグを介して配線シートを加熱および加圧して配線層を形成する場合にも問題になる。
また、コア基板を形成した後工程では、コア基板の両面にビルドアップ層を形成して配線基板とする。このビルドアップ層を形成する工程においても加熱工程がある。配線基板の製造工程においては、絶縁層を介して配線層を積層構造とする際にしばしば加熱工程がある。したがって、このような加熱工程の際にコア部10あるいは基板の内層から発生するガスあるいは基板に吸湿された水分から発生する水蒸気を外部に排出させるようにすることは重要である。
本実施形態の製造工程においては、コア部10から発生する分解性のガスあるいは水蒸気を抜け出させる経路を確保するために、基板16の表面にガス抜き穴140を形成することが特徴的である。
図1(d)は基板16の表面にガス抜き穴140を形成するために、基板16の表面にドライフィルムレジスト(フォトレジスト)をラミネートし、露光および現像により、ガス抜き穴140を形成する部位を露出させたレジストパターン70を形成した状態を示す。
ガス抜き穴140は、基板16の表面を被覆する銅箔14および銅箔14に積層されためっき層19を部分的に穴あけし、コア部10の外面を被覆するプリプレグ12の表面を露出させてコア部10と外部とを連通させる経路を形成するためのものである。
ガス抜き穴140を形成する位置および大きさは適宜選択することが可能である。本実施形態においては、下孔18の内壁面でのめっき層19の膨れを避けることから、下孔18の近傍にガス抜き穴140を配置する構成としている。なお、下孔18の近傍にガス抜き穴140を配置する場合に、レジストパターン70をマスクとしてめっき層19と銅箔14とをエッチングすると、エッチング液の回り込みによってガス抜き穴140の側面が側面エッチングされるから、この側面エッチング量を考慮してガス抜き穴140を下孔18の周縁から離間させて配置する。
本実施形態では、ガス抜き穴140と下孔18の開口縁との間隔Dを300〜350μmとした。ガス抜き穴140を形成する際の側面エッチング量は、めっき層19および銅箔14の厚さ、使用するエッチング液等のエッチング条件によって異なるから、具体的にはこれらの諸条件から設定すればよい。
図2(a)は、レジストパターン70をマスクとしてめっき層19と銅箔14とをエッチングしてガス抜き穴140を形成した状態を示す。ガス抜き穴140を形成した部位では、下層のプリプレグ12の表面が露出し、コア部10と基板16の外部とがガス抜き穴140を経由して連通し、コア部10と外部とを連通させる経路が形成される。ガス抜き穴140と下孔18の開口縁との離間距離がDである。
図3は、基板16の表面にガス抜き孔140を形成した状態を基板16の平面方向から見た状態を示す。基板16を貫通する下孔18が縦横方向に所定間隔で整列配置され、ガス抜き孔140は、下孔18の周縁近傍に、十字配置として各々4つ配置されている。ガス抜き孔140の底面にはプリプレグ12の表面が露出する。基板16の表面はめっき層19である。図2(a)は図3のA−A線断面を示す。
基板16に形成する下孔18の配置は、縦横方向に整列した配置とする方法に限らず、任意の配置とすることができる。ガス抜き孔140も隣り合った下孔18の中間に複数配置することももちろん可能であり、下孔18の周囲に放射方向に配置したり、基板16の平面内で所定間隔で整列させて配置することもできる。
前述したように、下孔18の開口縁の近傍にガス抜き穴140を配置しているのは、下孔18近傍からのガス抜き作用を有効にするためである。下孔18の周囲以外に、基板16の表面に多数個のガス抜き孔140を形成すれば、コア部10からガスが抜けやすくなり、また、基板16の表面に多数の凹凸が形成されるから、基板16の表面に絶縁層を被着形成する際に、絶縁層と基板16との接合強度を増大させるといった作用効果が得られる。
図2(b)は、下孔18に絶縁材として樹脂20を充填した状態を示す。樹脂20はスクリーン印刷法あるいはメタルマスクを用いて下孔18に充填することができる。下孔18に樹脂20を充填した後、加熱キュア工程により、樹脂20を硬化させる。本実施形態では、熱硬化型のエポキシ樹脂を使用し、樹脂20を加熱キュアする工程では、160℃程度に加熱する。基板16の表面にガス抜き穴140が形成されているから、加熱工程でコア部10から発生する分解性のガスあるいは水蒸気は、ガス抜き穴140から外部に排出され、めっき層19や銅箔14が膨らむといった障害を防止することができる。
なお、下孔18に樹脂20を充填して熱硬化した後、下孔18から突出する樹脂20の端面を研磨し、樹脂20の端面を平坦化し、めっき層19の表面と樹脂20の端面とを面一に形成する。
図4は、下孔18の内壁面をめっき層19によって被覆した後、さらに下孔18の内壁面を絶縁被膜21によって被覆する工程例を示す。図4(a)は、図2(a)に示した、下孔18をめっき層19によって被覆した状態を示す。
図4(b)は、めっき層19を電源供給層とする電着法によって下孔18の内壁面と基板18の表面に被着形成された銅箔14およびめっき層19の表面に絶縁被膜21を形成した状態を示す。めっき層19は下孔18の内壁面と基板16の表面全体に被着しているから、めっき層19を電源供給層とする電着法を適用することによって、下孔18の内面の全面と基板16の表面の全面に絶縁被膜21を被着させることができる。絶縁被膜21は、一例として、エポキシ樹脂の電着液中に基板16を浸漬し、めっき層19を直流電源に接続し、定電流法によって電着することができる。
この絶縁被膜21は、下孔18と導通スルーホールとの電気的短絡をさらに確実に防止するために設けるものである。
絶縁被膜21を基板16の表面および下孔18の内壁面に被着した後、乾燥処理および加熱処理を行って絶縁被膜21を硬化させる。絶縁被膜21の厚さは10〜20μmである。
絶縁被膜21を基板16の表面および下孔18の内壁面に被着した後、乾燥処理および加熱処理を行って絶縁被膜21を硬化させる。絶縁被膜21の厚さは10〜20μmである。この絶縁被膜21を形成する工程における加熱処理の際にも、コア部10から発生したガスはガス抜き穴140から外部に排出されるから、銅箔14や絶縁被膜21を膨らませるといった問題を生じさせずに絶縁被膜21によって下孔18の内壁面を被覆することができる。
図4(c)は、絶縁被膜21によって内壁面が被覆された下孔18に、絶縁材として樹脂20を充填した状態を示す。
下孔18に樹脂20を充填した後、加熱キュアによって樹脂20を熱硬化させる際にも、基板16の表面にガス抜き穴140が設けられているから、コア部10から発生したガス、基板に吸湿された水分による水蒸気がガス抜き穴140から排出され、銅箔14、めっき層19および絶縁被膜21を膨らませるといった問題を生じさせることなく処理することができる。
下孔18に樹脂20を充填して熱硬化させた後、下孔18から突出する樹脂20の端面を研磨する。この研磨加工の際に、基板16の表面に被着する絶縁被膜21が研磨されて除去される。
下孔18の内壁面をめっき層19によって被覆するのは、粗面となった下孔18の内壁面を円滑面とし、下孔18に樹脂20を充填する際にボイドを発生させないようにして、樹脂20中に生じたボイド部分で導通スルーホールと導電性を有するコア部10とが電気的に短絡することを防止するためである。めっき層19に積層してさらに絶縁被膜21によって被覆すると、下孔18の内壁面の平滑性がさらに良好になり、樹脂20の充填性が良好になるとともに、絶縁被膜21が下孔18と導通スルーホールとの間に介在することになって、コア部10と導通スルーホールとの電気的短絡をさらに確実に防止することができる。
(コア基板の製造工程:1)
コア基板は基板16の両面に配線層を積層して形成される。
図5は、図2(b)に示した、下孔18にめっき層19を被着形成した基板16の両面に配線層を形成してコア基板とする製造工程を示す。
図5(a)は、プリプレグ40、配線シート42、プリプレグ44、銅箔46をこの順に配置した状態を示す。配線シート42は絶縁樹脂シート41の両面に配線パターン42aを形成したものである。配線シート42は、たとえばガラスクロスからなる絶縁樹脂シートの両面に銅箔を被着した両面銅張り基板の銅箔層を所定パターンにエッチングして形成される。
プリプレグ40、配線シート42、プリプレグ44、銅箔46を基板16の両面に位置合わせし、加熱下で加圧することによりプリプレグ40、44を熱硬化させ、基板16に一体に配線層48を形成する(図5(b))。プリプレグ40、44はガラスクロスに熱硬化型の樹脂材料を含浸して形成され、未硬化状態で層間に介装して加熱および加圧することにより、各層間を電気的に絶縁した状態で配線層48を一体化する。基板16の両面にガス抜き穴140を形成したことで、基板16の表面に凹凸が形成され、ガス抜き穴140が形成された部位がアンカー的に作用し、配線層48は基板16に強固に接合される。
このプリプレグ40、44を熱硬化させて配線層48を積層構造に形成する加熱工程においても、基板16の表面にガス抜き穴140を形成したことによって、コア部10等から生じたガス、あるいは基板に吸湿された水分が加熱されて生じた水蒸気はガス抜き穴140から外部に放出される。ガス抜き穴140から配線層48に抜け出たガスは、積層された絶縁層を通過して排出される。
次に、配線層48が積層された基板16に導通スルーホールを形成するための貫通孔50を形成する。貫通孔50は、ドリル加工により、下孔18と同芯に、配線層48および基板16を厚さ方向に貫通させて形成することができる(図5(c))。貫通孔50は下孔18よりも小径に形成するから、貫通孔50の樹脂20を通過する部位では、樹脂20が貫通孔50の内壁面に露出する。
図6(a)は、貫通孔50を形成した後、基板に無電解銅めっきおよび電解銅めっきを施し、貫通孔50の内面に導通スルーホール52を形成した状態を示す。無電解銅めっきにより、貫通孔50の内面および基板の表面の全面に、無電解銅めっき層が形成される。この無電解銅めっき層をめっき給電層として電解銅めっきを施すことにより、貫通孔50の内壁面の全面と基板の表面の全面にめっき層52aが被着形成される。貫通孔50の内壁面に形成されためっき層52aは基板の表裏面の配線パターンを電気的に接続する導通スルーホール52となる。
図6(a)に示す工程では、貫通孔50に樹脂54を充填し、加熱キュア工程によって樹脂54を樹脂硬化している。この加熱キュア工程においても、基板16の両面にガス抜き穴140を形成したことによって、加熱時にコア部10等から発生するガスあるいは水蒸気がガス抜き穴140から基板外に排出され、内層の銅箔14やめっき層19が膨れるといった問題を回避することができる。
図6(b)は、基板の表面に被着形成された、銅箔46とめっき層52aと、蓋めっきによって形成されためっき層55とを所定パターンにエッチングして、基板の表面に配線パターン56を形成して得られたコア基板58を示す。
コア基板58の表裏面に形成された配線パターン56は、導通スルーホール52を介して電気的に接続される。また、配線層48の内層に形成された配線パターン42aが適宜位置において導通スルーホール52に接続する。
コア基板58は、コア部10を含む基板16の両面に形成された銅箔14およびめっき層19にガス抜き穴140が形成された構成、基板16に形成した下孔18の内壁面にめっき層19が被着形成され、コア部10と導通スルーホール52との電気的絶縁性が確保された構成が特徴的である。
図7は、図4(c)に示した、下孔18の内壁面にめっき層19と絶縁被膜21とを積層した基板16を使用してコア基板58を製造した例を示す。
この場合も、図5、6に示す配線層48の形成方法とまったく同様に、基板16の両面に配線層48を積層させて一体化することによってコア基板58を形成することができる。コア基板58の両面に配線パターン56が形成され、コア基板58の両面に形成された配線パターン56は導通スルーホール52を介して電気的に接続されている。コア部10の両面に形成された銅箔14およびめっき層19にはガス抜き穴140が形成されている。
本実施形態のコア基板58では、コア部10に形成した下孔18の内壁面がめっき層19と絶縁被膜21とによって二重に積層され、下孔18の内側が絶縁被膜21であることから、下孔18に樹脂20を充填した際に、仮に樹脂20中にボイドが発生し、ボイド部分で導通スルーホール52に膨張部52bが生じたとしても、絶縁被膜21がめっき層19との間に介在することによって、導通スルーホール52とコア部10とが短絡することを確実に防止することが可能となる。
(コア基板の製造工程:2)
上述したコア基板58の製造工程においては、図2、4に示したように、基板16の両面にガス抜き孔140を形成した後、下孔18に絶縁材として樹脂20を充填し、この樹脂20を充填した基板の両面に配線層48を積層して形成した。この場合において、ガス抜き穴140については、下孔18に樹脂20を充填する工程でのみ使用し、後工程では、ガス抜き穴140が形成されている銅箔14およびめっき層19を除去して工程を進める場合もある。基板16の表面に銅箔14とめっき層19が広い範囲で被着していると、その上層に絶縁層を形成した際に、絶縁層と基板16との密着性が阻害されるおそれがあるからである。
図8は、下孔18に樹脂20を充填し、ガス抜き穴140を除去した後、コア基板の製造工程へ進める製造例を示す。
図8(a)は、下孔18に樹脂20を充填した後、基板16の両面にフォトレジストをラミネートし、露光および現像してレジストパターン72を形成した状態を示す。レジストパターン72は、下孔18の外周縁に沿って、所定幅で被覆するように形成する。
図8(b)は、レジストパターン72をマスクとして基板16の表面に露出する銅箔14およびめっき層19をエッチングにより除去した状態を示す。下孔18の外周縁に沿ってリング状のランド142が被着形成されて残る。
レジストパターン72をパターニングする際には、基板16の両面にガス抜き穴140を形成した工程と同様に、銅箔14およびめっき層19をエッチングする際の側面エッチング量を考慮して、下孔18の外周縁に沿って残すレジストのパターン幅を設定する。
図8(c)は、上述した方法によって形成した基板16の両面に配線層48を一体に積層して形成した状態を示す。
配線層48は、図5に示した方法と同様に、プリプレグ40、配線シート42、プリプレグ44、銅箔46をこの順に積層配置し、加熱および加圧して基板16に一体に接合して形成する。基板16の表面には、下孔18の外周縁に沿ってランド142が被着形成されているのみであるから、基板16のコア部10から発生する分解性のガスあるいは基板に吸湿された水分によって生じる水蒸気を外部に排出する経路は十分に確保される。
図9は、基板16の両面に配線層48を形成した後、下孔18を貫通する導通スルーホール52を形成して得られたコア基板58を示す。下孔18を配置した位置で基板を厚さ方向に貫通するように貫通孔50を設け、無電解銅めっきおよび電解銅めっきにより、貫通孔50の内壁面にめっき層52aを被着形成して導通スルーホール52を形成し、貫通孔50に樹脂54を充填した後、基板表面の銅箔46とめっき層52aと蓋めっきによるめっき層55を所定パターンにエッチングして配線パターン56を形成する。
コア基板58の両面に形成された配線パターン56は導通スルーホール52を介して電気的に接続されている。また、コア部10に形成された下孔18の外周縁に沿ってリング状のランド142が設けられた構成となっている。
(配線基板の製造方法)
配線基板はコア基板58の両面に、たとえばビルドアップ法により配線層を積層して形成することによって得られる。
図10は、図6(b)に示した、基板16の表面にガス抜き穴140を備えたコア基板58の両面に、2層のビルドアップ層60a、60bを積層したビルドアップ層60を備える。
1層目のビルドアップ層60aは、絶縁層61aおよび配線パターン62aと、下層の配線パターン56と配線パターン62aとを電気的に接続するビア63aとを備える。2層目のビルドアップ層60bも絶縁層61bおよび配線パターン62bとビア63bとを備える。
コア基板58の両面に形成されたビルドアップ層60の配線パターン62a、62bは導通スルーホール52およびビア63a、63bを介して電気的に導通される。
ビルドアップ層60は、一般的なビルドアップ法によって形成される。すなわち、コア基板58の両面にエポキシフィルム等の絶縁性樹脂フィルムをラミネートして絶縁層61aを形成し、レーザ加工により、ビア63aを形成するビア穴を底面でコア基板58の表面に形成されている配線パターン56が露出するように絶縁層61aに開口させる。
次に、デスミア処理によりビア穴の内面を粗化し、無電解銅めっきを施してビア穴の内面および絶縁層61aの表面に無電解銅めっき層を形成する。
次に、無電解銅めっき層の表面にフォトレジストを被着し、露光および現像操作により、無電解銅めっき層の配線パターン62aとなる部位を露出させたレジストパターンを形成する。
次いで、レジストパターンをマスクとして、無電解銅めっき層をめっき給電層とする電解銅めっきを施し、無電解銅めっき層が露出している部位に電解銅めっきを盛り上げ形成する。この工程で、ビア穴に電解銅めっきが充填され、ビア63aが形成される。
次に、レジストパターンを除去し、無電解銅めっき層の露出領域をエッチングして除去することにより、絶縁層61aの表面に配線パターン62aが形成される。
2層目のビルドアップ層60bについても、同様にして形成することができる。
配線層の最上層では、半導体素子を接続するための電極、あるいは外部接続端子を接合するための接続パッドをパターン形成し、外部に露出する電極あるいは接続パッドを除いて保護膜によって被覆する。外部に露出する電極あるいは接続パッドについては、金めっき等の所要の保護めっきが施される。
配線基板の製造方法には多種の方法がある。コア基板58の両面に形成する配線層の形成方法も上述した方法に限定されるものではない。
上記実施形態では、本発明の好適な実施形態として、導電性を有するカーボンファイバ強化プラスチックからなるコア部10を備えるコア基板の製造工程において適用した例について説明した。本発明は、たとえばカーボンファイバ強化プラスチック以外の導電性を備えるコア部を備えるコア基板、あるいは一般的な配線基板の製造工程においても同様に適用することが可能であり、基板の内層から発生するガス、あるいは製造工程中に基板に吸湿された水分から発生する水蒸気が外部に排出されないことによる障害を回避する方法として有効に利用することができる。
基板にガス抜き穴を形成する製造工程を示す断面図である。 基板にガス抜き穴を形成し、下孔に樹脂を充填する製造工程を示す断面図である。 下孔とガス抜き穴の平面図である。 下孔にガス抜き穴を形成する他の製造工程を示す断面図である。 コア基板の製造工程を示す断面図である。 コア基板の製造工程を示す断面図である。 コア基板の他の構成例を示す断面図である。 コア基板の他の製造工程を示す断面図である。 コア基板の他の構成例を示す断面図である。 配線基板の構成を示す断面図である。
符号の説明
10 コア部
11 切粉
12 プリプレグ
14 銅箔
16 基板
18 下孔
19 めっき層
20 樹脂
21 絶縁被膜
40、44 プリプレグ
41 絶縁樹脂シート
42 配線シート
42a 配線パターン
46 銅箔
48 配線層
50 貫通孔
52 導通スルーホール
52a めっき層
52b 膨張部
54 樹脂
56 配線パターン
58 コア基板
60、60a、60b ビルドアップ層
62a、62b 配線パターン
63a、63b ビア
70、72 レジストパターン

Claims (10)

  1. 導通スルーホールが貫通する下孔が設けられた、導電性を有するコア部と、
    前記下孔の内壁面と前記コア部の表面に被着形成された導体層と、
    前記コア部の表面に被着形成された導体層を開口して設けられたガス抜き穴と、
    前記下孔の内壁面と前記導通スルーホールの外周面との間に充填された絶縁材と、
    前記コア部の両面に積層して形成された配線層と
    を備えることを特徴とするコア基板。
  2. 前記コア部の両面に、絶縁層を介して銅箔が被着形成され、前記下孔は、該銅箔が被着した基板を貫通して設けられ、
    前記導体層は、前記下孔の内壁面と前記基板の表面に被着した銅箔の表面を被覆し、
    前記ガス抜き穴は、前記基板の表面に被着した銅箔と導体層とを開口して設けられていることを特徴とする請求項1記載のコア基板。
  3. 前記下孔の内壁面を被覆する導体層に積層して絶縁被膜が被着形成されていることを特徴とする請求項1または2記載のコア基板。
  4. 前記ガス抜き穴は、前記下穴の開口縁の近傍に配置されていることを特徴とする請求項1〜3のいずれか一項記載のコア基板。
  5. 前記コア部は、カーボンファイバを含有するプリプレグを複数枚積層し、加圧および加熱して平板体に形成されたカーボンファイバ強化プラスチックからなることを特徴とする請求項1〜4のいずれか一項記載のコア基板。
  6. 導電性を有するコア部に下孔を形成する工程と、
    該下孔が形成された基板にめっきを施し、前記下孔の内壁面と該基板の表面にめっき層を被着形成する工程と、
    前記めっき層が被着形成された基板の表面に被着する導体層をエッチングしてガス抜き穴を形成する工程と、
    該ガス抜き穴が形成された基板の前記下孔に絶縁材を充填する工程と
    を備えることを特徴とするコア基板の製造方法。
  7. 前記下孔の内壁面と基板の表面にめっき層を被着形成する工程に続いて、前記めっき層を電源供給層とする電着法により、前記めっき層に積層して絶縁被膜を被着させる工程を備えることを特徴とする請求項6記載のコア基板の製造方法。
  8. 基板の下孔に絶縁材を充填する工程に続いて、前記基板の表面に被着する導体層を所定パターンにエッチングする工程を備えることを特徴とする請求項6または7記載のコア基板の製造方法。
  9. 前記下孔に絶縁材を充填する工程に続いて、基板の両面に基板と一体に配線層を形成する工程を備え、
    該配線層が一体形成された基板に、前記下孔内を貫通する貫通孔を形成し、貫通孔の内壁面にめっき層を被着形成して前記導通スルーホールを形成することを特徴とする請求項6〜8のいずれか一項記載のコア基板の製造方法。
  10. 請求項6〜9のいずれか一項記載のコア基板の製造方法により形成したコア基板に配線層を積層して多層配線基板を形成する工程を備えることを特徴とする配線基板の製造方法。
JP2007267157A 2007-10-12 2007-10-12 コア基板およびその製造方法 Pending JP2009099620A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007267157A JP2009099620A (ja) 2007-10-12 2007-10-12 コア基板およびその製造方法
US12/170,963 US8035037B2 (en) 2007-10-12 2008-07-10 Core substrate and method of producing the same
KR1020080075355A KR101003341B1 (ko) 2007-10-12 2008-07-31 코어 기판 및 그 제조 방법
CN2008101454044A CN101409986B (zh) 2007-10-12 2008-08-05 芯衬底及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007267157A JP2009099620A (ja) 2007-10-12 2007-10-12 コア基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009099620A true JP2009099620A (ja) 2009-05-07

Family

ID=40533082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007267157A Pending JP2009099620A (ja) 2007-10-12 2007-10-12 コア基板およびその製造方法

Country Status (4)

Country Link
US (1) US8035037B2 (ja)
JP (1) JP2009099620A (ja)
KR (1) KR101003341B1 (ja)
CN (1) CN101409986B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011135900A1 (ja) * 2010-04-30 2011-11-03 日本メクトロン株式会社 ビルドアップ型多層プリント配線板及びその製造方法
JP2015070173A (ja) * 2013-09-30 2015-04-13 味の素株式会社 多層プリント配線板の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099621A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 基板の製造方法
TWI596997B (zh) * 2011-09-26 2017-08-21 京瓷股份有限公司 配線基板及其安裝構造體,以及其等之製造方法
JP5895635B2 (ja) * 2012-03-16 2016-03-30 富士通株式会社 配線板の製造方法、配線板およびビアの構造
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
KR101657012B1 (ko) * 2015-10-07 2016-09-12 정윤화 프리프레그 합지 고유전율 및 고투자율 기판의 제조방법 및 이에 의해 제조된 프리프레그 합지 고유전율 및 고투자율 기판
EP3555977B1 (en) * 2016-12-19 2021-07-14 ABB Schweiz AG Multi-phase busbar for conducting electric energy and method of manufacturing the same
US20190103349A1 (en) * 2017-09-30 2019-04-04 Intel Corporation Integrated embedded substrate and socket
KR20190041215A (ko) * 2017-10-12 2019-04-22 주식회사 아모그린텍 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221460A (ja) * 1994-01-27 1995-08-18 Cmk Corp 多層プリント配線板の製造方法
JP2001257465A (ja) * 2000-03-13 2001-09-21 Ibiden Co Ltd プリント配線板およびその製造方法
JP2004087989A (ja) * 2002-08-28 2004-03-18 Kyocera Corp 多層配線基板
WO2004064467A1 (ja) * 2003-01-16 2004-07-29 Fujitsu Limited 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法
JP2005136347A (ja) * 2003-10-31 2005-05-26 Denso Corp 多層基板及びその製造方法
JP2006019668A (ja) * 2004-07-05 2006-01-19 Ngk Spark Plug Co Ltd 配線基板
JP2006073622A (ja) * 2004-08-31 2006-03-16 Nec Electronics Corp 半導体装置用パッケージ基板およびその製造方法と半導体装置
JP2006222216A (ja) * 2005-02-09 2006-08-24 Fujitsu Ltd 配線基板及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3610811A (en) * 1969-06-02 1971-10-05 Honeywell Inf Systems Printed circuit board with solder resist gas escape ports
US5835355A (en) * 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener
JP2001007469A (ja) * 1999-06-23 2001-01-12 Sony Corp プリント配線板およびプリント配線板の製造方法
US6707683B1 (en) * 2001-07-27 2004-03-16 Daktronics, Inc. Circuit board having improved soldering characteristics
US20040107569A1 (en) * 2002-12-05 2004-06-10 John Guzek Metal core substrate packaging
JP4154391B2 (ja) * 2003-01-30 2008-09-24 富士通株式会社 半導体装置
JP2004311846A (ja) 2003-04-09 2004-11-04 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
US6954987B2 (en) * 2003-05-22 2005-10-18 Powerwave Technologies, Inc. Method of interconnecting a circuit board to a substrate
JP2005044879A (ja) 2003-07-24 2005-02-17 Airex Inc プリント配線板の製造方法
KR101107976B1 (ko) * 2004-02-04 2012-01-30 이비덴 가부시키가이샤 다층프린트배선판
KR100867038B1 (ko) * 2005-03-02 2008-11-04 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221460A (ja) * 1994-01-27 1995-08-18 Cmk Corp 多層プリント配線板の製造方法
JP2001257465A (ja) * 2000-03-13 2001-09-21 Ibiden Co Ltd プリント配線板およびその製造方法
JP2004087989A (ja) * 2002-08-28 2004-03-18 Kyocera Corp 多層配線基板
WO2004064467A1 (ja) * 2003-01-16 2004-07-29 Fujitsu Limited 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法
JP2005136347A (ja) * 2003-10-31 2005-05-26 Denso Corp 多層基板及びその製造方法
JP2006019668A (ja) * 2004-07-05 2006-01-19 Ngk Spark Plug Co Ltd 配線基板
JP2006073622A (ja) * 2004-08-31 2006-03-16 Nec Electronics Corp 半導体装置用パッケージ基板およびその製造方法と半導体装置
JP2006222216A (ja) * 2005-02-09 2006-08-24 Fujitsu Ltd 配線基板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011135900A1 (ja) * 2010-04-30 2011-11-03 日本メクトロン株式会社 ビルドアップ型多層プリント配線板及びその製造方法
JP2011233836A (ja) * 2010-04-30 2011-11-17 Nippon Mektron Ltd ビルドアップ型多層プリント配線板及びその製造方法
JP2015070173A (ja) * 2013-09-30 2015-04-13 味の素株式会社 多層プリント配線板の製造方法

Also Published As

Publication number Publication date
CN101409986B (zh) 2011-03-23
US20090095524A1 (en) 2009-04-16
KR101003341B1 (ko) 2010-12-23
US8035037B2 (en) 2011-10-11
KR20090037792A (ko) 2009-04-16
CN101409986A (zh) 2009-04-15

Similar Documents

Publication Publication Date Title
JP5125389B2 (ja) 基板の製造方法
KR101025524B1 (ko) 배선 기판 및 그 제조 방법
JP2009099620A (ja) コア基板およびその製造方法
JP2009099621A (ja) 基板の製造方法
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
KR101167466B1 (ko) 다층 인쇄회로기판 그 제조방법
JP2009099619A (ja) コア基板およびその製造方法
KR101441236B1 (ko) 배선판의 제조 방법, 배선판 및 비아의 구조
JPWO2013161527A1 (ja) 多層配線基板及びその製造方法
US11812556B2 (en) Printed circuit board and manufacturing method thereof
JP2004311736A (ja) チップ部品内蔵ビルドアップ多層配線板の製造方法
JP2007281336A (ja) 両面プリント配線板の製造方法および多層プリント配線板
JP5865771B2 (ja) 多層配線基板
US20120012553A1 (en) Method of forming fibrous laminate chip carrier structures
TW517504B (en) Circuit board and a method of manufacturing the same
JP2019047063A (ja) プリント配線板およびその製造方法
JP2010262954A (ja) 配線基板の製造方法
JP3973654B2 (ja) プリント配線基板の製造方法
JP2004179526A (ja) 配線基板およびその製造方法
JP2001257466A (ja) プリント配線基板の製造方法
JP2006013172A (ja) 多層配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121218