WO2004064467A1 - 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法 - Google Patents

多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法 Download PDF

Info

Publication number
WO2004064467A1
WO2004064467A1 PCT/JP2003/000325 JP0300325W WO2004064467A1 WO 2004064467 A1 WO2004064467 A1 WO 2004064467A1 JP 0300325 W JP0300325 W JP 0300325W WO 2004064467 A1 WO2004064467 A1 WO 2004064467A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
core
carbon fiber
wiring board
insulating layer
Prior art date
Application number
PCT/JP2003/000325
Other languages
English (en)
French (fr)
Inventor
Tomoyuki Abe
Nobuyuki Hayashi
Motoaki Tani
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to PCT/JP2003/000325 priority Critical patent/WO2004064467A1/ja
Priority to CN03825574.XA priority patent/CN100477891C/zh
Priority to JP2004566274A priority patent/JP4199198B2/ja
Priority to TW092101271A priority patent/TW556466B/zh
Publication of WO2004064467A1 publication Critical patent/WO2004064467A1/ja
Priority to US11/141,643 priority patent/US7224046B2/en
Priority to US11/737,340 priority patent/US7640660B2/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/0281Conductive fibers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49162Manufacturing circuit on or in base by using wire as conductive path
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Definitions

  • Multilayer wiring board Description Multilayer wiring board, method for manufacturing the same, and method for manufacturing fiber-reinforced resin substrate
  • the present invention relates to a multilayer wiring board applicable to a semiconductor chip mounting board, a mother board, a probe card board, and the like, a method for manufacturing the same, and a fiber-reinforced resin board usable for manufacturing a multilayer wiring board. It relates to a manufacturing method. Background art
  • a multilayer wiring board suitable for achieving high-density wiring is tending to be employed in accordance with multi-pinning of the semiconductor chip.
  • a semiconductor package having such a mounting structure using a semiconductor chip and a multilayer wiring board is further mounted on a mother board so as to constitute a part of a predetermined electronic circuit.
  • a multilayer wiring board suitable for achieving high-density wiring may be employed.
  • the substrate of the probe card on which the wafer or the chip is mounted also has a multi-layer structure in accordance with the increase in the number of elements and chips. Wiring board is adopted.
  • an underfill agent is generally filled in a gap between a wiring board and a semiconductor chip mounted thereon.
  • the underfill agent is not filled! / ⁇ state, the reliability of the electrical connection between the wiring board and the semiconductor chip is low due to the difference in the coefficient of thermal expansion in the in-plane direction between the wiring board and the semiconductor chip. ⁇ Many! / ⁇ .
  • the thermal expansion coefficient in the in-plane direction of a semiconductor chip made of a general semiconductor material is about 3.5 pp mZ ° C, and a glass epoxy substrate is used as the core substrate.
  • the in-plane thermal expansion coefficient of a general wiring board is 12 to 20 ppm / ° C, and the difference between the two is relatively large.
  • the underfill material filled between the semiconductor chip and the wiring board in flip chip mounting has a function of alleviating such stress generated in the electrical connection portion. With this stress relaxation function, cracks and peeling at the electrical connection portion are suppressed, and connection reliability in flip chip mounting is ensured.
  • a wiring board having a small thermal expansion coefficient As a wiring board having a low coefficient of thermal expansion, a wiring board employing a metal material having a low coefficient of thermal expansion as a core board has been known.
  • a metal material having a low coefficient of thermal expansion As a wiring board having a low coefficient of thermal expansion, a wiring board employing a metal material having a low coefficient of thermal expansion as a core board has been known.
  • aluminum, copper, silicon steel, nickel-iron alloy, CIC (clad material having a laminated structure of copper Z imper / copper) and the like are used as metal materials constituting the metal core substrate.
  • the specific gravity of the metal material is considerably large, the weight of the obtained wiring board increases, and it may not be preferable to use the metal core substrate.
  • metal core substrates have poor processability due to fine processes. For example, drilling and thinning are often difficult.
  • Japanese Patent Application Laid-Open No. 60-140898 discloses a multilayer wiring board having a multilayer wiring structure in which graphite layers, which are insulating layers containing carbon sea sheet, and copper wiring are alternately laminated.
  • the coefficient of thermal expansion of carbon fiber is generally about 1 to 1 ppm / ° C (25 ° C), and thus the Dalaphite layer containing a 1 / ⁇ carbon sheet having a low coefficient of thermal expansion is used. , The coefficient of thermal expansion of the multilayer wiring board is small.
  • such a multilayer wiring structure of a wiring board is formed by a so-called batch lamination method.
  • Japanese Patent Application Laid-Open No. H11-40902 discloses a multilayer wiring structure in which an insulating layer and a copper wiring are laminated on both sides of a core substrate containing a carbon fiber sheet as a base material by using a pre-predader containing glass fiber.
  • a multilayer wiring board is disclosed. Since the core substrate contains the carbon fiber sheet, the coefficient of thermal expansion of the wiring substrate is small.
  • Japanese Patent Application Laid-Open No. 11-40902 such a multilayer wiring structure of a wiring board is formed by a batch lamination method. Therefore, the wiring board disclosed in Japanese Patent Application Laid-Open No. H11-40902 is not suitable for mounting a semiconductor chip in which electrodes for external connection are formed at a fine pitch.
  • Japanese Patent Application Laid-Open No. 2001-332828 discloses a wiring board having a laminated structure of an insulating layer and a copper wiring by a pre-spreader that does not contain glass separation on both sides of a core substrate made of an insulating layer containing carbon arrowheads. I have.
  • the difference in the coefficient of thermal expansion between a core substrate made of an insulating layer containing a carbon-based material and a pre-preda without a glass fiber is considerably large. If the difference in thermal expansion coefficient is large, the core substrate Easy to release. When the insulating layer is separated from the core substrate, an undue stress may act on the wiring formed on the insulating layer, and the wiring may be disconnected. Therefore, according to the technology disclosed in Japanese Patent Application Laid-Open No. 2001-3332828, it may be difficult to appropriately manufacture a wiring board having a small coefficient of thermal expansion as a whole. . Disclosure of the invention
  • the present invention has been conceived under such circumstances, and has a multilayer wiring board which can have a fine wiring structure and can appropriately achieve a low thermal expansion coefficient. It is an object of the present invention to provide a method for manufacturing the same and a method for manufacturing a fiber reinforced resin substrate that can be used for manufacturing a multilayer wiring board.
  • a multilayer wiring board is composed of a carbon fiber material and a resin composition, a carbon fiber material, at least one insulating layer containing a glass fiber material and a conductor having an elastic modulus of 10 to 40 GPa.
  • a core portion including a wiring portion in a core having a laminated structure with a wiring pattern including: a core portion including a wiring portion in a core joined to the carpon fiber reinforced portion; and a laminated structure including at least one insulating layer and a wiring pattern; And a wiring structure outside the core, which is connected to the core portion by the wiring portion inside the core.
  • the multilayer wiring board having such a configuration can have a fine wiring structure.
  • the out-of-core wiring portion in the multilayer wiring board according to the first aspect of the present invention has a laminated structure of an insulating layer and a wiring pattern.
  • the insulating layer does not contain a fiber member such as a carpon fiber material or a glass fino material. Therefore, the off-core wiring part can be formed by a so-called build-up method. It is known that in forming a multilayer wiring structure such as a multilayer wiring structure by a build-up method, a fine wiring pattern can be formed with high density. Therefore, fine wiring can be formed at a high density by the build-up method for the wiring part outside the core in the present invention.
  • the multi-layer wiring board according to the first aspect of the present invention is mounted with a semiconductor chip having electrodes for external connection formed at a fine pitch. Can be loaded.
  • the multilayer wiring board according to the first aspect of the present invention can be provided with fine wiring, it is possible to appropriately cope with an increase in the number of pins of the semiconductor chip, that is, high-density mounting. That's it.
  • a low coefficient of thermal expansion can be appropriately achieved.
  • a good bonding state is obtained between the carbon fiber reinforced portion and the wiring portion inside the core, and between the wiring portion inside the core and the wiring portion outside the core. While achieving this, it is possible to appropriately reduce the net thermal expansion coefficient of the entire multilayer wiring board.
  • the carbon fiber reinforced portion contains a carponfino material as a base material.
  • the carbon fiber material include carbon fiber mesh, carbon fiber cloth, nonwoven fabric of carbon fiber, and carbon fiber in the form of chopped fiber.
  • examples of the carbon fiber material include a carbon fiber having a unidirectional carpon fiber sheet cross-laminated structure.
  • Carponfa ino wood is generally one :! It shows a small coefficient of thermal expansion of about 1 pp mZ ° C (25 ° C). Inside the carbon fiber reinforced portion, the carbon fiber material having such a small coefficient of thermal expansion extends in the in-plane direction of the resin portion.
  • the coefficient of thermal expansion in the in-plane direction of the carbon fiber reinforced portion should be set to a considerably small value by selecting the form of the carbon fiber reinforced material and adjusting the content of the carbon fiber material in the carbon fiber reinforced portion. Can be. Since the coefficient of thermal expansion in the in-plane direction of the entire multilayer wiring board strongly depends on the coefficient of thermal expansion of the carbon fiber reinforced portion, for example, by adjusting the content of the carpon fiber material in the carbon fiber reinforced portion, the multilayer wiring can be formed. It is also possible to set the coefficient of thermal expansion in the in-plane direction on the substrate to a value close to that of the semiconductor chip.
  • the insulating layer contains a glass fiber material
  • the conductor pattern is made of a conductor having an elastic modulus of 10 to 40 GPa.
  • the elastic modulus is a so-called longitudinal elastic modulus (Young's modulus).
  • Glass fiber material has a large coefficient of thermal expansion even with carbon fiber material, and It has a smaller coefficient of thermal expansion than a resin material. Further, the glass fin material extends in the surface spreading direction of the insulating layer inside the insulating layer in the wiring portion in the core. Therefore, the coefficient of thermal expansion of the insulating layer itself in the wiring portion in the core is the same as the coefficient of thermal expansion of the carbon fiber reinforced portion and the coefficient of thermal expansion of the wiring portion outside the core in which the insulating layer made of a resin material not containing Take a value between.
  • the wiring pattern in the wiring portion in the core is made of a conductor having a low elastic modulus of 10 to 40 GPa.
  • a wiring pattern having a low thermal conductivity is soft enough to appropriately follow the thermal expansion of the insulating layer in the wiring portion in the core. Therefore, the thermal expansion coefficient of the insulating layer in the entire wiring portion in the core is low. The expansion rate is dominant. Specifically, when the insulating layer to which the wiring pattern is bonded in the core wiring portion has a smaller coefficient of thermal expansion than the wiring pattern, the expansion of the wiring pattern during heating is the same as the thermal expansion of the insulating layer. Small enough to not unduly promote thermal expansion of the insulating layer.
  • the wiring pattern Since the wiring pattern is sufficiently soft (low elasticity), the expansion of the wiring pattern is suppressed by the insulating layer having a smaller coefficient of thermal expansion when the heat is applied. If the insulating layer to which the wiring pattern is bonded has a higher coefficient of thermal expansion than the wiring pattern, the expansion of the wiring pattern during heating is as large as the thermal expansion of the insulating layer, and the thermal expansion of the insulating layer. Does not unduly prevent inflation. Because the wiring pattern is sufficiently soft (low elasticity), when heated, the wiring pattern follows the larger expanding insulating layer. As described above, the wiring pattern made of a conductor having a low elastic modulus of 10 to 40 GPa does not hinder the thermal expansion of the insulating layer occupying a significant volume in the wiring portion in the core.
  • the net coefficient of thermal expansion of the wiring inside the core is not unduly influenced by the coefficient of thermal expansion of the wiring pattern.
  • it can be set appropriately with a high degree of freedom.
  • it is possible to form a carbon fiber reinforced portion having a low coefficient of thermal expansion for sufficiently lowering the coefficient of thermal expansion of the entire board, and fine wiring.
  • the difference in thermal expansion coefficient between the carbon fiber reinforced part and the outside part of the core is relatively large, and the coefficient of thermal expansion of the carbon fiber part and the coefficient of thermal expansion of the outside core part are not unduly affected by the wiring pattern.
  • an in-core wiring portion capable of appropriately setting the coefficient of thermal expansion so as to have an intermediate coefficient of thermal expansion.
  • the bonding state between the carbon fiber reinforced portion and the wiring portion in the core and the bonding state between the wiring portion in the core and the wiring portion outside the core are good.
  • the net thermal expansion coefficient of the entire multilayer wiring board can be reduced while maintaining the same.
  • the multilayer wiring board can be provided with a fine wiring structure, and the coefficient of thermal expansion can be appropriately reduced. is there.
  • Such a multilayer wiring board is suitable for mounting semiconductor chips having external connection electrode portions provided at a fine pitch and inherently having a low coefficient of thermal expansion.
  • the multilayer wiring board has a first and a second layer each having a laminated structure including at least one insulating layer containing a glass fiber material and a wiring pattern made of a conductor having an elastic modulus of 10 to 40 GPa. And a carbon fiber reinforcing member made of a carbon fiber material and a resin composition and interposed between the first core wiring portion and the second core wiring portion.
  • a first outer wiring portion having a laminated structure of at least one insulating layer and a wiring pattern and being joined to the core portion at the first inner wiring portion; and at least one A second core outer portion and a wire portion having a laminated structure having an insulating layer and a wiring pattern, and being joined to the core portion at a second core wiring portion.
  • the multilayer wiring board having such a configuration includes the configuration of the multilayer wiring board according to the first aspect of the present invention. Therefore, according to the second aspect of the present invention, the same effect as that described above with respect to the first aspect is exerted.
  • the multilayer wiring board according to the second aspect has a symmetric laminated structure. Specifically, two in-core wiring portions are provided on both sides of the carbon fiber reinforced portion, and two out-of-core wiring portions are provided on both sides of the carbon fiber reinforced portion. Therefore, the configuration according to the second aspect is suitable for reducing the amount of warpage of the multilayer wiring board.
  • the multilayer wiring board has a first and a second force each made of a carbon fino material and a resin composition, and a first fiber made of a glass fiber material and a resin composition.
  • the glass fiber interposed between the car ponfiper and the second carbon fiber reinforced part A reinforcing section having a laminated structure of at least one insulating layer containing a glass fiber material and a wiring pattern made of a conductor having an elastic modulus of 10 to 40 GPa, and a side opposite to the glass fiber reinforcing section.
  • the first in-core wiring portion bonded to the first carbon fiber reinforced portion, and at least one insulating layer containing glass fin material and an elasticity of 10 to 40 GPa And a second core wiring portion joined to the second carbon fiber reinforced portion on the side opposite to the glass fiber reinforced portion.
  • Product by wiring pattern Comprising a second Koa out wiring portion in engagement against the core portion by and has the structure the second core wire portion, the layered structure by.
  • Such a wiring board includes the configuration of the wiring board according to the first aspect of the present invention. Therefore, according to the third aspect of the present invention, the same effect as that described above with respect to the first aspect is exerted. In addition, since the configuration according to the third aspect has a symmetrical laminated structure, it is suitable for reducing the amount of warpage of the wiring board.
  • the carbon fiber reinforced portion has a through-hole via extending in the thickness direction of the carbon fiber reinforced portion and covered with an insulating material.
  • the wiring pattern of the out-of-core wiring portion can be electrically drawn to the opposite side of the carbon fiber reinforced portion through the through-hole via.
  • the through-hole via is covered with the insulating material, the insulation state between the carbon fiber material and the through-hole via can be properly maintained in the carbon fiber reinforced portion.
  • the conductor constituting the wiring pattern is an electrolytic copper foil or a rolled copper foil.
  • Electrodeposited copper foil and rolled copper foil can be suitably used as a material for forming a wiring pattern having a laminated structure with an insulating layer.
  • the resin composition of the carbon fiber reinforced portion contains a filler.
  • the content of the filler in the resin composition is preferably 5 to 3 Ovol%.
  • FILLER scratch for example, S i O 2, S i 3 N 4, A l 2 O 3, A 1 N, Z r 0 2, mullite, Houkei acid glass, Anoreminokei acid glass, Anoreminohouke It consists of silica glass, quartz glass, or carbon black.
  • the resin composition of the carbon fiber reinforcing portion contains a filler, the coefficient of thermal expansion of the resin composition isotropically decreases. 'Therefore, the addition of a filler to the resin composition is often preferred in reducing the coefficient of thermal expansion of the carbon fiber reinforced portion.
  • the carbon fiber material has the form of a mesh, woven, nonwoven, or chopped fino fabric, or has a unidirectional carbon fiber sheet cross-laminated structure.
  • the unidirectional carbon fiber sheet cross-laminated structure a plurality of sheets in which a plurality of + carbon fibers are arranged in one direction are stacked so that adjacent sheets intersect in the parallel direction.
  • the content of the carbon fiber material in the carbon fiber reinforced portion is 30 to 80 vol%.
  • This manufacturing method comprises: an annealing step for annealing a conductive foil for forming a first wiring pattern such that the elastic modulus of the conductive foil is 10 to 40 GPa; A step of forming a first wiring portion having a laminated structure of one insulating layer and a first wiring pattern formed of a conductive foil on a carbon fiber reinforced portion made of a carpon fiber material and a resin composition; Forming a second wiring part having a laminated structure of at least one insulating layer and a second wiring pattern on the first wiring part.
  • the multilayer wiring board according to the first aspect can be appropriately manufactured. Therefore, according to the fourth aspect of the present invention, the same effect as that described above with respect to the first aspect is exerted in the manufactured multilayer wiring board. .
  • the conductive foil is an electrolytic copper foil
  • the electrolytic copper foil is annealed at 200 to 300 ° C.
  • a calo-heat temperature range in the annealing step is suitable for lowering the elastic modulus of the electrolytic copper foil to 10 to 40 GPa.
  • a rolled copper foil can be used instead of the electrolytic copper foil.
  • the rolled copper foil is annealed at 150 to 250 ° C.
  • the heating temperature range in the annealing process is as follows: This is suitable for lowering the aging rate to 10 to 40 GPa before forming the wiring.
  • this manufacturing method comprises the steps of: forming a first wiring portion having a laminated structure of at least one insulating layer containing a glass fiber material and a first wiring pattern formed by a rolled copper foil onto a carbon fiber material and a resin composition; A step including a heat treatment at 150 ° C. or more for forming on the carbon fiber reinforced portion made of: a second wiring portion having a laminated structure of at least one insulating layer and a second wiring pattern Forming the first wiring portion on the first wiring portion.
  • Rolled copper foil has a force of more than 150 ° C! ] At hot temperatures, the modulus can drop significantly. In addition, the heating temperature at the time of pressing in the so-called batch laminating method when forming the first wiring portion or the core wiring portion often exceeds 150 ° C. Therefore, according to the fifth aspect of the present invention, when a rolled copper foil is used as the conductive foil for forming the first wiring pattern of the first wiring portion, the conductive foil is subjected to an annealing treatment in advance. Even without performing this, it is possible to form a wiring pattern having a low conductivity of 10 to 40 GPa in the first wiring portion.
  • a method of manufacturing a fiber reinforced resin substrate comprises: a first carbon fiber reinforced plate having a first through hole, which is made of a carbon fino material and a resin composition, and a first carbon reinforced material and a resin composition, which are made of a carbon fino material and a resin composition. 2nd car with 2 through holes
  • the resin composition in the resin material fills the first through hole and the second through hole, and And a step for crimping.
  • a fiber reinforced resin substrate that can be used for manufacturing a core portion or a core substrate including a carbon fiber reinforced portion can be appropriately manufactured.
  • a resin composition is bubbled from the inside in the thickness direction of the laminated structure. And push in. Therefore, the present invention According to the sixth aspect of the present invention, the through-hole can be properly filled while suppressing the incorporation of air bubbles into the through-hole in the carbon fiber strong portion.
  • the resin material is a glass fiber reinforced plate made of glass fiber and a resin composition. According to such a configuration, it is possible to manufacture a substrate having a laminated structure composed of a carbon fiber reinforced portion and a glass fiber reinforced portion.
  • the substrate can be suitably used for forming the core part according to the third aspect of the present invention.
  • FIG. 1 is a partial cross-sectional view of the multilayer wiring board according to the first embodiment of the present invention.
  • 2A and 2B show some steps in the method for manufacturing the multilayer wiring board shown in FIG.
  • FIG. 3A-3 Represents the step following FIG. 2B.
  • FIG. 4A and FIG. 4B show a step that follows FIG. 3C.
  • 5A to 5B show a step that follows FIG. 4B.
  • FIG. 6 shows a step that follows FIG. 5B.
  • FIG. 7A to 7D show a step that follows FIG.
  • Figure 8 is a table listing the physical properties of various copper foils.
  • FIG. 9 is a partial cross-sectional view of the multilayer wiring board according to the second embodiment of the present invention.
  • 10A to 10D show some steps in the method for manufacturing the multilayer wiring board shown in FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a partial cross-sectional view of a multilayer wiring board X1 according to the first embodiment of the present invention.
  • the multilayer wiring board XI is formed by laminating on both sides of a core board 100 having a laminated structure of a carbon fiber reinforced (CFR) section 10 and two core inner sections 20 and a core board 1.00. And two build-up sections 30.
  • the core substrate 100 is provided with a through-hole via 40 extending in the thickness direction.
  • CFR part 10 is made of carbon fiber reinforced plastic (CFRP) It has been processed and is composed of a carbon fiber material 11, a tree lumber material 12 encapsulating it, and an insulating tree S 15 15 13.
  • CFR part 10 is made of carbon fiber reinforced plastic (CFRP) It has been processed and is composed of a carbon fiber material 11, a tree lumber material 12 encapsulating it, and an insulating tree S 15 15 13.
  • the carbon fino material 11 is a carbon fiber cloth woven by carbon fiber yarns in which carbon fibers are bundled, and is arranged so as to extend in the surface spreading direction of the CFR portion 10. .
  • five force-punched resin materials 11 are stacked in the thickness direction and embedded in the resin material 12.
  • a carbon fiber mesh, a carbon non-woven fabric, or a non-woven carbon fiber may be used instead of the carbon fiber cloth.
  • a carbon fiber having a unidirectional carbon fiber sheet cross-laminated structure may be used as the carbon fiber material.
  • the content ratio of the carbon fiber material 11 in the CFR part 10 is 30 to 80 vol%.
  • the average thermal expansion coefficient from 25 ° C. to 150 ° C. in the surface spreading direction of the ⁇ 13 ⁇ 4 portion 10 is 11 ppm / ° C. or more and 10 pp It is less than mZ ° C. .
  • Examples of the resin material 12 containing the carbon fiber material 11 include polysulfone, polyethersulfone, polyphenylsulfone, polyphthalamide, polyamideimide, polyketone, polyacetal, polyimide, polycarbonate, and modified polyphenylene ether. And polyphenylene oxide, polybutylene terephthalate, polyatalylate, polysnolephone, polyphenylene snolide, polyether ether ketone, tetrafluoroethylene, epoxy, cyanate ester, bismaleimide and the like.
  • the insulating resin portion 13 is for ensuring electrical insulation between the carbon fiber material 11 of the CFR portion 10 and the through-hole via 40.
  • a material for forming the insulating resin portion 13 the resin described above for the resin material 12 can be used.
  • the in-core wiring portion 20 is a portion in which wiring is multi-layered by a so-called batch lamination method, and has a laminated structure including an insulating layer 21 and a wiring pattern 22.
  • the insulating layer 21 is formed by using a prepreg made by impregnating a glass cloth 21a with a resin material 21b, and the resin is hardened. Diagram simplification In view of this, in FIG. 1, the glass cloth 2 la is shown only for the third insulating layer 21 from the side of the CFR section 10, and the other insulating layers 21 are omitted.
  • the resin material 21 b for forming the insulating layer 21 for example, the resins described above for the resin material 12 can be used. In the present embodiment, the average thermal expansion coefficient from 25 ° C. to 150 ° C. in the surface spreading direction of the insulating layer 21 is 10 pp
  • Each of the wiring patterns 22 has a desired shape from a conductor having an elastic modulus of 10 to 40 GPa (250 ° C.).
  • the conductor can be obtained, for example, by annealing an electrolytic copper foil or a rolled copper foil under predetermined conditions.
  • Each layer of the wiring pattern 2 2, p are electrically connected to each other by through-hole vias 4 0
  • the build-up section 30 is a section where wiring is multi-layered by a so-called build-up method, and has a laminated structure of an insulating layer 31 and a wiring pattern 32.
  • the insulating layer 31 can be made of, for example, the resin described above for the resin material 12.
  • the average thermal expansion coefficient from 25 to 150 ° C. in the surface spreading direction of the insulating layer 31 is not less than 20 pp mZ ° C. and less than 100 pp mZ ° C. It has been.
  • the wiring patterns 32 are formed by copper plating, and each has a desired shape.
  • the wiring patterns 32 formed in adjacent layers are electrically connected to each other by vias 33.
  • an electrode pad 32a for external connection is formed on the uppermost or outermost wiring pattern 32.
  • an overcoat layer 34 having an opening corresponding to the electrode pad 32 a is provided on the uppermost surface of the build-up portion 30, an overcoat layer 34 having an opening corresponding to the electrode pad 32 a is provided.
  • the through-hole vias 40 have a wiring structure provided on both sides of the substrate 100, that is, a wiring structure of the wiring pattern 22 of the wiring section 20 in the core and the wiring pattern 32 of the build-up section 30. Is to be electrically connected.
  • the through-hole via 40 is formed, for example, by copper plating in a through-hole 100a formed to penetrate the core substrate 100.
  • a through-hole via is formed by filling the through-hole 100a with a conductive paste containing silver powder or copper powder instead of or in addition to copper plating.
  • May 2A to 7D show a method of manufacturing the multilayer wiring board X1. 2A to 7D, the manufacturing process of the multilayer wiring board X1 is represented by a partial cross-sectional view.
  • the CFRP plate 10 ′ is composed of five carbon fiber materials 11 and a resin material 12 that encloses and hardens the carbon fiber materials 11.
  • the CFRP plate 10 ′ is composed of five carbon fiber materials 11 and a resin material 12 that encloses and hardens the carbon fiber materials 11.
  • one piece of the carpon fiber material 1.1 is impregnated with a liquid resin material 12.
  • the resin material 12 is dried while maintaining the uncured state, thereby producing a carbon fiber reinforced pre-preda.
  • the five pre-predas produced in this way are laminated and pressed in the laminating direction under high heat and heat to integrally form the five pre-predas.
  • the carbon fiber material 11 is omitted in the following drawings relating to the method of manufacturing the multilayered circuit board XI.
  • through holes 10a are formed at predetermined locations in the CFRP plate 10,.
  • the through-hole 10a is formed with an opening diameter larger than the diameter of the cross section of the through-hole via 40 described above. Specifically, the opening diameter of the through-hole 10a is larger than the diameter of the through hole 40 in the range of 0.2 to 1.0 mm.
  • cutting by a drill, punching by a punching die, or application by laser can be employed.
  • the CFRP plate 10 'thus processed, the pre-predator 21', and the copper foil 22, are laid up in the order shown in Fig. 3A.
  • the pre-preda 2 is composed of a glass cloth 2 la and an unhardened resin material 2 lb that encloses the glass cloth.
  • the pre-predator 21 ' can be produced, for example, by impregnating a glass cloth 2la with a liquid resin material 21b and then drying the resin material 21b while maintaining an uncured state. From the viewpoint of simplification of the drawing, the glass cloth 21a is omitted in the drawings after FIG. 3A regarding the manufacture of the multilayer wiring board X1.
  • the copper foil 22 is an electrolytic copper foil or a rolled copper foil and has an elastic modulus of 10 to 40 GPa. Rate).
  • the thickness of the copper foil 22 ' is, for example, 18 ⁇ .
  • the copper foil 22 ' is subjected to an annealing treatment before the lay-up step shown in FIG. 3A so that its elastic modulus is 10 to 40 GPa.
  • anneal It is preferable that the heating temperature is 200 to 300 ° C and the heating time is 0.5 to 2 hours.
  • the caloric heat temperature be 150 to 250 ° C and the heating time be 0.5 to 2 hours.
  • Figure 8 shows an example of the physical properties of various copper foils.
  • the electrolytic copper foil and the rolled copper foil can exhibit an elastic modulus in the range of 10 to 40 GPa by annealing treatment.
  • commercially available electrolytic copper foils and rolled copper foils that have not been subjected to an annealing treatment exhibit a high elastic modulus or high rigidity of 60 GPa or more.
  • the elastic modulus of copper lump is generally about 130 GPa, and the elastic modulus of generally commercially available electrolytic copper foil and rolled copper foil shows a high elastic modulus of 60 GPa or more according to this value.
  • the elastic modulus of the copper foil is reduced by subjecting the copper foil having a high elastic modulus or high rigidity to an annealing treatment. It is known that the annealing process promotes recrystallization of copper, and as a result, the crystallinity of the copper is improved and the elastic modulus is lowered.
  • the annealing treatment may not be separately required in some cases. Since the elastic modulus of the rolled copper foil can be significantly reduced at a heating temperature of 150 ° C or more, for example, in the process of forming the wiring portion 20 in the core, the copper foil 22 ' In this case, a low elastic modulus of 10 to 40 GPa can be achieved in the copper foil 22 ′ without performing annealing treatment in advance.
  • the laminated structure laid up in the order shown in FIG. 3A is pressed in the thickness direction under heating.
  • the CFRP plate 10 'and the copper foil 22 are integrally formed by thermosetting the resin material 21b of the pre-predator 21'.
  • the through hole 10a of the CFRP plate 10 is filled with the resin material 21b derived from the pre-predator 21 '.
  • the filling of the through-holes 10a may be performed in advance by using a resin material different from the resin material 21b derived from the pre-predder 21, as the filling resin before such batch lamination. Good. In this way, the CFR portion 10 and the lowest or innermost insulating layer 21 in the in-core wiring portion 20 are formed.
  • the wiring pattern 22 at the lowest level in the core wiring section 20 is formed.
  • a resist pattern is formed on the foil 22 ′.
  • the resist pattern has a predetermined mask pattern shape corresponding to wiring pattern 22.
  • a wiring pattern 22 is formed by performing an etching process on the copper foil 22 ′ using the resist pattern as a mask.
  • An aqueous cupric chloride solution can be used as the etching solution. This etching solution can be used for the subsequent copper etching. Thereafter, the resist pattern is stripped.
  • the laminated structure thus formed, the pre-predator 21 ′, the laminated plate 20, and the copper foil 32 ′ are laid up in the manner shown in FIG. 4A.
  • Each laminated board 20 ′ is processed from a double-sided copper-clad board, and includes a glass cloth 21 a, a resin material 21 b encapsulating the glass cloth 21 a, and a predetermined wiring pattern. It consists of 2 and 2.
  • a glass cloth 21 a is impregnated with a liquid resin material 21 b.
  • the resin material 21b is dried while maintaining the unhardened state, thereby producing a glass cloth Kojiro pre-preda.
  • a copper foil is pressure-bonded to both surfaces while the pre-preda obtained in this manner is thermoset by applying pressure and heating.
  • the copper foil has been subjected to an annealing treatment in advance so that its elastic modulus is 10 to 40 GPa.
  • a wiring pattern 22 is formed by forming a resist pattern on a copper foil for the purpose of forming a wiring and then performing etching on the copper foil using the resist pattern as a mask. Thereafter, the resist pattern is stripped. In this way, laminated boards 20 each having a predetermined wiring pattern '22 are manufactured.
  • the pre-preda 2 1 ′ is manufactured in the same manner as that used for forming the innermost insulating layer 21.
  • the copper foil 32 has, for example, a thickness of 5 m.
  • the copper foil 32 is used to form the lowermost wiring pattern 32 in the build-up section 30. Will be used.
  • the laminated structure laid up in the order shown in FIG. 4A is pressed in the thickness direction under heating.
  • the resin material 21 b of the pre-predator 21 is thermally cured, so that the CFR portion 10, the laminate 20 ′, and the copper foil 32> are integrated. Is done.
  • the core substrate 100 having the in-core wiring portion 20 is formed.
  • all the wiring patterns 22 are layer-by-layer as described above with reference to FIGS. 3A to 3C. You may form it.
  • all the wiring patterns 22 are collectively formed by using the laminated board 20 ′ on which the wiring patterns 22 are already formed. May be.
  • a through hole 100a is formed in the core board 100.
  • the through hole 100a is formed so as to pass through the through hole 100a.
  • a processing method similar to that described above for the through hole 100a can be employed.
  • the innermost rooster pattern 32 of the build-up portion 30 is formed on both sides of the core substrate 100, and the through hole 100a is formed. Then, a through-hole via 40 is formed. Specifically, for example, first, after performing desmear treatment on the inner wall of the through hole as needed, an electroless copper plating film is formed on the inner wall of the through hole by an electroless plating method. At this time, a thin electroless copper plating film is also formed on the copper foil 32 '. Next, a predetermined resist pattern corresponding to the wiring pattern 32 is formed on the copper foil 32.
  • the electroless copper plating film is grown on the electroless copper plating film by an electroplating method using the electroless copper plating film as a seed layer. As a result, a through-hole via 40 is formed at the through-hole 100a.
  • the copper foil 32 not covered with the electrolytic copper plating film and the electroless rectangular copper plating film thereon are removed by etching. Thereby, the wiring pattern 32 is formed.
  • the build-up section 3 The innermost insulating layer 31 of 0 is formed. Specifically, a predetermined resin material is formed on the surface of the core substrate 100.
  • the resin material is drawn into the through hole 100a by, for example, reducing the pressure in the through hole 1 ⁇ 0a in which the through hole via 40 is formed, and the through hole 1000 is formed by the resin material.
  • Fill a the resin material for forming the lowermost insulating layer 31 in the build-up portion 30 is formed before the through-hole 100 a is filled.
  • the resin material may be used as a filling resin.
  • a via hole 31a is formed in the insulating layer 31.
  • the via hole 31a can be formed by a UV-YAG laser, a carbon dioxide laser, an excimer laser, a dry etching method using plasma, or the like.
  • the via hole 31a can be formed by photolithography when the insulating layer 31 is formed of a photosensitive resin.
  • FIG. 7A and subsequent figures show a process of forming one of the build-up portions 30.
  • a wiring pattern 32 is formed on the insulating layer 31 by a semi-additive method, and a via 33 is formed using a via-hosole 31a.
  • the insulating layer 31 and the via hole 3 are formed by an electroless plating method. Form an electroless copper plating film on the surface of 1a.
  • the photoresist is exposed and developed to form a resist pattern. The resist pattern is formed while leaving a non-mask region corresponding to the wiring pattern 32 to be formed on the insulating layer 31.
  • an electroless plating is deposited on the non-mask region by using an electroless copper plating film as a seed layer by an electroplating method.
  • the electroless copper plating film that has been covered with the resist pattern is removed by etching. In this way, the wiring pattern 32 and the via 33 can be formed:
  • the formation of the insulating layer 31 and the formation of the wiring pattern 32 and the via 33 by such a build-up method are repeated a predetermined number of times, whereby the build-up shown in FIG.
  • An up multilayer wiring structure is formed.
  • the number of laminations of the wiring pattern 32 is 6, and the outermost wiring pattern 32 is formed with an electrode pad 32 a for external connection.
  • an overcoat layer 34 is formed on the surface of the build-up multilayer wiring structure.
  • the overcoat layer 34 is opened corresponding to the electrode pad 32a.
  • a resin material for the overcoat layer is formed on the build-up multilayer wiring structure by a printing technique.
  • a predetermined opening is formed by photolithography. In this way, a build-up portion 30 having the build-up multilayer wiring and having the surface covered with the overcoat layer .34 is formed.
  • the steps described above with reference to FIGS. 7A to 7D are performed in parallel on both sides of the core substrate 100.
  • the core substrate 100 having a laminated structure of the CFR portion 10 and the wiring portion 20 in the core, and the build-up portion 30 laminated on one surface of the core substrate 100 are formed.
  • the multilayer wiring board X1 provided is manufactured.
  • the multilayer wiring board X1 has a fine and high-density wiring structure in the build-up section 30, and the outermost wiring pattern 32 in the vinole-up section 30 has a structure for external connection.
  • the electrode pads 32a can be provided at a fine pitch. Therefore, the multilayer wiring board XI is suitable for mounting or mounting a semiconductor chip having electrodes for external connection formed at a fine pitch.
  • the CFR portion 10 of the multilayer wiring board X1 is configured to include a carbon fin material 11 having an extremely small coefficient of thermal expansion.
  • the average thermal expansion coefficient from 25 ° C. to 150 ° C. of the entire multilayer wiring board X 1 having such a CFR portion 10 is 3 to 5 pp mZ ° C. in the present embodiment. .
  • Such a multilayer wiring board XI with a low coefficient of thermal expansion has a small difference in the coefficient of thermal expansion between the semiconductor chip and the semiconductor chip. Can be suppressed.
  • the multilayer wiring board XI has a CFR section 10 with a low coefficient of thermal expansion that sufficiently lowers the coefficient of thermal expansion of the entire board, and a build-up in which fine wiring is formed by a build-up method and the coefficient of thermal expansion is relatively large. Unit 30.
  • CFR If the portion 10 and the build-up portion 30 are directly joined, the difference in the coefficient of thermal expansion between the two is relatively large, so that separation is likely to occur between the two.
  • the coefficient of thermal expansion shows an intermediate value between the CFR part 10 and the build-up part 30.
  • the net thermal expansion coefficient of the wiring portion 20 in the core is determined by the wiring pattern
  • the coefficient of thermal expansion is appropriately set between the coefficient of thermal expansion of the carbon fiber reinforced portion 10 and the coefficient of thermal expansion of the outer wiring portion 20 without being unduly affected by the coefficient of thermal expansion of 22.
  • Core wiring section is appropriately set between the coefficient of thermal expansion of the carbon fiber reinforced portion 10 and the coefficient of thermal expansion of the outer wiring portion 20 without being unduly affected by the coefficient of thermal expansion of 22.
  • the thermal expansion coefficient is generally larger for the insulating layer than for the conductor forming the wiring pattern.
  • the conductor is larger than the conductor. If the conductor constituting the wiring pattern has an excessive elastic modulus of, for example, 6 OGPa or more, the wiring pattern with a high elastic modulus generates a relatively large stress during thermal expansion, so that the net The coefficient of thermal expansion is dominated by the coefficient of thermal expansion of the wiring pattern. As a result, it may be difficult to adjust the net thermal expansion coefficient of the multilayer wiring structure as desired.
  • the wiring pattern 22 in the core-to-wiring portion 20 is made of a conductor having a low elastic modulus of 10 to 40 GPa.
  • the wiring pattern 22 having such a low dielectric constant is soft enough to appropriately follow the thermal expansion of the insulating layer 21 in the wiring portion 20 in the core, and as a result, the entire wiring portion 20 in the core is softened.
  • the coefficient of thermal expansion is dominated by the coefficient of thermal expansion of the insulating layer 21. Therefore, the net thermal B Peng rate of the wiring portion 20 in the core is not unduly influenced by the thermal expansion coefficient of the wiring pattern 22, and the thermal expansion coefficient of the carbon fiber reinforcing portion 10 is outside the core.
  • the multilayer wiring board X1 including the wiring section 20 in the core in which the coefficient of thermal expansion is appropriately set with a high degree of freedom even when the environmental temperature changes or the environmental temperature changes,
  • the bonding state between the CFR section 10 and the wiring section 20 in the core and the bonding state between the wiring section 20 in the core and the build-up section 30 can be favorably maintained.
  • FIG. 9 is a partial cross-sectional view of a multilayer wiring board X2 according to the second embodiment of the present invention.
  • the multi-layer wiring board X 2 has a glass fiber reinforced (GFR) section 50 and two CFR sections 1 0, and a core substrate 200 having a laminated structure of two core / wiring portions 20, and two build-up portions 30 laminated on both surfaces of the core substrate 200.
  • the core substrate 2-00 is provided with a through-hole via 40 extending in the thickness direction.
  • the GFR section 50 is added from a glass fiber reinforced plastic (GFRP) plate, and is composed of a glass fiber material 51 and a resin material 52 encapsulating the glass fiber material 51.
  • GFRP glass fiber reinforced plastic
  • the glass fino material 51 is, for example, a glass cloth, and is arranged so as to extend in the surface spreading direction of the GFR part 50.
  • three glass fiber members 51 are laminated in the thickness direction and embedded in the resin material 52.
  • the content ratio of the glass fiber material 51 in the GFR section 50 is 20 to 5 O vol%.
  • the resin material 52 that contains the glass fino material 51 for example, the materials described above for the resin material 12 described above can be used.
  • the CFR portion 10 is processed from a carbon fiber reinforced plastic (CFRP) plate material, and is composed of a carp-fino material 11, a resin material 12 encapsulating the material, and an insulating resin. Part 13
  • CFR portion 10 in the present embodiment has the same configuration as the CFR F10 in the first embodiment, except that the number of laminations of the carbon fiber material 11 is three.
  • the in-core wiring portion 20 is a portion in which wiring is multi-layered by a so-called batch lamination method, and has a laminated structure including an insulating layer 21 and a wiring pattern 22.
  • the build-up portion 30 is a portion where wiring is multi-layered by a so-called build-up method, and has a laminated structure including an insulating layer 31 and a wiring pattern 32.
  • An overcoat layer 34 is provided on the uppermost surface of the build-up section 30.
  • the through-hole via 40 has a wiring structure provided on both sides of the core substrate 200, that is, a wiring structure formed by the wiring pattern 22 of the wiring portion 20 in the core and the wiring pattern 32 of the build-up portion 30. Are electrically connected to each other.
  • the through-hole via 40 is formed, for example, by copper plating in the through-hole 200a formed so as to penetrate the core substrate 200.
  • FIG. 10 shows a part of the manufacturing process of the multilayer wiring board X2.
  • a manufacturing process of the multilayer wiring board X2 is represented by a partial cross-sectional view.
  • a CFRP plate 10 is prepared.
  • the CFRP plate 10 is composed of three carbon fiber materials 11 and a resin material 12 which is hardened by encapsulating the carbon fiber materials.
  • through holes 10a are formed at predetermined positions in the CFRP plate 10,.
  • the through hole 10a is formed with an opening diameter larger than the diameter of the cross section of the through hole via 40 described above. Specifically, the opening diameter of the through hole 10a is larger than the diameter of the through hole via 40 in the range of 0.2 to 1.0 mm.
  • cutting by a drill, punching by a punching die, or abrasion by a laser can be employed.
  • the two CFRP plates 10 'and the three GFRP plates 50' thus manufactured are laid up in the order shown in FIG. 10C.
  • Each of the GFP plates 50 ' is made of a glass fin material 51 and a resin material 52 that encloses the material in an unhardened state.
  • the CFRP plate 10 is pressure-bonded via the three GFRP plates 50 under the conditions of predetermined pressure and temperature.
  • the through-hole 10a of the CFR P plate 10 ' is filled with the resin material 52 of the GFRP plate 50'.
  • the resin material 52 enters the through holes 10a provided in the CFRP plate 10 'while extruding bubbles from the inside in the thickness direction of the laminated structure. Therefore, the through-hole 10a can be appropriately filled while suppressing the entry of air bubbles into the through-hole 10a in the CFR portion 10.
  • a part of the resin material 52 that fills the through hole 10a is later processed into the insulating resin part 13 of the CFR part 10.
  • the laminated structure including the GFR part 50 and the CFR part 10 is formed.
  • the laminated structure shown in FIG. 10D was used in place of the CFRP plate.
  • the steps described above with reference to FIGS. 3A and 3B are performed.
  • the innermost insulating layer 21 and the copper foil 22 ′ in the in-core wiring section 20 are laminated on the laminated structure in substantially the same manner as shown in FIG. 3B.
  • the resin material 12 derived from the pre-predator 21 'does not fill the through-hole 10a.
  • the multilayer wiring board X2 of the present embodiment can be manufactured by performing the same steps as those described above with reference to FIGS. 3C to 7D for the first embodiment.
  • the multilayer wiring board X2 includes a build-up section 30 having electrode pads 32a that can be provided at fine pitches as external connection terminals. Therefore, the multi-layer substrate X2 is suitable for mounting or mounting a semiconductor chip in which electrodes for external connection are formed at a fine pitch.
  • the CFR portion 10 of the multilayer wiring board X2 is configured to include a carbon fin material 11 having an extremely small coefficient of thermal expansion.
  • the average thermal expansion coefficient from 25 ° C. to 150 ° C. of the entire multilayer wiring board X2 having such CFR portions 10 is 3 to 5 pp ⁇ in the present embodiment.
  • Such a multilayer wiring board X2 having a low coefficient of thermal expansion has a small difference in coefficient of thermal expansion between the semiconductor chip and the semiconductor chip. A decrease in connection reliability can be suppressed.
  • the incorporation of bubbles into the through hole 10a in the CFR portion 10 is appropriately suppressed. If air bubbles enter when filling the through hole 10a with the resin material, it may not be possible to secure electrical insulation between the carpon fiber material 11 and the through hole via 40. Specifically, when filling the through hole 10a with a resin material, is there any bubbles? When entering, when forming the through hole 100a passing through the resin material, the air bubbles that had been closed up to that point are opened and the carton finwood 11 is exposed through the through hole 100a. May be. When the carbon fiber material 11 is thus exposed, the through hole via 40 formed by the through hole 100a and the carbon fiber material 11 are short-circuited.
  • the multilayer wiring board X2 similarly to the multilayer wiring board XI, between the CFR portion 10 and the core portion 3; between the line portion 20 and between the core wiring portion 20 and the vinoredo-up portion 30. Between them, a good bonding state is achieved.
  • CFRP material a material obtained by compounding a carpon fiber cloth and an epoxy resin was used.
  • a carbon fiber cloth (trade name: TORAYCA, manufactured by Toray) is impregnated with an epoxy resin varnish (a varnish containing a monomer or the like that polymerizes the epoxy resin). After drying, a 0.2 mm thick prepredder was prepared.
  • This carbon fiber cloth is a plain weave of carbon fiber yarn, which is made by bundling carbon fibers with a cross-sectional diameter of 10 or less with an average number of 1000 or more.
  • a through hole having an open P diameter of 8 mm was formed in a predetermined portion of the CFRP plate with a drill.
  • the pre-preda is a FR-4 pre-preda (product name: R-1650, manufactured by Matsushita Electric Works) in which glass cloth and epoxy resin are combined.
  • the copper foil is an electrolytic copper foil (trade name: F1-WS, manufactured by Furukawa Circuit Oil Co., Ltd.) with an elastic modulus of 22 GPa by applying an anneal treatment.
  • the pressing conditions the peak temperature was 185 ° C, the pressing time was 2 hours, and the pressure was 30 kgf Zcm 2 . At this time, the through holes in the CFRP plate were filled with a part of the luster of the pre-preda joined to both surfaces of the CFRP plate.
  • Pre-Preda is a FR-4 pre-prepreder (product name: R-1650, manufactured by Matsushita Electric Works) in which glass cloth and epoxy resin are combined.
  • the laminated board is made of FR-4 pre-predder (trade name: R-1650, manufactured by Matsushita Electric Works), which is made of glass cloth and epoxy resin, and has elasticity of 10-40 GPa through anneal treatment.
  • Electrolytic copper foil (trade name: F1-WS, manufactured by Furukawa Circuit Oil Co., Ltd.), and a predetermined wiring pattern is formed from the copper foil.
  • the pressing conditions the peak temperature and 185 ° C,.
  • To the press time 30 minutes, and the pressure and 30kg f Zcm 2.
  • a core substrate (about 1.8 mm thick) including the CFR portion and two in-core wiring portions bonded to both surfaces thereof was manufactured.
  • the average coefficient of thermal expansion from 25 ° C to 150 ° C in the plane spreading direction of the core substrate was 2.
  • a through-hole having an opening diameter of 0.35 nun was formed on the core substrate by a drill so as to pass through substantially the center of the through-hole of the CFRP plate.
  • a predetermined wiring pattern was formed on the core base surface by a semi-additive method. Specifically, first, after performing a desmear treatment on the inner wall of the through hole, an electroless copper plating film was formed on the inner wall of the through hole and on the unprocessed copper foil by an electroless plating method. Next, a resist pattern having a pattern shape corresponding to a predetermined wiring pattern was formed on the unprocessed copper foil. In forming a resist pattern, first, a dry film resist (trade name: NIT_240, manufactured by Nichigo Morton) is attached to the surface of the copper foil, and then exposed to light and developed to correspond to the wiring pattern to be formed.
  • NIT_240 manufactured by Nichigo Morton
  • a resist pattern having the following pattern shape was formed.
  • an electrolytic copper plating film was grown on the electroless copper plating film using the electroless copper plating film as a seed layer by an electroplating method.
  • a through-hole via was formed in the through-hole.
  • the copper foil not covered with the electrolytic copper plating film and the electroless copper plating film thereon were removed by etching.
  • An aqueous cupric chloride solution was used as an etching solution.
  • the resist pattern was peeled off using a 3 wt% aqueous sodium hydroxide solution. This enables the build-up section on the core substrate surface The lowest or innermost wiring pattern was formed.
  • the through-hole in which the through-hole via was already formed as described above was filled with epoxy resin.
  • build-up insulating layers were formed on both sides of the core substrate.
  • a thermoplastic polyimide resin sheet (trade name) is vacuum-pressed so as to have a thickness of 0.05 mm at a peak temperature of 200 ° C. and 30 minutes. : Espanetas, Nippon Steel Chemical Co., Ltd.) was laminated on both sides of the core substrate.
  • the average thermal expansion coefficient of this polyimide layer from 25 ° C to 150 ° C was 60 ppm /.
  • a via-horne was formed on a predetermined portion of the build-up insulating layer using a UV-YAG laser.
  • a copper wiring pattern was formed on the insulating layer by a semi-additive method.
  • vias were formed along with the copper wiring pattern by depositing copper also on the surface of the via hole.
  • an electroless copper plating film was formed on the surface of the insulating layer and the surface of the via hole by an electroless plating method.
  • the photoresist was exposed and developed to form a resist pattern.
  • the resist pattern has a pattern shape corresponding to a wiring pattern to be formed.
  • the electroplated copper was deposited on the electroless plated film not masked by the resist pattern by using the electroless copper plated film as a seed layer.
  • the electroless copper-coated film covered with the resist pattern was etched away.
  • an overcoat layer was formed on the surface of the bead-up portion by screen printing and photolithography.
  • An opening was provided at a predetermined position of the overcoat layer so that a part of the uppermost wiring pattern in the build-up portion faced as an electrode pad.
  • the average coefficient of thermal expansion from 25 ° C. to 150 ° C. in the surface spreading direction of the multilayer wiring board thus manufactured was 4. O ppm / ° C.
  • a differential expansion type thermomechanical analyzer (trade name: TMA600, manufactured by Seiko Instruments Industry) was used.
  • the amount of warpage of the multilayer wiring board of this example was measured, it was 10 ⁇ m or less in a 20 mm span of the chip mounting area provided on the surface of the multilayer wiring board.
  • a predetermined semiconductor chip having a plurality of bump electrodes for external connection is mounted on the multilayer wiring board of the present embodiment without using an underfill agent, and a semiconductor chip-one-layer wiring is obtained by a temperature cycle test.
  • the connection reliability between the substrates was examined. Specifically, the initial conduction resistance was measured at each electrical connection between the semiconductor chip and the multilayer wiring board. Next, after conducting a temperature cycle test in the range of ⁇ 65 ° C. to 125 ° C., the conduction resistance of each electrical connection was measured again. In the temperature cycle test, cooling was performed at 165 ° C for 30 minutes and heating at 125 ° C for 30 minutes was defined as one cycle, and this cycle was repeated 100 times. As a result, the resistance change rate at each electrical connection was less than 10%, and it was confirmed that good connection was maintained. After 100 cycles, no cracking or peeling occurred between the bump electrodes of the semiconductor chip and the electrode pads of the multilayer wiring board.
  • Example 2 the multilayer wiring board of this example was polished to expose its cross section, and the exposed cross section was observed with an optical microscope. Also, no peeling was observed between the in-core wiring portion and the build-up portion (out-of-core wiring portion).
  • a composite of carbon fiber cloth and epoxy resin was used as the CFRP material.
  • a carbon fiber cloth (trade name: TO RAY CA, manufactured by Toray) was coated with epoxy resin.
  • a varnish a varnish containing a monomer or the like that polymerizes into an epoxy resin
  • This carbon fiber cloth is the same as that of the first embodiment.
  • Three prepredders prepared in this way are laminated and pressed in a laminating direction at a peak temperature of 200 ° C for 30 minutes by a vacuum press to produce an unprocessed CFRP plate with a thickness of about 0.6 mm. did.
  • the pressurizing pressure at this time was 40 kgf / cm 2 .
  • the average thermal expansion coefficient of this CFRP plate from 25 ° C to 150 ° C in the surface spreading direction was 0.5 ppm / ° C.
  • a through-hole having an opening diameter of 0.8 mm was formed in a predetermined portion of the CFRP plate by means of a drill. In this way, two CFRP plates having a thickness of 0.6 mm and a plurality of through holes ( ⁇ 0.8 mm) were prepared.
  • each GFRP plate is a FR-4 pre-predator (trade name: R-1650, manufactured by Matsushita Electric Works) in which glass cloth and epoxy resin are combined, and has a thickness of 0.1 mm.
  • R-1650 manufactured by Matsushita Electric Works
  • the through holes of the CFRP plate were filled with epoxy resin derived from the GFRI 5 plate.
  • the prepredder is a FR-4 pre-preda (trade name: R-1650, manufactured by Matsushita Electric Works) in which a glass cloth and an epoxy resin are combined.
  • the copper foil is an electrolytic copper foil (brand name: Fl-WS, manufactured by Furukawa Circuit Oil Co., Ltd.) having an elastic modulus of 22 GPa by applying an annealing treatment.
  • the pressing conditions were such that the peak temperature was 185 ° C, the pressing time was 2 hours, and the pressure was 30 kgf / cm 2.
  • a pre-preda having a thickness of 0.1 mm and a thickness of 0.1 mm A laminated board having a predetermined wiring pattern on both sides, a pre-preda having a thickness of 0.1 mm, and a copper foil having a thickness of 5 m are collectively laminated using a vacuum press, and integrally laminated.
  • a core substrate was manufactured.
  • the average coefficient of thermal expansion from 25 ° C to 150 ° C in the surface spreading direction of the core substrate of this embodiment is 2.0 ppm / ⁇ C. Was.
  • a through-hole having an opening diameter of 0.35 mm was formed in the core substrate by drilling so as to pass through substantially the center of the through-hole of the CFP plate.
  • Example 1 Thereafter, in the same manner as in Example 1, the processes from the formation of the wiring pattern and the through-hole via on the surface of the core substrate to the formation of the overcoat layer are performed, whereby the GFR portion, the CFR portion, the wiring portion in the core, the build-up portion
  • the multilayer wiring board of this example having a laminated structure according to Example 1 was produced.
  • the average coefficient of thermal expansion from 25 ° C. to 150 ° C. in the surface spreading direction of the multilayer wiring board of this example was 4.0 ppm / ° C.
  • a thermo-mechanical analyzer (trade name: TMA600, manufactured by Seiko Instruments Industries) of the Peng Phang method was used. Further, when the amount of warpage of the multilayer wiring board of the present example was measured, it was 10 / im or less in a 20 mm span of the chip mounting area provided on the surface of the multilayer wiring board.
  • a predetermined semiconductor chip having a plurality of externally connected bump electrodes is mounted on the multi-layer board of the present embodiment without using an underfill agent, and a 3 ⁇ 4 cycle test is performed in the same manner as in the first embodiment.
  • a multilayer wiring board of a comparative example was manufactured.
  • the organic core substrate is obtained by forming wiring portions in the core having the same number of layers as in Example 1 on both sides of the BT resin substrate.
  • the copper wiring pattern in the wiring portion in the core is formed from an electrolytic copper foil that has not been subjected to an annealing treatment, and has an elastic modulus of 72 GPa. When the amount of warpage of the organic core multilayer wiring board of this comparative example was measured, it was about 30 over a 2 Omm span of the chip mounting area.
  • a predetermined semiconductor chip having a plurality of bump electrodes for external connection was mounted on the organic core multilayer structure ⁇ ⁇ 3 ⁇ 43 ⁇ 4 of this comparative example without using an underfill agent.
  • the connection reliability between the semiconductor chip and the multilayer substrate was examined. As a result, there was a joint where cracks were observed at the interface between the bump electrode of the semiconductor chip and the electrode pad of the multilayer wiring board in 100,000 cycles.
  • the C F.R part in which the coefficient of thermal expansion in the in-plane direction is reduced satisfactorily by containing carbon fiber cloth, and the electrolytic solution with a low elastic modulus of 22 GPa
  • the multilayer wiring boards of Examples 1 and 2 including a wiring part in a core having a wiring pattern formed of a copper foil, the semiconductor chip and the conventional organic core multilayer wiring board of Comparative Example 1 It can be seen that the connection reliability between the two is high.
  • a multilayer wiring board is provided! / It is possible to appropriately achieve a low coefficient of thermal expansion.
  • Such a wiring board is inherently suitable for mounting a semiconductor chip having a low coefficient of thermal expansion, and can be applied to a semiconductor chip mounting board, a mother board, a board for a prop card, and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

多層配線基板(X1)は、コア部(100)およびコア外配線部(30)を有する。コア部(100)は、カーボンファイバ材(11)および樹脂組成物(12)からなるカーボンファイバ強化部(10)、並びに、ガラスファイバ材(21a)を含有する少なくとも1つの絶縁層(21)と10~40GPaの弾性率を有する導体よりなる配線パターン(22)とによる積層構造を有し且つカーボンファイバ強化部(10)に接合しているコア内配線部(20)を含む。コア外配線部(30)は、少なくとも1つの絶縁層(31)および配線パターン(32)による積層構造を有し、コア内配線部(20)にてコア部(100)に接合している。

Description

明細書 多層配線基板、 その製造方法、 および、 ファイバ強化樹脂基板の製造方法 技術分野
本発明は、 半導体チップ実装基板、 マザ一ボード、 プローブカード用基板など に適用することのできる多層配線基板およびその製造方法、 並びに、 多層配線基 板の製造に用いることのできるファイバ強化樹脂基板の製造方法に関する。 背景技術
近年、 電子 «に対する高性能化および小型ィヒなどの要求に伴い、 電子機器に 組み込まれる電子部品の高密度実装ィ匕が急速に進んでいる。 そのような高密度実 装化に対応すべく、 半導体チップについては、 ベアチップの状態で配線基板に面 実装される即ちフリップチップ実装される場合が多い。
半導体チップを搭載するための配線基板については、 半導体チップの多ピンィ匕 に伴って、 配線の高密度ィ匕を達成するうえで好適な多層配線基板が採用される傾 向にある。 このような半導体チップおょぴ多層配線基板による実装構造を有する 半導体パッケージは、 所定の電子回路の一部を構成すべく、 更にマザ一ボードに 実装される。 マザ一ボードについても、 配線の高密度ィ匕を達成するうえで好適な 多層配線基板が採用される場合がある。 一方、 複数の半導体素子が造り込まれた 半導体ウェハや単一の半導体チップを検査する際に当該ウェハやチップが搭載さ れるプローブカードの基板においても、 素子やチップの多ピン化に応じて多層配 '線基板が採用されている。
フリップチップ実装においては、 一般に、 配線基板とこれに搭載された半導体 チップの間の隙間に対してアンダーフィル剤が充填される。 アンダーフィル剤が 充填されな!/ヽ状態では、 配線基板および半導体チップにおける面内方向の熱膨張 率の差に起因して、 配線基板および半導体チップの間の電気的接続の信頼性は低 Vヽ が多!/ヽ。 一般的な半導体材料による半導体チップにおける面内方向の熱膨 張率は約 3 . 5 p p mZ°Cであって、 コア基板としてガラスエポキシ基板を採用 する一般的な配線基板における面内方向の熱膨張率は 1 2〜2 0 p p m/°Cであ り、 両者の熱膨張率の差は比較的大きい。 そのため、 環境温度の変ィ匕により、 或 は、 環境温度の変ィ匕を経ることにより、 配線基板とこれに搭載されている半導体 チップとの間における電気的接続部には応力が発生しやすい。 '電気的接続部にて 所定以上の応力が発生すると、 当該接続部における半導体チップのバンプと配線 基板の電極パッドとの界面などにて、 クラックや剥がれが生じやすくなる。 フリ ップチップ実装における半導体チップと配線基板の間に充填されるアンダーフィ ル剤は、 電気的接続部に発生するこのような応力を緩和する機能を有する。 この 応力緩和機能により、 電気的接続部におけるクラックや剥れが抑制され、 フリツ プチップ実装における接続信頼性の確保が図られる。
しかしながら、 大型の半導体チップを配線基板に実装する場合には、 アンダー フィル剤の応力緩和機能のみでは、充分な接続信頼性を確保できなレ、 ^が多レ、。 配線基板および半導体チップの熱膨張率の差に起因する両者の熱膨張差の絶対量 は、 チップが大型であるほど大きくなるためである。 熱膨張差が大きいほど、 電 気的接続部にて発生する応力も大きくなる。
また、 半導体ウェハや比較的大型の半導体チップをプローブカードに搭載し、 これらの所機能をプロ一ビングしながら検査する際には、 ウェハまたはチップと プローブカードとの間で熱膨張率差が大きいと、 当該ウェハまたはチップの電極 とプローブカードのプローブピンとの位置ずれが大きくなる。 その結果、 適切な テストを実行できない事態を招く場合がある。
配線基板および半導体チップにおける面内方向の熱膨張率差に起因する上述の 不具合を解消ないし軽減するための手法の一つとして、 熱膨張率の小さな配線基 板を採用することが考えられる。熱膨張率の小さな配線基板としては、従来より、 低熱膨張率の金属材料をコア基板として採用する配線基板が知られている。 金属 コア基板を構成する金属材料としては、 一般に、 アルミニウム、 鲖、 ケィ素鋼、' ニッケル一鉄合金、 C I C (銅 Zインパー/銅の積層構造を有するクラッド材) などが採用される。 しかしながら、 金属材料は比重が相当程度に大きいので、 得 られる配線基板の重量が大きくなり、 金属コア基板を採用するのは好ましくない 場合がある。 また、 金属コア基板は、 微細なプロセスによる加工性に乏しく、 例 えば、 穴開けや薄板化が困難な が多い。
一方、 配線基板の熱膨張率を低減する手法として、 炭素糸 維材料を利用する技 術が知られている。 そのような技術は、 例えば、 特開昭 60—140898号公 報、 特開平 11—40902号公報、 および特開 2001— 332828号公報 に開示されている。
特開昭 60-140898号公報には、 炭素灘シートを含有する絶縁層であ るグラフアイト層と銅配線とが交互に積層された多層配線構造を有する多層配線 基板が開示されている。炭素繊維の熱膨張率は、一般に、一 1〜1 p pm/°C (2 5 °C) 程度であり、 このように熱膨張率の小さ 1/ヽ炭素 ¾锥シートを含有するダラ フアイト層を備えるため、当該多層配線基板の熱膨張率は小さい。 しかしながら、 特開昭 60— 140898号公報によると、 このような配線基板の多層配線構造 は、 いわゆる一括積層法により形成される。 一括積層法では、 微細な多層配線構 造ひいては微細なピッチの外部接続用電極を形成することが困難であることが知 られている。 そのため、 特開昭 60-140898号公報に開示されている配線 基板は、 外部接続用の電極力 S微細なピッチで形成された半導体チップを搭載する のには適していない。
特開平 11—40902号公報には、 基材として炭素維維シートを含有するコ ァ基板の両面に、 ガラス繊維を含有するプリプレダによる絶縁層と銅配線とが積 層された多層配線構造を有する多層配線基板が開示されている。 コァ基板が炭素 繊維シートを含有するため、 当該配線基板の熱膨張率は小さい。 しかしながら、 特開平 1 1—40902号公報によると、このような配線基板の多層配線構造は、 一括積層法により形成される。 そのため、 特開平 11—40902号公報に開示 されて Vヽる配線基板は、 外部接続用の電極が微細なピッチで形成された半導体チ ップを搭載するのには適していない。
特開 2001— 332828号公報には、 炭素鏃锥を含有する絶縁層からなる コア基板の両面に、 ガラス練離を含有しないプリプレダによる絶縁層と銅配線の 積層構造を有する配線基板が開示されている。 しかしながら、 炭素系条»を含有 する絶縁層からなるコァ基板と、 ガラス ¾維を含有しな ヽプリプレダとの熱膨張 率の差は、 相当程度に大きい。 熱膨張率差が大きいと、 コア基板と絶縁層とは剥 離しやすい。 コア基板から絶縁層が剥離すると、 絶縁層上に形成されている配線 に対して不当な応力が作用して当該配線が断線してしまう場合がある。 したがつ て、 特開 2 0 0 1— 3 3 2 8 2 8号公報に開示されている技術によると、 全体の 熱膨張率が小さな配線基板を適切に作製することが困難な場合がある。 発明の開示
本発明は、 このような事情のもとで考え出されたものであって、 微細な配線構 造を具備することができ且つ適切に低熱膨張率ィ匕を図ることのできる多層配線基 板およびその製造方法、 並びに、 多層配線基板の製造に用いることのできるファ ィパ強化樹脂基板の製造方法を、 提供することを目的とする。
本発明の第 1の側面によると多層配線基板が提供される。この多層配線基板は、 カーボンフアイノ材および樹脂組成物からなるカーボンフアイバ強ィヒ部、並びに、 ガラスフアイパ材を含有する少なくとも 1つの絶縁層と 1 0〜4 0 G P aの弾性 率を有する導体よりなる配線パターンとによる積層構造を有し且つカーポンファ ィパ強ィ匕部に接合しているコア内配線部、 を含むコア部と、 少なくとも 1つの絶 縁層および配線パターンによる積層構造を有し且つコァ内配線部にてコァ部に接 合しているコア外配線部と、 による積層構造を備える。
このような構成の多層配線基板においては、 微細な配線構造を具備することが できる。 本発明の第 1の側面に係る多層配線基板におけるコア外配線部は、 絶縁 層と配線パターンとの積層構造を有する。 当該絶縁層は、 カーポンファィパ材や ガラスファイノ材などの繊維部材を含有しない。 そのため、 コア外配線部は、 い わゆるビルドアップ法により形成することが可能である。 ビルドアップ法による 多層配線構造などの積層配線構造の形成においては、 微細な配線パターンを高密 度で形成できることが知られている。 したがって、 本発明におけるコア外配線部 については、 ビルドアップ法により微細配線を高密度で形成することができる。 コア外配線部にて微細配線を具備することができるため、 コア外配線部の最上 位な!/ヽし最外の配線パターンにおいて、 外部接続用の電極部を微細なピッチで設 けることができる。 この場合、 本発明の第 1の側面に係る多層配線基板に対して は、 外部接続用の電極が微細なピッチで形成された半導体チップを実装な ヽし搭 載することが可能となる。 このように、 本発明の第 1の側面に係る多層配線基板 は、 微細な配線を具備することができるので、 半導体チップの多ピン化、 すなわ ち高密度実装に適切に対応することが可能なのである。
本発明の第 1の側面に係る多層配線基板においては、 適切に低熱膨張率ィ匕を図 ることができる。 具体的には、 第 1の側面の多層配線基板によると、 カーボンフ アイパ強化部とコア内配線部の間、 および、 コア内配線部とコア外配線部の間に おいて、 良好な接合状態を達成しつつ、 多層配線基板全体の正味の熱膨張率を適 切に低減することができる。
カーボンファイバ強化部は、 カーポンファイノ材を基材として含有する。 カー ボンファイバ材としては、 例えば、 カーボンファイバメッシュ、 カーボンフアイ パクロス、 カーポンファィパ不織布、 チョップドファイバの形態のカーポンファ ィパが挙げられる。 或は、 カーボンファイバ材としては、 一方向性カーポンファ ィパシート交差積層構造を有するカーボンファイバが挙げられる。 カーポンファ イノ材は、一般に、 一:!〜 1 p p mZ°C ( 2 5 °C)程度の小さな熱膨張率を示す。 カーボンファイバ強化部の内部においては、 このように熱膨張率の小さなカーボ ンフアイパ材が、 当該樹脂部の面内方向に展延している。 そのため、 カーボンフ アイバ強化部の面内方向における熱膨張率については、 カーポンファイノ材の形 態の選択、 および、 カーボンファイバ強化部における ーボンファイバ材の含有 率の調節により、 相当程度に小さく設定することができる。 多層配線基板全体に おける面内方向の熱膨張率は、 カーボンファイバ強ィ匕部の熱膨張率に強く依存す るため、 例えばカーボンファィバ強化部におけるカーポンファィバ材の含有率を 調節することによって、 多層配線基板における面内方向の熱膨張率を半導体チッ プのそれに近似する値に設定することも可能である。
一方、 コア内配線部においては、 絶縁層はガラスファイバ材を含有し、 且つ、 導体パターンは、 1 0〜4 0 G P aの弾性率を有する導体よりなる。 当該弾性率 は、 いわゆる縦弾性率 (ヤング率) である。 このような構成によると、 コア內配 線部の熱膨張率にっ ヽて、 上述のカーボンファィパ強化部の熱膨張率と上述のコ ァ外配線部の熱膨張率の間に適切に調節することが可能である。
ガラスフアイノ材は、カーボンファイバ材ょりも大きな熱膨張率を有し、且つ、 樹脂材料よりも小さな熱膨張率を有する。 また、 当該ガラスファイノく材は、 コア 内配線部における絶縁層の内部にて当該絶縁層の面広がり方向に展延している。 したがって、 コア内配線部の絶縁層自体の熱膨張率は、 カーボンファイバ強化部 の熱膨張率と、 を含有しない樹脂材料よりなる絶縁層が有意な体積を占める コァ外配線部の熱膨張率との間の値をとる。
また、 コア内配線部における配線パターンは、 1 0〜4 0 G P aの低レ、弾性率 を有する導体よりなる。 このような低弹性率の配線パターンはコア内配線部にお ける絶縁層の熱膨張に適切に追随するほどに軟質であり、 従って、 コア内配線部 全体の熱膨張率においては絶縁層の熱膨張率が支配的となる。 具体的には、 コア 内配線部において配線パターンが接合している絶縁層が当該配線パターンよりも 小さな熱膨張率を有する場合、 加熱時における当該配線パターンの膨張は、 絶縁 層の熱膨張と同程度に小さく、 絶縁層の熱膨張を不当に助長しない。 配線パター ンが充分に軟質(低弾性) であるため、力 P熱時において、配線パターンの膨張は、 より小さな熱膨張率を有する絶縁層により抑制されるのである。 配線パターンが 接合している絶縁層が当該配線パターンよりも大きな熱膨張率を有する場合、 加 熱時における当該配線パターンの膨張は、 絶縁層と熱膨張と同程度に大きく、 絶 縁層の熱膨張を不当に阻まない。 配線パターンが充分に軟質 (低弾性) であるた め、 加熱時において、 配線パターンは、 より大きく膨張する絶縁層に追随するの である。 このように、 1 0〜4 0 G P aの低い弾性率を有する導体よりなる配線 パターンは、 コア内配線部にぉレヽて有意な体積を占める絶縁層の熱膨張を阻害し ない。 したがって、 コア内配線部の正味の熱膨張率については、 配線パターンの 熱膨張率に不当に左右されずに、 カーポンファィバ強化部の熱膨張率おょぴコア 外配線部の熱膨張率の間において、 高い自由度で適切に設定することができる。 本発明の第 1の側面に係る多層配線基板は、 上述のように、 基板全体の熱膨張 率を充分に低下せしめる低熱膨張率のカーボンファィパ強化部と、 微細配線を形 成することは可能であるがカーボンファィバ強化部との熱膨張率差が比較的大き なコァ外配線部と、 配線パターンからの不当な影響を受けずにカーポンファィパ 強ィ匕部の熱膨張率とコア外配線部の熱膨張率の中間の熱膨張率を有するように適 切に熱膨張率を設定することのできるコア内配線部と、 を備える。 したがって、 第 1の側面に係る多層配線基板によると、 カーボンファイバ強化部とコア内配線 部との間における接合状態、 および、 コア内配線部とコア外配線部との間におけ る接合状態は良好を維持しつつ、 多層配線基板全体の正味の熱膨張率を低減する ことができる。
このように、 本発明の第 1の側面によると、 多層配線基板にお!、て、 微細な配 線構造を具備することができ、 且つ、 適切に低熱膨張率化を図ることができるの である。 このような多層配線基板は、 外部接続用の電極部が微細なピッチで設け られ且つ本来的に低熱膨張率の半導体チップを搭載するうえで好適である。
本発明の第 2の側面によると他の多層配線基板が提供される。 この多層配線基 板は、 ガラスファイバ材を含有する少なくとも 1つの絶縁層と 1 0〜4 0 G P a の弾性率を有する導体よりなる配線パターンとによる積層構造を各々が有する第 1およぴ第 2のコア内配泉部、 並びに、 カーボンフアイバ材ぉよぴ榭脂組成物か らなり且つ第 1のコア内配線部と第 2のコア内配線部の間に介在するカーボンフ アイパ強化部、 を含むコア部と、 少なくとも 1つの絶縁層および配線パターンに よる積層構造を有し且つ第 1のコア内配線部にてコア部に接合している第 1のコ ァ外配線部と、 少なくとも 1つの絶縁層および配線パターンによる積層構造を有 し且つ第 2のコア内配線部にてコァ部に接合して 、る第 2のコァ外配,線部と、 に よる積層構造を備える。
このような構成の多層配線基板は、 本発明の第 1の側面に係る多層配線基板の 構成を含んでいる。 したがって、 本発明の第 2の側面によっても、 第 1の側面に 関して上述したのと同様の効果が奏される。 加えて、 第 2の側面に係る多層配線 基板は対称的な積層構造を有する。 具体的には、 2つのコア内配線部がカーボン ファイバ強化部の両側に配設されており、 且つ、 2つのコア外配線部がカーボン ファイバ強ィ匕部の両側に配設されている。 したがって、第 2の側面に係る構成は、 多層配線基板の反り量を低減するうえで好適である。
本発明の第 3の側面によると他の多層配線基板が提供される。 この多層配線基 板は、 各々がカーボンフアイノ材およぴ樹脂組成物からなる第 1およぴ第 2の力 一ボンファイバ強化部、 ガラスファイバ材およぴ榭脂組成物からなり第 1のカー ポンファィパ強ィ匕部と第 2のカーボンフアイバ強化部の間に介在するガラスファ ィパ強化部、 ガラスファイバ材を含有する少なくとも 1つの絶縁層と 1 0〜4 0 G P aの弾性率を有する導体よりなる配線パターンとによる積層構造を有し且つ ガラスフアイパ強化部とは反対の側にて第 1のカーボンフアイパ強ィ匕部に接合し ている第 1のコア内配線部、 並びに、 ガラスファイノく材を含有する少なくとも 1 つの絶縁層と 1 0〜4 0 G P aの弾性率を有する導体よりなる配線パター とに よる積層構造を有し且つガラスフアイバ強化部とは反対の側にて第 2のカーボン ファイバ強化部に接合している第 2のコア内配線部、 を含むコア部と、 少なくと も 1つの絶縁層および配線パターンによる積層構造を有し且つ第 1のコア内配線 部にてコア部に接合している第 1のコア外配線部と、 少なくとも 1つの絶縁層お よぴ配線パターンによる積層構造を有し且つ第 2のコア内配線部にてコア部に接 合している第 2のコァ外配線部と、 による積層構造を備える。
このような配線基板は、 本発明の第 1の側面に係る配線基板の構成を含んでい る。 したがって、 本発明の第 3の側面によっても、 第 1の側面に関して上述した のと同様の効果が奏される。 加えて、 第 3の側面に係る構成は、 対称的な積層構 造を有するため、 配線基板の反り量を低減するうえで好適である。
好ましくは、 カーボンファイバ強化部は、 当該カーボンファイバ強化部の厚み 方向に延ぴ且つ絶縁材料で被覆されているスルーホールビアを有する。 このよう な構成によると、 コア外配線部の配線パターンは、 スルーホールビアを介して、 カーボンファイバ強化部の反対側に電気的に引き出すことが可能である。 また、 スルーホールビアが絶縁材料により被覆されているので、 カーボンファイバ強化 部内において、 カーボンファイバ材とスルーホールビアとの絶縁状態を適切に確 保することができる。
好ましくは、配線パターンを構成する導体は、電解銅箔または圧延銅箔である。 電解銅箔や圧延銅箔は、 絶縁層と積層構造を成す配線パターンを形成する材料と して好適に用いることができる。
好ましくは、 カーボンファイバ強化部の樹脂組成物はフイラ一を含有する。 こ の場合、樹脂組成物におけるフィラーの含有率は、 5〜3 O vol%であるのが好ま しい。 また、 フイラ一は、 例えば、 S i O 2、 S i 3 N4、 A l 2 O 3、 A 1 N、 Z r 02、 ムライト、 ホウケィ酸ガラス、 ァノレミノケィ酸ガラス、 ァノレミノホウケ ィ酸ガラス、 石英ガラス、 またはカーボンブラックよりなる。 カーボンファイバ 強ィ匕部の樹脂組成物がフィラーを含有する場合、 当該樹脂組成物において等方的 に熱膨張率が低下する。'したがって、 樹脂組成物へのフィラーの添加は、 カーボ ンファイバ強化部の熱膨張率を低下せしめるうえで好ましい場合が多い。
好ましくは、 カーボンファイバ材は、 メッシュ、 織布、 不織布、 またはチヨッ プドファイノ布の形態、 若しくは、 一方向性カーボンファイバシート交差積層構 造を有する。 一方向性カーボンファイバシート交差積層構造においては、 複数の + カーボンファイバが一方向に並列した複数のシートが、 隣接シート間で並列方向 が交差するように積層している。 好ましくは、 カーボンファイバ強化部における カーボンファイバ材の含有率は、 3 0〜8 O vol%である。カーボンファイバ材の 形態の選択、 および、 カーボンファイバ強化部におけるカーボンファイバ材の含 有率の調節により、カーボンファイバ強化部の熱膨張率を調節することができる。 本発明の第 4の側面によると多層配線基板の製造方法が提供される。 この製造 方法は、 第 1配線パターン形成用の導体箔を、 当該導体箔の弾性率が 1 0〜4 0 G P aとなるようにァニーノレするための、 ァニール工程と、 ガラスファイバ材を 含有する少なくとも 1つの絶縁層と導体箔から形成された第 1配線パターンとに よる積層構造を有する第 1配線部を、 カーポンファィパ材ぉよび樹脂組成物から なるカーボンファイバ強化部の上に形成するための工程と、 少なくとも 1つの絶 縁層および第 2配線パターンによる積層構造を有する第 2配線部を、 第 1配線部 の上に形成するための工程と、 を含む。
このような方法によると、 第 1の側面に係る多層配線基板を適切に製造するこ とができる。 したがって、 本発明の第 4の側面によると、 製造される多層配線基 板において、 第 1の側面に関して上述したのと同様の効果が奏される。 .
本発明の第 4の側面において、 好ましくは、 導体箔は電解銅箔であり、 ァニー ル工程では、 電解銅箔は 2 0 0〜3 0 0 °Cでァニールされる。 ァニール工程にお けるこのようなカロ熱温度範囲は、 電解銅箔の弾性率を 1 0〜 4 0 G P aにまで低 下せしめるうえで好適である。 導体箔としては、 電解銅箔に代えて圧延銅箔を用 いることができる。 この^、 ァニーノレ工程では、 圧延銅箔は 1 5 0〜2 5 0 °C でァニールされる。 ァニール工程におけるこのような加熱温度範囲は、 圧延銅箔 の弹十生率を、 配線形成前に 1 0〜4 0 G P aにまで低下せしめるうえで好適であ る。
本発明の第 5の側面においては多層配線基板の他の製造方法が提供される。 こ の製造方法は、 ガラスファイバ材を含有する少なくとも 1つの絶縁層と圧延銅箔 力 形成された第 1配線パターンとによる積層構造を有する第 1配線部を、 カー ボンフアイノ材およぴ樹脂組成物からなるカーボンフアイバ強化部の上に形成す るための、 1 5 0 °C以上の加熱処理を含む工程と、 少なくとも 1つの絶縁層およ び第 2配線パターンによる積層構造を有する第 2配線部を、 前記第 1配線部の上 に形成するための工程と、 を含む。
圧延銅箔は、 1 5 0 °C以上の力!]熱温度で弾性率が有意に低下し得る。 また、 第 1配線部ないしコア内配線部を形成する際のいわゆる一括積層法におけるプレス 時の加熱温度は、 1 5 0 °Cを越える場合が多い。 したがって、 本発明の第 5の側 面によると、 第 1配線部の第 1配線パターンを形成するための導体箔として圧延 銅箔を用いる場合には、 当該導体箔に対して事前にァニール処理を施さずとも、 第 1配線部において、 1 0〜4 0 G P aの低弹性率の配線パターンを形成するこ とができる。
本発明の第 6の側面によるとフアイパ強化樹脂基板の製造方法が提供される。 この製造方法は、 カーポンファイノ材ぉよび樹脂組成物からなり且つ第 1貫通孔 を有する第 1のカーポンファィパ強化板と、 カーボンフアイノ材および樹脂組成 物からなり且つ第 1貫通孔に対応する第 2貫通孔を有する第 2のカー
パ強化板との間に、 樹脂組成物を含む樹脂材を介在させるための、
程と、 第 1のカーボンファイバ強化板および第 2のカーボンファイバ強化板を、. 樹脂材における樹脂組成物が第 1貫通孔および第 2貫通孔を填塞するように、 榭 月旨材を介して圧着するための工程と、 を含む。
このような方法によると、 カーボンファイバ強化部を含むコア部ないしコア基 板を製造するのに用いることができるフアイパ強化樹脂基板を適切に製造するこ とができる。 本発明の第 6の側面においては、 2枚のカーボンファイバ強化板に 設けられている、 スルーホールビア形成用の各貫通孔には、 樹脂組成物が、 積層 構造体の厚み方向の内側から気泡を押し出しつつ進入する。 したがって、 本発明 の第 6の側面によると、 カーボンファイバ強ィヒ部における貫通孔への気泡の混入 を抑制しつつ、 当該貫通孔を適切に填塞することができるのである。
本発明の第 6の側面において、 好ましくは、 樹脂材は、 ガラスファイバおよび 樹脂組成物からなるガラスファイバ強化板である。 このような構成によると、 力 一ボンファイバ強化部およびガラスファイバ強化部よりなる積層構造を有する基 板を製造することができる。 当該基板は、 本発明の第 3の側面におけるコア部を 形成するのに好適に用いることができる。 図面の簡単な説明
図 1は、 本発明の第 1の実施形態に係る多層配線基板の部分断面図である。 図 2 Aおよび図 2 Bは、 図 1に示す多層配線基板の製造方法における一部のェ 程を表す。
図 3 A〜図 3。は、 図 2 Bに続く工程を表す。
図 4 Aおよぴ図 4 Bは、 図 3 Cに続く工程を表す。
図 5 A〜図 5 Bは、 図 4 Bに続く工程を表す。
図 6は、 図 5 Bに続く工程を表す。
図 7 A〜図 7 Dは、 図 6に続く工程を表す。
図 8は、 各種銅箔の物理的性質が掲げられた表である。
図 9は、 本発明の第 2の実施形態に係る多層配線基板の部分断面図である。 図 1 0 A〜図 1 0 Dは、 図 9に示す多層配線基板の製造方法における一部のェ 程を表す。 発明を実施するための最良の形態
図 1は、本発明の第 1の実施形態に係る多層配線基板 X 1の部分断面図である。 多層配線基板 X Iは、 カーボンファイバ強ィ匕 (C F R) 部 1 0および 2つのコア 内酉 Βϋ部 2 0による積層構造を有するコァ基板 1 0 0と、 当該コア基板 1.0 0の 両面に積層形成された 2つのビルドアップ部 3 0とを備える。 コア基板 1 0 0に は、 その厚み方向に延びるスルーホールビア 4 0が設けられている。
C F R部 1 0は、 カーボンファイバ強化プラスチック (C F R P) の板材から 加工されたものであり、 カーボンファイバ材 1 1と、 これを包容して硬ィヒしてい る樹月旨材料 1 2と、 絶縁樹 S旨咅 15 1 3とからなる。
カーボンファイノ材 1 1は、 本実施形態では、 カーボンファイバを束ねたカー ボンファイバ糸により織られたカーボンファイバクロスであり、 C F R部 1 0の 面広がり方向に展延するように配されている。 本実施形態では、 5枚の力 ボン プアイノく材 1 1が、 厚み方向に積層して樹脂材料 1 2に埋設されている。 カーボ ンファイバ材 1 1としては、 カーボンファイバクロスに代えて、 カーボンフアイ バメッシュ、 カーポンファィパ不織布、 または、 チョップドファイバの形態の力 一ポンファィパを使用してもよい。 或は、 カーボンファイバ材としては、 一方向 性カーボンファイバシート交差積層構造を有するカーボンファイバを使用しても よい。 C F R部 1 0におけるカーボンファイバ材 1 1の含有率は、 3 0〜8 0 vol%である。本実施形態では、 これらの構成によって、 〇 1¾部1 0の面広がり 方向における 2 5 °Cから 1 5 0 °Cまでの平均熱膨張率は一 1 p p m/°C以上であ つて 1 0 p p mZ°C未満とされている。 .
カーボンファイバ材 1 1を包容する榭脂材料 1 2としては、 例えば、 ポリサル ホン、 ポリエーテルサルホン、 ポリフエニルサルホン、 ポリフタルァミ ド、 ポリ アミドイミド、 ポリケトン、 ポリアセタール、 ポリイミド、 ポリカーボネート、 変性ポリフエ二レンエーテル、 ポリフエ二レンオキサイ ド、 ポリブチレンテレフ タレート、 ポリアタリレート、 ポリスノレホン、 ポリフエ二レンスノレフイ ド、 ポリ エーテルエーテルケトン、 テトラフルォロエチレン、 エポキシ、 シァネートエス テル、 ビスマレイミドなどが挙げられる。
絶縁樹脂部 1 3は、 C F R部 1 0のカーボンファィパ材 1 1とスルーホールビ ァ 4 0との間の電気的絶縁を確保するためのものである。 絶縁樹脂部 1 3を構成 するための材料としては、 樹脂材料 1 2に関して上掲した樹脂を採用することが できる。
コア内配線部 2 0は、 いわゆる一括積層法により配線が多層化された部位であ り、 絶縁層 2 1および配線パターン 2 2による積層構造を有する。
絶縁層 2 1は、 ガラスクロス 2 1 aに樹脂材料 2 1 bを含浸させてなるプリプ レグを用いて形成されたものであって、 当該樹脂は硬ィ匕されている。 図の簡潔化 の観点より、 図 1において、 ガラスクロス 2 l aは、 C F R部 1 0の側から 3段 目の絶縁層 2 1についてのみ表し、 他の絶縁層 2 1については省略する。 絶縁層 2 1を構成するための樹脂材料 2 1 bとしては、 例えば、 樹脂材料 1 2に関して 上掲した樹脂を採用することができる。 本実施形態では、 絶縁層 2 1の面広がり 方向における 2 5°Cから 1 5 0°Cまでの平均熱膨張率は、 1 0 p p
Figure imgf000015_0001
あって 2 0 p p mZ°C未満とされている。
配線パターン 2 2は、 弾性率 1 0〜4 0 G P a ( 2 5 0 °C) の導体より、 各々 所望の形状を有している。 当該導体は、 例えば、 電解銅箔や圧延銅箔を所定の条 件下でァニールすることによって得ることができる。各層の配線パターン 2 2は、 スルーホールビア 4 0によって相互に電気的に接続している p
ビルドアップ部 3 0は、 いわゆるビルドアップ法により配線が多層化された部 位であり、 絶縁層 3 1および配線パターン 3 2による積層構造を有する。
絶縁層 3 1は、 例えば、 樹脂材料 1 2に関して上掲した樹脂により構成するこ とができる。 本実施形態では、 絶縁層 3 1の面広がり方向における 2 5でから 1 5 0 °Cまでの平均熱膨張率は、 2 0 p p mZ°C以上であって 1 0 0 p p mZ°C未 満とされている。
配線パターン 3 2は、 本実施形態では銅めつきにより構成されており、 各々、 所望の形状を有している。 隣接する層に形成されている配線パターン 3 2は、 ビ ァ 3 3により相互に電気的に接続している。 最上位ないし最外の配線パターン 3 2には、 外部接続用の電極パッド 3 2 aが形成されている。 ビルドアップ部 3 0 の最上表面には、 電極パッド 3 2 aに対応して開口しているオーバーコート層 3 4が設けられている。
スルーホールビア 4 0は、 ア基板 1 0 0の両側に設けられている配線構造、 即ち、 コア内配線部 2 0の配線パターン 2 2およびビルドアップ部 3 0の配線パ ターン 3 2による配線構造を、 電気的に接続するためのものである。 スルーホー ルビア 4 0は、 コア基板 1 0 0を貫通するように形成されたスルーホール 1 0 0 aにおいて、 例えば銅めつきにより形成されている。 本発明では、 銅めつきに代 えて、 或は銅めつきにカ卩えて、 銀粉末や銅粉末を含有する導電ペーストをスルー ホール 1 0 0 aに対して充填することによってスルーホールビアを形成してもよ 図 2 A〜図 7 Dは、 多層配線基板 X 1の製造方法を表す。 '図 2 A〜図 7 Dにお いては、 多層配線基板 X 1の製造過程を部分断面図により表す。
多層配線基板 X 1の製造においては、 まず、 図 2 に示すょぅな〇?1 ?板1 0, を用意する。 CFRP板 10' は、 本実施形態においては、 5枚のカーボン ファイバ材 11と、 これを包容して硬ィ匕している樹脂材料 12と力 らなる。 CF RP板 10, の作製においては、 例えば、 まず、 1枚のカーポンファィパ材 1· 1 に対して液状の樹脂材料 12を含浸させる。 次に、 未硬化状態を維持しつつ樹脂 材料 12を乾燥させることによって、 カーボンファイバ強化プリプレダを作製す る。 次に、 このようにして作製したプリプレダを 5枚積層し、 力 Π熱下で積層方向 に加圧することによって、 5枚のプリプレダを一体ィ匕させる。 このようにして、 CFRP板 10' を作製することができる。 図の簡潔ィ匕の観点より、 多層配 ,镍基 板 XIの製造方法に関する以降のェ 図においては、 カーボンファイバ材 11を 省略する。
次に、 図 2Bに示すように、 CFRP板 10, における所定の箇所に貫通孔 1 0 aを形成する。 貫通孔 10 aは、 上述のスルーホールビア 40の横断面の直径 よりも大きな開口径で形成される。 具体的には、 貫通孔 10 aの開口径は、 スル 一ホーノレビア 40の直径よりも 0. 2〜: 1. 0 mmの範囲で大きい。 貫通孔 10 aを形成する手法としては、 ドリルによる切削加工、 パンチング金型による打ち 抜き加工、 或は、 レーザによるァプレーシヨン加工を採用することができる。 次に、 このようにして加工された CFRP板 10' と、 プリプレダ 21' と、 銅箔 22, とを、 図 3 Aに示す順序でレイァップする。
プリプレダ 2 は、 ガラスクロス 2 l aと、 これを包容する未硬ィ匕の樹脂材 料 2 l bとからなる。 プリプレダ 21' は、 例えば、 ガラスクロス 2 l aに対し て液状の樹脂材料 21 bを含浸させた後、 未硬化状態を維持しつつ樹脂材料 21 bを乾燥させることによって、 作製することができる。 図の簡潔化の観点より、 多層配線基板 X 1の製造に関する図 3 Aから後の図においては、 ガラスクロス 2 1 aを省略する。
銅箔 22,は、電解銅箔または圧延銅箔であり、 10〜40GPaの弾性率(ャ ング率) を有する。銅箔 22' の厚みは例えば 18μπιである。本実施形態では、 銅箔 22' には、 図 3 Αに示すレイアップ工程の前に、 その弾性率が 10〜40 GP aとなるように、 ァニール処理が施される。 電解銅箔の場合、 ァニール処理 にお!/、て加熱温度を 200〜300°Cとし、 加熱時間を 0. 5〜 2時間とするの が好ましい。 また、 圧延銅箔の場合、 カロ熱温度を 150〜250°Cとし、 加熱時 間を 0. 5〜 2時間とするのが好ましい。 図 8は、 各種銅箔の物理的諸性質の一 例を示す。 図 8に示されているように、 電解銅箔および圧延銅箔は、 ァニール処 理により、 10〜40GPaの範囲の弾性率を示し得る。 これに対し、 ァニール 処理を経ていな ヽ市販の電解銅箔および圧延銅箔は、 60 G P a以上の高弾性率 ないし高剛性を示す。
銅塊の弾性率は一般に 130 G P a程度であり、 一般的に市販されている電解 銅箔およぴ圧延銅箔の弾性率は、 この値に準じて 60 G P a以上の高弾性率を示 す。 本実施形態では、 このように高弾性率ないし高剛性の銅箔を、 ー且ァニール 処理することにより、 当該銅箔の弾性率を低下せしめる。 ァニール処理により銅 の再結晶化が進み、 その結果、 当該銅の結晶性が向上して弾性率が低下すること 力 知られている。
本発明においては、 銅箔 22' として圧延銅箔を用いる場合には、 ァニール処 理を別途行なわなくてもよい場合がある。 圧延銅箔は、 150°C以上の加熱温度 で弾性率が有意に低下し得るので、例えばコア内配線部 20の形成過程において、 150°C以上にて充分な時間、 銅箔 22' が加熱される場合には、 事前にァニー ル処理を施さずとも、 銅箔 22 ' において 10〜40GPaの低弾性率を達成す ることができる。
多層配線基板 X 1の製造においては、 次に、 図 3 Aに示す順序でレイアップさ れた積層構造体を加熱下にて厚み方向にプレスする。 これにより、 図 3 Bに示す ように、 プリプレダ 21' の樹脂材料 21 bが熱硬ィ匕することによって CFRP 板 10' と銅箔 22, とが一体ィ匕される。 このとき、 CFRP板 10, の貫通孔 10 aは、 プリプレダ 21 ' に由来する樹脂材料 21 bにより填塞される。 貫通 孔 10 aの填塞については、 このような一括積層前に、 プリプレダ 21, 由来の 樹脂材料 21 bとは別の樹脂材料を穴埋め樹脂として用いて予め行っておいても よい。 このようにして、 C F R部 1 0と、 コア内配線部 2 0における最下位ない し最内の絶縁層 2 1とが形成される。
次に、 銅箔 2 2 ' をパター-ングすることによ-り、 図 3 Cに示すように、 コア 内配線部 2 0における最下位なレヽし最内の配線パターン 2 2を形成する。 配線パ ターン 2 2の形成においては、 まず、 同箔2 2 ' の上にレジストパターンを形成 する。 当該レジストパターンは、 配線パターン 2 2に対応する所定のマスクパタ ーン形状を有する。 次に、 当該レジストパターンをマスクとして銅箔 2 2 ' に対 してエッチング処理を施すことにより、 配線パターン 2 2を形成する。.エツチン グ液としては、 塩化第二銅水溶液を使用することができる。 以降の銅エッチング についても、 このエッチング液を使用することができる。 この後、 レジストパタ ーンを剥離する。
次に、 このようにして形成された積層構造体と、 プリプレダ 2 1 ' と、 積層板 2 0, と、 銅箔 3 2 ' とを、 図 4 Aに示す厦序でレイァップする。
各積層板 2 0 ' は、 両面銅張板から加工されたものであって、 ガラスクロス 2 1 aと、 これを包容して硬ィヒしている樹脂材料 2 1 bと、 所定の配線パターン 2 2とからなる。 積層板 2 0, の作製においては、 例えば、 まず、 ガラスクロス 2 1 aに対して液状の樹脂材料 2 1 bを含浸させる。 次に、 未硬ィヒ状態を維持しつ つ樹脂材料 2 1 bを乾燥させることによって、 ガラスクロス強ィ匕プリプレダを作 製する。 次に、 このようにして得られたプリプレダを加圧して加熱することによ つて熱硬化させつつ、 両面に銅箔を圧着させる。 本実施形態では、 当該銅箔は、 その弾性率が 1 0〜 4 0 G P aとなるように、 予めァニール処理が施されたもの である。次に、配線形成を目的とする銅箔の上にレジストパターンを形成した後、 当該レジストパターンをマスクとして銅箔に対してエッチング処理を施すことに よって、 配線パターン 2 2を形成する。 この後、 レジストパターンを剥離する。 このようにして、 各々が所定の配線パターン' 2 2を有する積層板 2 0, が作製さ れる。
プリプレダ 2 1 ' は、 最内の絶縁層 2 1を形成する際に使用したものと同様に して、 作製される。 また、 銅箔 3 2, は、 例えば 5 mの厚みを有する。 銅箔 3 2, は、 ビルドアップ部 3 0における最下位の配線パターン 3 2を形成する際に 利用されることとなる。
多層配線基板 X 1の製造においては、 次に、 図 4 Aに示す順序でレイァップさ れた積層構造体を加熱下にて厚み方向にプレスする。 これにより、 図 4 Bに示す ように、 プリプレダ 2 1, の樹脂材料 2 1 bが熱硬化することによって C F R部 1 0と、 積層板 2 0 ' と、 銅箔 3 2 > とが一体ィ匕される。 このようにして、 コア 内配線部 2 0を有するコァ基板 1 0 0が形成される。
コア内配線部 2 0の多層配線構造の形成においては、 本実施形態の工法に代え て、 全ての配線パターン 2 2について、 図 3 A〜図 3 Cを参照して上述したよう に一層ごとに形成してもよレ、。 或は、 全ての配線パターン 2 2について、 図 4 A および図 4 Bを参照して上述したように、 既に配線パターン 2 2が形成された積 層板 2 0 ' を利用して一括で形成してもよい。
多層配線基板 X 1の製造においては、 次に、 図 5 Aに示すように、 コア基板 1 0 0に対して、 スルーホール 1 0 0 aを形成する。 スルーホール 1 0 0 aは、 貫通 孔 1 0 aを通過するように形成される。 スノレーホ一ノレ 1 0 0 aの形成手法につい ては、 貫通孔 1 0 aに関して上述したのと同様の加工手法を採用することができ る。
次に、 図 5 Bに示すように、 コァ基板 1 0 0の両面にぉ 、て、 ビルドアップ部 3 0の最内の酉 B禄パターン 3 2を形成するとともに、 スルーホール 1 0 0 aにて スルーホールビア 4 0を形成する。 具体的には、 例えば、 まず、 必要に応じてス ルーホール内壁のデスミア処理を行なった後、 無電解めつき法により、 スルーホ ール内壁に無電解銅めつき膜を形成する。 このとき、 銅箔 3 2 ' 上にも薄い無電 解銅めつき膜が形成される。 次に、 銅箔 3 2, の上に配線パターン 3 2に対応す る所定のレジストパターンを形成する。 次に、 当該レジストパターンをマスクと して、 電気めつき法により、 無電解銅めつき膜をシード層として利用して、 当該 無電解銅めつき膜上に電気銅めつき膜を成長させる。 これにより、 スルーホール 1 0 0 aにてスルーホールビア 4 0が形成される。 次に、 レジストパターンを除 去した後、 電気銅めつき膜により覆われていない銅箔 3 2, とこの上の無電角銅 めっき膜とをエッチング除去する。これにより、配線パターン 3 2が形成される。 次に、 図 6に示すように、 コア基板 1 0 0の両面において、 ビルドアップ部 3 0の最内の絶縁層 3 1を形成する。 具体的には、 コア基板 1 0 0の表面に所定の 樹脂材料を成膜する。 このとき、 例えばスルーホールビア 4 0が形成されたスル 一ホール 1◦ 0 a内を減圧することによって、 当該樹脂材料をスルーホール 1 0 0 a内に引込み、 当該樹脂材料によりスルーホール 1 0 0 aを填塞する。 スルー ホール 1 0 0 aの填塞にっレ、ては、 ビルドアップ部 3 0の形成の前に、 ビルドア ップ部 3 0における最下の絶縁層 3 1を形成するための樹脂材料とは別の樹脂材 料を穴埋め樹脂として用いて行ってもよい。
次に、図 7 Aに示すように、絶縁層 3 1に対してビアホール 3 1 aを形成する。 ビアホール 3 1 aは、 UV— YAGレーザ、 炭酸ガスレーザ、'エキシマレーザ、 プラズマを利用するドライエッチング法などにより形成することができる。或は、 ビアホール 3 1 aは、 絶縁層 3 1が感光性樹脂により形成されている場合にはフ オトリソグラフィにより形成することができる。 図 7 A以降においては、 片方の ビルドアップ部 3 0の形成過程を表す。
次に、 図 7 Bに示すように、 セミアディティブ法により、 絶縁層 3 1の上に配 線パターン 3 2を形成するとともに、ビアホーゾレ 3 1 aにてビア 3 3を形成する。 具体的には、 まず、 必要に応じてデスミア処理を行って絶縁層 3 1およびビアホ ール 3 1 aの表面を粗化した後、 無電解めつき法により、 絶縁層 3 1およびビア ホール 3 1 aの表面に無電解銅めつき膜を形成する。 次に、 無電解銅めつき膜上 にフォトレジストを成膜した後、 これを露光おょぴ現像することによって、 レジ ストパターンを形成する。 当該レジストパターンは、 形成を目的とする配線パタ ーン 3 2に対応する非マスク領域を絶縁層 3 1上に残して形成される。 次に、 電 気めつき法により、 当該非マスク領域に対して、 無電解銅めつき膜をシード層と して利用して電気 §同めつきを堆積させる。 次に、 レジストパターンをエッチング 除去した後、 それまでレジストパターンで被覆されていた無電解銅めつき膜をェ ツチング除去する。 このようにして、 配線パターン 3 2およびビア 3 3を形成す ることが: きる。
多層配線基板 X 1の製造にお!/ヽては、 このようなビルドアップ法による、 絶縁 層 3 1の形成、 並びに、 配線パターン 3 2およびビア 3 3の形成を所定の回数繰 り返すことにより、 図 7 Cに示すようなビルドアップ多層配線構造を形成する。 本実施形態では、 配線パターン 3 2の積層数は 6であり、 最外の配線パターン 3 2には、 外部接続用の電極パッド 3 2 aが形成されている。
次に、 図 7 Dに示すように、 ビルドアップ多層配線構造の表面にオーバーコー ト層 3 4を形成する。 オーバーコート層 3 4は、 電極パッド 3 2 aに対応して開 口している。 オーバーコート層 3 4の形成においては、 まず、 印刷技術により、 オーバーコート層用の樹脂材料をビルドアップ多層配線構造の上に成膜する。 次 に、.フォトリソグラフィにより、 所定の開口部を形成する。 このようにして、 ビ ルドアップ多層配線を有して表面がオーバーコート層.3 4により被覆されたビル ドアップ部 3 0が形成される。 図 7 A〜図 7 Dを参照して上述した工程は、 コア 基板 1 0 0の両側において並行して行われる。
このようにして、 C F R部 1 0およびコア内配線部 2 0による積層構造を有す るコア基板 1 0 0と、 当該コア基板 1 0 0の两面に積層形成されたビルドアップ 部 3 0とを備える、 多層配線基板 X 1が製造される。
多層配線基板 X 1は、 ビルドアップ部 3 0におレ、て微細力つ高密度な配線構造 を有しており、ビノレドアップ部 3 0における最外の配線パターン 3 2においては、 外部接続用の電極パッド 3 2 aを微細なピッチで設けることが可能である。 した がって、 多層配線基板 X Iは、'外部接続用の電極が微細なピッチで形成された半 導体チップを実装ないし搭載するうえで好適である。
多層配線基板 X 1の C F R部 1 0は、 熱膨張率の極めて小さなカーボンフアイ ノ材 1 1を含んで構成されている。 このような C F R部 1 0を有する多層配線基 板 X 1の全体の、 2 5 °Cから 1 5 0°Cまでの平均熱膨張率は、 本実施形態では 3 〜5 p p mZ°Cである。 このような低熱膨張率の多層配線基板 X Iは、 半導体チ ップとの間で熱膨張率の差が小さいので、半導体チップを搭載した状態において、 熱膨張率差に起因する接続信頼性の低下を抑制することができる。
多層配線基板 X 1においては、 C F R部 1 0とコア内配線部 2 0との間、 およ び、 コア内配線部 2 0とビルドアップ部 3 0との間において、 良好な接合状態が 達成されている。 多層配線基板 X Iは、 基板全体の熱膨張率を充分に低下せしめ る低熱膨張率を有する C F R部 1 0と、 ビルドアップ法により微細配線が形成さ れて且つ熱膨張率の比較的大きなビルドアップ部 3 0とを備える。 仮に、 C F R 部 1 0とビルドアップ部 3 0とを直接的に接合すると、 両者の熱膨張率の差が比 較的大きいため、 両者の間で剥離が生じやすい。 多層配線基板 X Iでは、 熱膨張 率について C F R部 1 0とビルドアップ部 3 0の中間の値を示すコア内配線部 2
0が、 C F R部 1 0とビルドアップ部 3 0の間に介在して!/、る。
多層配線基板 X 1におレヽては、 配線パターン 2 2が 1 0〜4 0 G P aの弾性率 を有して軟質であるので、 コア内配線部 2 0の正味の熱膨張率は、 配線パターン
2 2の熱膨張率に不当に左右されずに、 カーボンファイバ強化部 1 0の熱膨張率 およぴコァ外配線部 2 0の熱膨張率の間に適切に設定されている。 コア内配線部
2 0のように、 いわゆる一括積層法により形成される多層配線構造においては、 熱膨張率については、 一般に、 配線パターンを構成する導体よりも絶縁層の方が 大きく、 弾性率については、 絶縁層よりも当該導体の方が大きい。 配線パターン を構成する導体が例えば 6 O G P a以上の過大な弾性率を有する場合、 高弾性率 の配線パターンは熱膨張の際に比較的に大きな応力を発生させるので、 当該多層 配線構造の正味の熱膨張率においては配線パターンの熱膨張率が支配的となる。 その結果、 当該多層配線構造の正味の熱膨張率を所望に調節するのが困難となる 場合がある。 これに対し、 本発明では、 コア內配線部 2 0における配線パターン 2 2は、 1 0〜4 0 G P aの低い弾性率を有する導体よりなる。 このような低弹 性率の配線パターン 2 2はコア内配線部 2 0における絶縁層 2 1の熱膨張に適切 に追随するほどに軟質であり、 その結果、 コア内配線部 2 0の全体の熱膨張率に ぉレ、ては絶縁層 2 1の熱膨張率が支配的となる。 したがって、 コア内配線部 2 0 の正味の熱 B彭張率は、 配線パターン 2 2の熱膨張率に不当に左右されずに、 カー ボンファイバ強化部 1 0の熱膨張率おょぴコア外配線部 2 0の熱膨張率の間に高 い自由度で適切に設定され得るのである。 熱膨張率を高い自由度で適切に設定さ れたコア内配線部 2 0を備える多層配線基板 X 1においては、 環境温度が変化し ても、 或は、 環境温度の変ィ匕を経ても、 C F R部 1 0とコア内配線部 2 0との間 における接合状態、 および、 コア内配線部 2 0とビルドアップ部 3 0との間にお ける接合状態は良好に維持され得る。
図 9は、本発明の第 2の実施形態に係る多層配線基板 X 2の部分断面図である。 多層配線基板 X 2は、 ガラスファイバ強化 (G F R) 部 5 0、 2つの C F R部 1 0、 および 2つのコア內配線部 2 0による積層構造を有するコァ基板 2 0 0と、 当該コ.ァ基板 2 0 0の両面に積層形成された 2つのビルドアップ部 3 0とを備え る。 コア基板 2-0 0には、 その厚み方向に延びるスルーホールビア 4 0が設けら れている。
G F R部 5 0は、 ガラスファイバ強化プラスチック (G F R P) の板材から加 ェされたものであり、 ガラスファイバ材 5 1と、 これを包容して硬化している榭 脂材料 5 2とからなる。
ガラスファイノ材 5 1は、 例えばガラスクロスであり、 G F R部 5 0の面広が り方向に展延するように配されている。 本実施形態では、 3枚のガラスファイバ 材 5 1力 厚み方向に積層して樹脂材料 5 2に埋設されている。 G F R部 5 0に おけるガラスファイバ材 5 1の含有率は、 2 0〜5 O vol%である。
ガラスファイノ材 5 1を包容する樹脂材料 5 2としては、 例えば、 上述の樹脂 材料 1 2に関して上掲した材料を採用することができる。
C F R部 1 0は、 カーボンファイバ強化プラスチック (C F R P) の板材から 加工されたものであり、 カーポンファイノ材 1 1と、 これを包容して硬ィ匕してい る樹脂材料 1 2と、 絶縁樹脂部 1 3とからなる。 本実施形態における各 C F R部 1 0は、 カーボンファイバ材 1 1の積層数が 3であるという点を除いては、 第 1 の実施形態における C F R咅 1 0と同様の構成を有する。
コア内配線部 2 0は、 いわゆる一括積層法により配線が多層化された部位であ り、 絶縁層 2 1および配線パターン 2 2による積層構造を有する。 ビルドアップ 部 3 0は、 いわゆるビルドアップ法により配線が多層化された部位であり、 絶縁 層 3 1および配線パターン 3 2による積層構造を有する。 ビルドアップ部 3 0の 最上表面には、 オーバーコート層 3 4が設けられている。 スルーホールビア 4 0 は、 コア基板 2 0 0の両側に設けられている配線構造、 即ち、 コア内配線部 2 0 の配線パターン 2 2およびビルドアップ部 3 0の配線パターン 3 2による配線構 造を、 相互に電気的に接続するためのものである。 スルーホールビア 4 0は、 コ ァ基板 2 0 0を貫通するように形成されたスルーホール 2 0 0 aにおいて、 例え ば銅めつきにより形成されている。
コァ内配線部 2 0、 ビルドアップ部 3 0、 およぴ、 スルーホールビア 4 0の他 の構成については、 第 1の実施形態に関して上述したのと同様である。 図の簡潔 化の観点より、 図 9において、 コア内配線部 20における絶縁層 21に含まれる ガラスクロス 21 aは、 C-FR部 10の側から 3段目の絶縁層 21についてのみ 表し、 他の絶縁層 21については省略する。
図 10は、 多層配線基板 X 2の製造工程の一部を表す。 図 10においては、 多 層配線基板 X 2の製造過程を部分断面図により表す。
多層配線基板 X 2の製造においては、 まず、 図 1 OAに示すような CFRP板 10, を用意する。 CFRP板 10, は、 本実施形態においては 3枚のカーボン ファイバ材 11と、 これを包容して硬化している樹脂材料 12より.なる。
次に、 図 10Bに示すように、 CFRP板 10, における所定の箇所に貫通孔 10 aを形成する。 貫通孔 10 aは、 上述のスルーホールビア 40の横断面の直 径よりも大きな開口径で形成される。 具体的には、 貫通孔 10 aの開口径は、 ス ルーホールビア 40の直径よりも 0. 2〜 1. 0 mmの範囲で大きい。 貫通孔 1 0 aを形成する手法としては、 ドリルによる切削加工、 パンチング金型による打 ち抜き加工、 或は、 レーザによるアブレーシヨン加工を採用することができる。 次に、 このようにして作製した 2枚の CFRP板 10' と、 3枚の GFRP板 50' とを、 図 10Cに示す順序でレイ'ァップする。 G F R P板 50 ' は、各々、 ガラスファイノく材 51、 および、 .未硬ィ匕状態でこれを包容している樹脂材料 52 よりなる。
次に、 図 10Dに示すように、 所定の加圧および温度の条件下において、 3枚 の GFRP板 50, を介して CFRP板 10, を圧着させる。 このとき、 CFR P板 10' の貫通孔 10 aは、 GFRP板 50' の榭脂材料 52により填塞され る。本実施形態では、 CFRP板 10'板に設けられている各貫通孔 10 aには、 樹脂材料 52が、積層構造体の厚み方向の内側から気泡を押し出しつつ進入する。 そのため、 CFR部 10部における貫通孔 10 aへの気泡の混入を抑制しつつ、 当該貫通孔 10 aを適切に填塞することができる。 貫通孔 10 aを填塞する樹脂 材料 52の一部は、 後に、 CFR部 10の絶縁樹脂部 13へと加工される。 この ようにして、 G F R部 50および C F R部 10よりなる.積層構造体が形成される。 次に、 図 10Dに示す積層構造体を CFRP板 10' に代えて用い、 第 1の実 施形態において図 3 Aおよび図 3 Bを参照して上述した工程を行う。これにより、 図 3 Bに示すのと略同様に、 当該積層構造体に対して、 コア内配線部 2 0におけ る最内の絶縁層 2 1および銅箔 2 2 ' とが積層される。 ただし、 このとき、 貫通 孔 1 0 aには既に樹脂材料が充填されているので、 プリプレダ 2 1 ' に由来する 樹脂材料 1 2は、 当該貫通孔 1 0 aを填塞しない。
この後、 第 1の実施形態に関して図 3 C〜図 7 Dを参照して上述したのと同様 の工程を経ることによって、 本実施形態の多層配線基板 X 2を製造することがで さる。
多層配線基板 X 2は、 多層配線基板 X Iと同様に、 外部接続用端子として微細 なピッチで設けることが可能な電極パッド 3 2 aを有するビルドアップ部 3 0を 具備する。 したがって、 多層酉己線基板 X 2は、 外部接続用の電極が微細なピッチ で形成された半導体チップを実装ないし搭載するうえで好適である。
多層配線基板 X 2の C F R部 1 0は、 熱膨張率の極めて小さなカーボンファィ ノ 材 1 1を含んで構成されている。 このような C F R部 1 0を有する多層配線基 板 X 2の全体の、 2 5 °Cから 1 5 0 °Cまでの平均熱膨張率は、 本実施形態では 3 〜 5 p p πχΖΤである。 このような低熱膨張率の多層配線基板 X 2は、 半導体チ ップとの間で熱膨張率の差が小さいので、半導体チップを搭載した状態にぉレ、て、 熱膨張率差に起因する接続信頼性の低下を抑制することができる。
本実施形態では、 上述のように、 C F R部 1 0における貫通孔 1 0 aへの気泡 の混入は、 適切に抑制される。 貫通孔 1 0 aを樹脂材料で填塞する際に気泡が混 入すると、 カーポンファィパ材 1 1とスルーホールビア 4 0との間の電気的絶縁 を確保できない場合がある。 具体的には、 貫通孔 1 0 aを樹脂材料で填塞する際 に気泡が?昆入すると、 当該樹脂材料を通過するスルーホール 1 0 0 aを形成する 際に、 それまでクローズされていた気泡がオープンしてスル ホール 1 0 0 aに てカーポンファイノく材 1 1が露出する場合がある。 カーボンファイバ材 1 1がこ のように露出すると、 スルーホール 1 0 0 aにて形成されるスルーホールビア 4 0とカーボンファイバ材 1 1が撤 してショートしてしまうのである。
また、 多層配線基板 X 2においては、 多層配線基板 X Iと同様に、 C F R部 1 0とコア内酉 3;線部 2 0との間、 および、 コア内配線部 2 0とビノレドアップ部 3 0 との間において、 良好な接合状態が達成されている。
〔実施例 1〕
<多層配線基板の作製 >
本実施例では、 CFRP材として、 カーポンファィパクロスとエポキシ樹脂と を複合ィ匕したものを使用した。 本実施例の CFRP板の作製においては、 まず、 カーボンファイバクロス (商品名: TORAYCA、 東レ製) にエポキシ樹脂ヮ ニス (エポキシ樹脂へと高分子ィ匕するモノマー等を含有するワニス) を含浸させ た後にこれを乾燥し、 厚さ 0. 2 mmのプリプレダを作製した。 このカーボンフ アイパクロスは、 断面直径 10 以下のカーボンファイバを平均本数 1000 本以上で束ねたカーボンファイバ糸を平織りしたものである。 このようにして用 意したプリプレダを 5枚積層し、 真空プレスにより、 ピーク温度 200°Cで 30 分、 積層方向に加圧することによって、 厚さ約 1. Ommの未加工の CFRP板 を作製した。 このときのカロ圧圧力は 40 k g f Zcm2とした。 この CFRP板 の面広がり方向における 25 °Cから 150°Cまでの平均熱膨張率は、 1 p p m /°Cであった。
次に、 この CFRP板の所定の箇所に対して、 ドリルにより、 開 P径◦. 8m mの貫通孔を形成した。
次に、 CFRP板の両面に対して、 CFRP板の側から、 厚さ 0. 1mmのプ リプレダと、 厚さ 18 zmの銅箔とを、 真空プレスを使用して一括積層し、 一体 化させた。 プリプレダは、 ガラスクロスとエポキシ樹脂とが複合化された FR— 4材のプリプレダ (商品名: R— 1650、 松下電工製) である。 銅箔は、 ァニ ール処理を施すことによって弾性率を 22 G P aとした電解銅箔 (商品名: F 1 — WS、 古河サーキットフオイル (株) 製) である。 プレス条件については、 ピ ーク温度を 185°Cとし、 プレス時間を 2時間とし、 圧力を 30 k g f Zcm2 とした。 このとき、 CFRP板の両表面に接合されるプリプレダの樹月旨の一部に より、 CFRP板の貫通孔を填塞した。
次に、 上述のようにして得られた積層構造体の両面に対して、 積層構造体の側 カ ら、 厚さ 0. 1mmのプリプレダと、 厚さ 0. 1mmであって所定の配線パタ ーンを両面に有する積層板と、 厚さ 0. 1mmのプリプレダと、 厚さ の銅 箔とを、 真空プレスを使用して一括積層し、 一体化させた。 プリプレダは、 ガラ スクロスとエポキシ樹月旨とが複合ィ匕された FR— 4材のプ.リプレダ (商品名: R — 1650、 松下電工製) である。 積層板は、 ガラスクロスとエポキシ樹脂と力 複合ィ匕された FR— 4材のプリプレダ (商品名: R— 1650、 松下電工製) の 両面に、 ァニール処理を経て弾性率が 10〜40GPaとされた電解銅箔 (商品 名: F 1—WS、 古河サーキットフオイル (株) 製) を張り合わせ、 当該銅箔か ら所定の配線パターンを形成したものである。 プレス条件については、 ピーク温 度を 185°Cとし、.プレス時間を 30分とし、圧力を 30kg f Zcm2とした。 このようして、 CFR部およびこの両面に接合する 2つのコア内配線部を含むコ ァ基板(厚さ約 1. 8mm)を作製した。コア基板の面広がり方向における 25 °C から 150°Cまでの平均熱膨張率は、 2. Op pmZ°Cであった。
次に、 このコア基板に対して、 CFRP板の貫通孔の略中央を通過するように、 ドリルにより、 開口径 0. 35 nunのスルーホールを形成した。
次に、 スルーホールにスルーホールビアを形成するとともに、 コア基 表面に セミアディティブ法により所定の配線パターンを形成した。 具体的には、 まず、 スルーホール内壁のデスミア処理を行なった後、 無電解めつき法により、 スルー ホール内壁上および未加工銅箔上に無電解銅めつき膜を形成した。 次に、 未加工 銅箔の上に所定の配線パターンに対応するパターン形状を有するレジストパター ンを形成した。 レジストパターンの形成においては、 まず、 銅箔表面にドライフ ィルムレジスト (商品名: N I T _ 240、 日合モートン製) を貼り合わせた後、 露光おょぴ現像を経て、 形成目的の配線パターンに対応するパターン形状を有す るレジストパターンを形成した。 次に、 電気めつき法により、 無電解銅めつき膜 をシード層として利用して、 当該無電解銅めつき膜上に電気銅めつき膜を成長さ せた。 これにより、 スルーホールにてスルーホールビアが形成された。 次に、 レ ジストパターンを除去した後、 電気銅めつき膜により覆われていない銅箔および その上の無電解銅めつき膜をエッチング除去した。 エッチング液としては、 塩化 第二銅水溶液を用いた。 この後、 3 w t %の水酸化ナトリゥム水溶液を用いて、 レジストパターンを剥離した。 これにより、 コア基板表面にて、 ビルドアップ部 における最下位ないし最内の配線パターンを形成した。 次に、 上述のようにして スルーホールビアが既に形成されたスルーホールをエポキシ樹脂により填塞した。 次に、 コァ基板の両面にビルドアップ絶縁層を形成した。 ビルドアップ絶縁層 の形成においては、 まず、 真空プレスにより、 ピーク温度 2 0 0 °Cおよび 3 0分 の条件で、 厚さ 0 . 0 5 mmとなるように、 熱可塑性ポリイミド樹脂シート (商 品名:エスパネッタス、 新日鉄化学製) を、 コア基板の両面にラミネートした。 このポリイミド層の 2 5 °Cから 1 5 0°Cまでの平均熱膨張率は 6 0 p p m/ で あった。 次に、 ビルドアップ絶縁層の所定箇所に対して、 UV—YAGレーザに よりビアホーノレを形成した。
次に、 セミアディティブ法により、 絶縁層上に銅配線パターンを形成した。 こ のとき、 ビアホール表面にも銅を堆積させることにより、 銅配線パターンととも にビアも形成した。 具体的には、 まず、 絶縁層表面およびビアホール表面にデス ミア処理を施した後、 無電解めつき法により、 絶縁層およびビアホールの表面に 無電解銅めつき膜を形成した。 次に、 無電解銅めつき膜上にフォトレジストを成 膜した後、 これを露光および現像することによって、 レジストパターン^形成し た。 当該レジストパターンは、 形成を目的とする配線パターンに対応するパター ン形状を有する。 次に、 電気めつき法により、 レジストパターンによりマスクさ れていない無電解めつき膜上に、 無電解銅めつき膜をシード層として利用して電 気銅めつきを堆積させた。 次に、 レジストパターンをエッチング除去した後、 そ れまでレジストパターンで被覆されて V、た無電解銅めつき膜をエツチング除去し た。 このようなセミアディティブ法により、 ビルドアップ絶縁層上にお!/ヽて配線 パターンおよびビアを形成した。
この後、 ビルドアップ絶縁層の積層形成から配線パターンおよびビアの形成ま での一連の工程を、 コア基板の両面にて更に 3回繰り返すことにより、 コア基板 の両面にぉ 、て 5層配線構造のビルドアップ部を形成した。
次に、 スクリーン印刷およびフォトリソグラフィにより、 ビ ドアップ部の表 面にオーバーコート層を形成した。 オーバーコート層の所定箇所には、 ビルドア ップ部における最上位の配線パターンの一部が電極パッドとして臨むように開口 部を設けた。 このようにして作製した多層配線基板の面広がり方向における 2 5 °Cから 1 5 0 °Cまでの平均熱膨張率は 4. O p p m/°Cであった。 熱膨張率の測定において は、 示差膨張方式の熱機械分析装置 (商品名: TMA 6 0 0 0、 セイコーインス ツルメンツインダストリー製) を使用した。 また、 本実施例の多層配線基板につ いて反り量を測定したところ、 多層配線基板表面に設けたチップ搭載エリアの 2 0 mmスパンにおいて 1 0 ^ m以下であった。
<温度サイクル試験 >
本実施例の多層配線基板に対して、 外部接続用の複数のバンプ電極を有する所 定の半導体チップを、 アンダーフィル剤を使用せずに搭載し、 温度サイクル試験 により、 半導体チップ一多層配線基板間の接続信頼性を調べた。 具体的には、 ま ず、 半導体チップと多層配線基板の間の各電気的接続部にっレ、て初期導通抵抗を 測定した。 次に、 ー6 5 °C〜1 2 5°Cの範囲で温度サイクル試験を行った後、 各 電気的接続部の導通抵抗を再び測定した。 温度サイクル試験は、 一 6 5 °Cでの 3 0分間の冷却および 1 2 5 °Cでの 3 0分間の加熱を 1サイクルとし、 このサイク ルを 1 0 0 0回繰り返した。 その結果、 各電気的接続部における抵抗変ィ匕率は 1 0 %未満であり、 良好な接続が維持されていることが確認された。 1 0 0 0サイ クル後において、 半導体チップのバンプ電極と多層配線基板の電極パッドとの間 には、 クラックや剥がれは生じなかった。
また、 1 0 0 0サイクル後において、 本実施例の多層配線基板を研磨してその 断面を露出させ、 当該露出断面を光学顕微鏡により観察したところ、 C F R部と コア内配線部との間においても、コア内配線部とビルドアップ部(コア外配線部) との間においても、 剥離は観察されなかった。 〔実施例 2〕
ぐ多層配線基板の作製 >
本実施例では、 C F R P材として、 カーボンファイバクロスとエポキシ樹脂と を複合化したものを使用した。 本実施例の C F R P板の作製にぉレ、ては、 まず、 カーボンファイバクロス (商品名: TO RAY CA、 東レ製) にエポキシ樹脂ヮ ニス (エポキシ樹脂へと高分子化するモノマー等を含有するワニス) を含浸させ た後にこれを乾燥し、 厚さ 0. 2 mmのプリプレダを作製した。 このカーボンフ アイパクロスは、 実施例 1のそれと同一のものである。 このようにして用意した プリプレダを 3枚積層し、 真空プレスにより、 ピーク温度 200°Cで 30分、 積 層方向に加圧することによって、 厚さ約 0· 6 mmの未加工の CFRP板を作製 した。 このときの加圧圧力は 40 k g f /cm2とした。 この CFRP板の面広 がり方向における 25 °Cから 150 °Cまでの平均熱膨張率は、 0. 5 p p m/°C であった。 この後、 この CFRP板の所定の箇所に対して、 ドリノレにより、 開口 径 0. 8 mmの貫通孔を形成した。 このようにして、 厚さ 0. 6 mmで複数の貫 通孔 (φ 0. 8mm) が設けられた C F R P板を、 2枚作製した。
次に、 このようにして作製した 2枚の CFRP板を、 3枚の GFRP板を介し て、 真空プレスにより、 ピーク温度 185°Cで 30分、 積層方向に加圧すること によって圧着した。 GFRP板は、.各々、 ガラスクロスとエポキシ樹脂とが車合 化された FR— 4材のプリプレダ(商品名: R— 1650、松下電工製) であり、 0. 1mmの厚さを有する。 このとき、 CFRP板の貫通孔を、 GFRI5板に由 来するエポキシ樹脂により填塞した。
次に、 CFRP板の両面に対して、 CFRP板の側から、 厚さ 1mmのプ リプレダと、 厚さ 18 μιηの銅箔とを、 真空プレスを使用して一括積層し、 一体 化させた。 当該プリプレダは、 ガラスクロスとエポキシ樹脂とが複合ィ匕された F R— 4材のプリプレダ (商品名: R—1650、 松下電工製) である。 銅箔は、 ァニール処理を施すことによって弾性率を 22GP aとした電解銅箔 (商品名: F l— WS、 古河サーキットフオイル(株)製) である。 プレス条件については、 ピーク温度を 185 °Cとし、 プレス時間を 2時間とし、 圧力を 30 k g f / c m 2とした。 次に、 実施例 1と同様にして、 上述のようにして得られた積層構造体 の両面に対して、積層構造体の側から、厚さ 0. 1mmのプリプレダと、厚さ 0. 1 mmであって所定の配線パターンを両面に有する積層板と、 厚さ 0. 1 mmの プリプレダと、 厚さ 5 mの銅箔とを、 真空プレスを使用して一括積層し、 一体 ィ匕させることによって、 コア基板を作製した。 本実施例のコア基板の面広がり方 向における 25 °Cから 150°Cまでの平均熱膨張率は、 2. 0 p pm/^Cであつ た。
' 次に、 このコア基板に対して、 C F R P板の貫通孔の略中央を通るように、 ド リルにより、 .開口径 0 . 3 5 mmのスルーホールを形成した。
この後、 実施例 1と同様にして、 コア基板表面の配線パターンおよびスルーホ 一ルビアの形成から、 オーバーコート層の形成までを行うことによって、 G F R 部、 C F R部、 コア内配線部、 ビルドアップ部による積層構造を有する、 本実施 例の多層配線基板を作製した。
本実施例の多層配線基板の面広がり方向における 2 5 °Cから 1 5 0 °Cまでの平 均熱膨張率は 4 . 0 p p m/°Cであった。 熱膨張率の測定においては、 示 彭張 方式の熱機械分析装置 (商品名: TMA 6 0 0 0、 セイコーィンスツルメンツイ ンダストリー製) を使用した。 また、 本実施例の多層配線基板について反り量を 測定したところ、 多層配線基板表面に設けたチップ搭載ェリアの 2 0 mmスパン において 1 0 /i m以下であった。 <温度サイクル試験 >
本実施例の多層酉^ ¾板に対して、外部接 の複数のバンプ電極を有する所定の 半導体チップを、アンダーフィル剤を使用せずに搭載し、 ¾サイクル試験により、 実施例 1と同様にして半導体チップ一多層酉 BH¾¾間の接樹 t 生を調べた。 その 結果、 各電気的接続部における抵抗変ィ匕率は 1 0 %未満であり、 良好な接続部が 形成されていることが確認された。 また、 1 0 0 0サイクル後において、 半導体 チップのバンプ電極と多層配線基板の電極パッドとの間には、 クラックや剥がれ は生じなかった。
また、 1 0 0 0サイクルを経た本実施例の多層配線基板の断面を、 実施例 1と 同様にして観察したところ、 C F R部とコア内配線部との間においても、 コア内 配線部とビルドアップ部との間においても、 剥離は観察されなかった。
〔比較例 1〕
実施例 1のコア基板に代えて、 同サイズの有機コナ基板を用意し、 当該有機コ ァ基板に対して実施例 1と同様にビルドアップ部を形成することによって、 本比 較例の多層配線基板を作製した。 有機コア基板は、 B Tレジン基板の両面に対し て、 実施例 1と同酉 a /線層数のコア内配線部を形成したものである。 当該コア内配 線部における銅配線パターンは、 ァニール処理を経ていな ヽ電解銅箔から形成さ れたものであって、 その弾性率は 7 2 G P aである。 本比較例の有機コア多層配 線基板の反り量を測定したところ、 チップ搭載エリアの 2 O mmスパンにおいて 約 3 0 であった。 また、 本比較例の有機コア多層酉 Β^¾¾に対して、 外部接続 用の複数のバンプ電極を有する所定の半導体チップを、ァンダーフィル剤を使用せず に ί荅載し、 SJ サイクノレ難により、 例 1と同様にして半導体チップ一多層酉 ¾線 基板間の接続信頼性を調べた。.その結果、 1 0 0 0サイクルにて、半導体チップの バンプ電極と多層配線基板の電極パッドとの界面にクラックが観察される接合部 が存在した。
〔評価〕
半導体チップ搭載状態の温度サイクル試験によると、 カーボンフアイパクロス を含有することにより面内方向の熱膨張率が良好に小さくされている C F. R部と、 2 2 G P aという低弾性率の電解銅箔から形成された配線パターンを有するコア 内配線部と、 を備える実施例 1および実施例 2の多層配線基板は、 比較例 1に係 る従来の有機コア多層配線基板よりも、 半導体チップとの間における接続信頼性 が高いことが判る。 極めて熱膨張率の低い C F R部が存在するとともに、 コア内 配線部の配線パターンが ァ基板の低熱膨張率性を阻害しないように充分に低弾 性率であるため、 当該コァ基板ひ!/ヽては多層配線基板における面内方向の熱膨張 率が適切に小さく制御され、 その結果、 実施例 1および実施例 2の多層配線基板 において高い接続信頼性を得ることができると考えられる。
このように、 本発明によると、 多層配線基板にお!/ヽて低熱膨張率化を適切に達 成することができる。 このような配線基板は、 本来的に低熱膨張率の半導体チッ プを搭載するうえで好適であり、 半導体チップ実装基板、 マザ一ボード、 プロ一 プカード用基板などに適用することができる。

Claims

1 . カーポンファイノ材および樹脂組成物からなるカーボンファイバ強化部、 並 びに、 ガラスファイバ材を含有する少なくとも 1つの絶縁層と 1 0〜4 O G P a の弾性率を有する導体よりなる配線パターンとによる積層構造を有し且つ前記力 一ポンファィパ強化部に接合しているコァ内配線部、 を含むコア部と、
少なくとも 1つの絶縁層および配線パターンによる積層構造を有し、 前記コ ァ内配線部にて前記コァ部に接合しているコァ外配線部と、 による積層構造を備 える、 多層配線基板。
2 . ガラスフアイノ材を含有する少なくとも 1つの絶縁層と 1 0〜4 O G P aの 弾性率を有する導体よりなる配線パターンとによる積層構造を各々が有する第 1 およぴ第 2のコア内配線部、 並びに、 カーボンフアイノ材および樹脂組成物から なり且つ前記第 1のコア内配線部と前記第 2のコア内配線部の間に介在するカー ポンファィパ強化部、 を含むコア部と、
少なくとも 1つの絶縁層および配線パターンによる積層構造を有し、 前記第 1のコア内配線部にて前記コア部に接合している第 1のコァ外配線部と、
少なくとも 1つの絶縁層および配線パターンによる積層構造を有し、 前記第 2のコア内配線部にて前記コア部に接合して ヽる第 2のコァ外配線部と、 による 積層構造を備える、 多層配線基板。
3 . 各々がカーポンファィパ材ぉよび樹脂組成物からなる第 1および第 2のカー ポンファィパ強化部、 ガラスフアイノ材および樹脂組成物からなり前記第 1の力 一ボンフアイバ強化部と前記第 2のカーポンファィパ強化部の間に介在するガラ スフアイパ強化部、 ガラスフアイバ材を含有する少なくとも 1つの絶縁層と 1 0 〜4 0 G P aの弾性率を有する導体よりなる配線パターンとによる積層構造を有 し且つ前記ガラスフアイバ強化部とは反対の側にて前記第 1のカーボンファイバ 強化部に接合している第 1のコア内配線部、 並びに、 ガラスファイバ材を含有す る少なくとも 1つの絶縁層と 1 0〜4 0 G P aの弾性率を有する導体よりなる配 線パターンとによる積層構造を有し且つ前記ガラスブアイパ強化部とは反対の側 にて前記第 2のカーポンファィパ強化部に接合して!/ヽる第 2のコア内配線部、 を 含むコア部と、
少なくとも 1つの絶縁層および配線パターンによる積層構造を有し、 前記第 1のコア内配線部にて前記コア部に接合している第 1のコア外酉 Βϋ部と、
少なくとも 1つの絶縁層おょぴ配線パターンによる積層構造を有し、 前記第 2のコア内配線部にて前記コア部に接合している第 2のコァ外配線部と、 による 積層構造を備える、 多層配線基板。
4. 前記コア部は、 当該コア部の厚み方向に延ぴ且つ絶縁材料で被覆されている スルーホールビアを有する、 請求項 1に記載の多層配線基板。
5 . 前記導体は、 電解銅箔または圧延銅箔である、 請求項 1に記載の多層配線基 板。
6 . 前記カーボンファイバ強化部の前記樹脂組成物はフイラ一を含有する、 請求 項 1に記載の多層配線基板。
7. 前記樹脂組成物における前記フィラーの含有率は、 5〜3 O vol%で る、請 求項 6に記載の多層配線基板。
8 . 前記フイラ一は、 S i 02、 S i 3N4、 A 1 203、 A l N、 Z r 02、 ムライ ト、 ホウケィ酸ガラス、 アルミノケィ酸ガラス、 ァ《^レミノホウケィ酸ガラス、 石 英ガラス、 または力"ボンブラックよりなる、 請求項 6に記載の多層配線基板。
9. 前記カーボンファイバネオは、 メッシュ、 クロス、 不織布、 または、 チョップ ドファイバの形態、 若しくは、 一方向性カーボンファイバシート交差積層構造を 有する、 請求項 1に記載の多層配線基板。
1 0 .前記カーボンファィパ強化部における前記カーボンファィパ材の含有率は、 3 0 - 8 0 vol%である、 請求項 1に記載の多層配線基板。
1 1 . 第 1配線パターン形成用の導体箔を、 当該導体箔の弾性率が 1 0〜4 0 G P aとなるようにァニールするための、 ァニーノレ工程と、
ガラスファイノ材を含有する少なくとも 1つの絶縁層と前記導体箔から形成 された第 1配線パターンとによる積層構造を有する第 1配線部を、 カーボンファ ィバ材ぉよぴ樹脂組成物かちなるカーボンフアイバ強化部の上に形成するための 工程と、
少なくとも 1つの絶縁層おょぴ第 2配線パターンによる積層構造を有する第 2配線部を、 前記第 1配線部の上に形成するための工程と、 を含む、 多層配線基 板の製造方法。
1 2 . 前記導体箔は電解銅箔であり、 前記ァニール工程では、 当該電解銅箔は、 2 0 0〜 3 0 0 °Cでァニールされる、 請求項 1 1に記載の多層配線基板の 造方 法。
1 3 . 前記導体箔は圧延銅箔であり、 前記ァニール工程では、 当該圧延銅箔は、 1 5 0〜2 5 0 °Cでァニールされる、 請求項 1 1に記載の多層配線基板の製造方 法。
1 4. ガラスファイバ材を含有する少なくとも 1つの絶縁層と圧延銅箔から形成 された第 1配線パターンとによる積層構造を有する第 1配線部を、 カーポンファ ィバ材および樹脂組成物からなるカーボンフアイバ強化部の上に形成するための、 1 5 0 °C以上の加熱処理を含む工程と、
少なくとも 1つの絶縁層および第 2配線パターンによる積層構造を有する第 2配線部を、 前記第 1配線部の上に形成するための工程と、 を含む、 多層配線基 板の製造方法。
1 5. カーポンファイノ材および樹脂組成物からなり且つ第 1貫通孔を有する第 1のカーボンファイバ強化板と、 カーポンファィパ材および樹脂組成物からなり 且つ前記第 1貫通孔に対応する第 2貫通孔を有する第 2のカーボンファイバ強化 板との間に、 樹脂組成物を含む樹脂材を介在させるための、 レイアップ工程と、 .前記第 1のカーポンファィパ強化板およぴ前記第 2のカーボンフアイパ強ィ匕 板を、 前記樹脂材における前記樹脂組成物が前記第 1貫通孔ぉよぴ前記第 2貫通 孔を填塞するように、 前記樹脂材を介して圧着するための工程と、 を含む、 ファ ィパ強化樹脂基板の製造方法。
1 6 . 前記樹脂材は、 ガラスファイバ材ぉよび樹脂組成物からなるガラスフアイ パ強化板である、 請求項 1 5に記載のフアイパ強化樹脂基板の製造方法。
PCT/JP2003/000325 2003-01-16 2003-01-16 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法 WO2004064467A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
PCT/JP2003/000325 WO2004064467A1 (ja) 2003-01-16 2003-01-16 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法
CN03825574.XA CN100477891C (zh) 2003-01-16 2003-01-16 多层布线基板及其制造方法、纤维强化树脂基板制造方法
JP2004566274A JP4199198B2 (ja) 2003-01-16 2003-01-16 多層配線基板およびその製造方法
TW092101271A TW556466B (en) 2003-01-16 2003-01-21 Multilayer printed wiring board, method of making the same and method of making fiber reinforced resin substrate
US11/141,643 US7224046B2 (en) 2003-01-16 2005-06-01 Multilayer wiring board incorporating carbon fibers and glass fibers
US11/737,340 US7640660B2 (en) 2003-01-16 2007-04-19 Method for manufacturing multilayer wiring board incorporating carbon fibers and glass fibers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/000325 WO2004064467A1 (ja) 2003-01-16 2003-01-16 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/141,643 Continuation US7224046B2 (en) 2003-01-16 2005-06-01 Multilayer wiring board incorporating carbon fibers and glass fibers

Publications (1)

Publication Number Publication Date
WO2004064467A1 true WO2004064467A1 (ja) 2004-07-29

Family

ID=32260036

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/000325 WO2004064467A1 (ja) 2003-01-16 2003-01-16 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法

Country Status (5)

Country Link
US (2) US7224046B2 (ja)
JP (1) JP4199198B2 (ja)
CN (1) CN100477891C (ja)
TW (1) TW556466B (ja)
WO (1) WO2004064467A1 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103605A (ja) * 2005-10-03 2007-04-19 Fujitsu Ltd 多層配線基板及びその製造方法
JP2007106107A (ja) * 2005-07-29 2007-04-26 Sumitomo Chemical Co Ltd 液晶ポリエステル銅張積層板
JP2009094415A (ja) * 2007-10-12 2009-04-30 Fujitsu Ltd 配線基板およびその製造方法
JP2009099620A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd コア基板およびその製造方法
JP2009099616A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd コア部材およびコア部材の製造方法
JP2009099621A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 基板の製造方法
JP2009290125A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd コア基板およびプリント配線板
JP2010056482A (ja) * 2008-08-29 2010-03-11 Fujitsu Ltd プリント配線板および導電材料
WO2010058443A1 (ja) * 2008-11-20 2010-05-27 富士通株式会社 配線基板及び配線基板の製造方法
US7999193B2 (en) 2007-10-12 2011-08-16 Shinko Electric Industries, Co., Ltd. Wiring substrate and method of manufacturing the same
US8151456B2 (en) 2007-10-12 2012-04-10 Fujitsu Limited Method of producing substrate
US8153908B2 (en) 2007-10-12 2012-04-10 Fujitsu Limited Circuit board and method of producing the same
US8161636B2 (en) 2007-10-12 2012-04-24 Fujitsu Limited Circuit board and method of manufacturing the same
US8186053B2 (en) 2008-11-14 2012-05-29 Fujitsu Limited Circuit board and method of manufacturing the same
US8455765B2 (en) 2007-01-29 2013-06-04 Sumitomo Bakelite Company, Ltd. Laminated body, method of manufacturing substrate, substrate, and semiconductor device
US9000302B2 (en) 2013-04-17 2015-04-07 Shinko Electric Industries Co., Ltd. Wiring board
WO2015107616A1 (ja) * 2014-01-14 2015-07-23 富士通株式会社 回路基板及びその製造方法、並びに電子装置
WO2021201119A1 (ja) * 2020-03-31 2021-10-07 三菱マテリアル株式会社 金属ベース基板

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100584965B1 (ko) * 2003-02-24 2006-05-29 삼성전기주식회사 패키지 기판 및 그 제조 방법
US8658953B2 (en) * 2003-07-07 2014-02-25 Turbochef Technologies, Inc. Antenna cover for microwave ovens
JP2005332872A (ja) * 2004-05-18 2005-12-02 Alps Electric Co Ltd 配線基板への電子部品の取付構造
US7253504B1 (en) * 2004-12-13 2007-08-07 Advanced Micro Devices, Inc. Integrated circuit package and method
US20080105395A1 (en) * 2005-01-18 2008-05-08 Naoyuki Shiratori Polyketone Fiber Paper, Polyketone Fiber Paper Core Material For Printed Wiring Board, And Printed Wiring Board
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
JP2007109825A (ja) * 2005-10-12 2007-04-26 Nec Corp 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
TWI272887B (en) * 2005-12-09 2007-02-01 High Tech Comp Corp Printed circuit board and manufacturing method thereof
CN1993018A (zh) * 2005-12-26 2007-07-04 宏达国际电子股份有限公司 印刷电路板及其制造方法
EP1837910A1 (fr) * 2006-03-21 2007-09-26 Stmicroelectronics Sa Puce de circuits integrés à plots externes decalés et procédé de fabrication d'une telle puce.
WO2007114392A1 (ja) * 2006-03-30 2007-10-11 Kyocera Corporation 配線基板および実装構造体
EP2031946A4 (en) * 2006-05-24 2011-07-13 Dainippon Printing Co Ltd PCB WITH AN INTEGRATED COMPONENT AND METHOD FOR PRODUCING A PCB WITH AN INTEGRATED COMPONENT
JP2008124398A (ja) * 2006-11-15 2008-05-29 Shinko Electric Ind Co Ltd 半導体パッケージおよびその製造方法
WO2009022461A1 (ja) * 2007-08-10 2009-02-19 Sanyo Electric Co., Ltd. 回路装置及びその製造方法、携帯機器
JP2009099619A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd コア基板およびその製造方法
US8134085B2 (en) * 2007-10-29 2012-03-13 Mitsubishi Electric Corporation Printed interconnection board having a core including carbon fiber reinforced plastic
JP2009146988A (ja) * 2007-12-12 2009-07-02 Fujitsu Ltd 配線基板の個片化方法およびパッケージ用基板
US20090155552A1 (en) * 2007-12-14 2009-06-18 International Business Machines Corporation Ic chip package substrate having outermost glass fiber reinforced epoxy layers and related method
KR101070798B1 (ko) * 2008-01-15 2011-10-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5262188B2 (ja) * 2008-02-29 2013-08-14 富士通株式会社 基板
JP2009290135A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板の製造方法および導電性接合剤
JP5217640B2 (ja) 2008-05-30 2013-06-19 富士通株式会社 プリント配線板の製造方法およびプリント基板ユニットの製造方法
JP2009290124A (ja) 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板
US8044499B2 (en) * 2008-06-10 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
JP5473413B2 (ja) * 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
JP2010041045A (ja) * 2008-07-09 2010-02-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010034199A (ja) * 2008-07-28 2010-02-12 Fujitsu Ltd プリント配線板
JP2010034197A (ja) * 2008-07-28 2010-02-12 Fujitsu Ltd ビルドアップ基板
KR20100019885A (ko) * 2008-08-11 2010-02-19 삼성전기주식회사 프로브 카드 제조 방법
US8391017B2 (en) * 2009-04-28 2013-03-05 Georgia Tech Research Corporation Thin-film capacitor structures embedded in semiconductor packages and methods of making
JP5497334B2 (ja) * 2009-05-19 2014-05-21 パナソニック株式会社 多層配線基板
WO2010140539A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
US20100326716A1 (en) * 2009-06-26 2010-12-30 Zhichao Zhang Core via for chip package and interconnect
JP2011097038A (ja) * 2009-10-02 2011-05-12 Ibiden Co Ltd セラミック配線基板およびその製造方法
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US8278214B2 (en) * 2009-12-23 2012-10-02 Intel Corporation Through mold via polymer block package
US9532444B2 (en) * 2010-02-26 2016-12-27 Mitsubishi Electric Corporation Method of manufacturing printed wiring board, and printed wiring board
JP5578962B2 (ja) * 2010-06-24 2014-08-27 新光電気工業株式会社 配線基板
JP5419226B2 (ja) * 2010-07-29 2014-02-19 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
US20120090883A1 (en) * 2010-10-13 2012-04-19 Qualcomm Incorporated Method and Apparatus for Improving Substrate Warpage
JP5609531B2 (ja) 2010-10-22 2014-10-22 富士通株式会社 プリント配線板、プリント配線板の製造方法及び電子機器
KR20120050835A (ko) * 2010-11-11 2012-05-21 삼성전기주식회사 금속박 적층판 및 그 제조방법, 방열기판
JP5533596B2 (ja) * 2010-11-25 2014-06-25 富士通株式会社 プリント配線板の製造方法、プリント配線板及び電子機器
CN102740584B (zh) * 2011-03-31 2015-07-01 深南电路有限公司 印刷线路板及其加工方法
US8569631B2 (en) * 2011-05-05 2013-10-29 Tangitek, Llc Noise dampening energy efficient circuit board and method for constructing and using same
US8853072B2 (en) * 2011-06-06 2014-10-07 Micron Technology, Inc. Methods of forming through-substrate interconnects
US8514576B1 (en) * 2011-06-14 2013-08-20 Juniper Networks, Inc. Dual sided system in a package
TWI596997B (zh) * 2011-09-26 2017-08-21 京瓷股份有限公司 配線基板及其安裝構造體,以及其等之製造方法
JP5753471B2 (ja) * 2011-10-12 2015-07-22 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9288909B2 (en) * 2012-02-01 2016-03-15 Marvell World Trade Ltd. Ball grid array package substrate with through holes and method of forming same
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
JP2013243227A (ja) 2012-05-18 2013-12-05 Ibiden Co Ltd 配線板及びその製造方法
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
JP6169955B2 (ja) * 2013-04-17 2017-07-26 新光電気工業株式会社 配線基板及びその製造方法
JP5752299B2 (ja) * 2013-07-01 2015-07-22 デクセリアルズ株式会社 熱伝導シートの製造方法、熱伝導シート、及び放熱部材
US20150114699A1 (en) * 2013-10-24 2015-04-30 Samsung Electro-Mechanics Co., Ltd. Insulation material, printed circuit board using the same and method of manufacturing the same
US20150230342A1 (en) * 2014-02-07 2015-08-13 Apple Inc. Novel structure achieving fine through hole pitch for integrated circuit substrates
US9326373B2 (en) * 2014-04-09 2016-04-26 Finisar Corporation Aluminum nitride substrate
US9305809B1 (en) * 2014-06-26 2016-04-05 Stats Chippac Ltd. Integrated circuit packaging system with coreless substrate and method of manufacture thereof
TWI526129B (zh) 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
KR102412612B1 (ko) * 2015-08-28 2022-06-23 삼성전자주식회사 패키지 기판 및 프리프레그
JP2018056264A (ja) * 2016-09-28 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN109830442A (zh) * 2016-10-24 2019-05-31 华为技术有限公司 一种封装基板及其制作方法、集成电路芯片
EP3588551B1 (en) * 2017-02-23 2022-02-09 Kyocera Corporation Wiring substrate, electronic device package, and electronic device
JP7289620B2 (ja) * 2018-09-18 2023-06-12 新光電気工業株式会社 配線基板、積層型配線基板、半導体装置
WO2020258161A1 (zh) * 2019-06-27 2020-12-30 瑞声声学科技(深圳)有限公司 印刷电路板及其制造方法
JP7171660B2 (ja) * 2020-07-06 2022-11-15 矢崎総業株式会社 複合材構造及び複合材構造製造方法
JP7374566B2 (ja) * 2020-07-06 2023-11-07 矢崎総業株式会社 複合材構造及び複合材構造製造方法
JP2022119655A (ja) * 2021-02-04 2022-08-17 イビデン株式会社 配線基板
JP7049029B1 (ja) * 2021-02-08 2022-04-06 株式会社ゴーゴープロダクション 着ぐるみ用の枠体、着ぐるみ、及びそれらの製造方法
TWI781049B (zh) * 2022-01-24 2022-10-11 欣興電子股份有限公司 電路板結構及其製作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340895A (ja) * 1999-05-31 2000-12-08 Tokyo Cathode Laboratory Co Ltd 配線基板及びその製造方法
US6222740B1 (en) * 1997-12-19 2001-04-24 Robert Bosch Gmbh Multilayer circuit board having at least one core substrate arranged therein
JP2002319764A (ja) * 2001-04-23 2002-10-31 Fujitsu Ltd 多層プリント配線板
JP2003008207A (ja) * 2001-06-27 2003-01-10 Ngk Spark Plug Co Ltd 配線基板の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4285780A (en) * 1978-11-02 1981-08-25 Schachter Herbert I Method of making a multi-level circuit board
US4591659A (en) 1983-12-22 1986-05-27 Trw Inc. Multilayer printed circuit board structure
ATE180137T1 (de) * 1992-06-15 1999-05-15 Heinze Dyconex Patente Verfahren zur herstellung von leiterplatten unter verwendung eines halbzeuges mit extrem dichter verdrahtung für die signalführung
US5677045A (en) * 1993-09-14 1997-10-14 Hitachi, Ltd. Laminate and multilayer printed circuit board
JPH07249847A (ja) * 1994-03-14 1995-09-26 Mitsubishi Electric Corp 低熱膨張プリント配線板
JPH1140902A (ja) 1997-07-18 1999-02-12 Cmk Corp プリント配線板及びその製造方法
JP3635205B2 (ja) * 1998-10-29 2005-04-06 新光電気工業株式会社 配線基板
US6479136B1 (en) * 1999-09-06 2002-11-12 Suzuki Sogyo Co., Ltd. Substrate of circuit board
EP1146149A4 (en) * 1999-11-01 2006-08-30 Jsr Corp AQUEOUS DISPERSION FOR FORMING A CONDUCTIVE LAYER, CONDUCTIVE LAYER, ELECTRONIC COMPONENT, PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF, AND MULTILAYER PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF
US6846528B2 (en) * 2000-03-24 2005-01-25 Ibiden Co., Ltd. Translucent decorative board
JP2001332828A (ja) 2000-05-25 2001-11-30 Nitto Denko Corp 両面回路基板およびそれを用いた多層配線基板
JP3396465B2 (ja) * 2000-08-25 2003-04-14 三井金属鉱業株式会社 銅張積層板
US7038142B2 (en) * 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
JP4119205B2 (ja) * 2002-08-27 2008-07-16 富士通株式会社 多層配線基板
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222740B1 (en) * 1997-12-19 2001-04-24 Robert Bosch Gmbh Multilayer circuit board having at least one core substrate arranged therein
JP2000340895A (ja) * 1999-05-31 2000-12-08 Tokyo Cathode Laboratory Co Ltd 配線基板及びその製造方法
JP2002319764A (ja) * 2001-04-23 2002-10-31 Fujitsu Ltd 多層プリント配線板
JP2003008207A (ja) * 2001-06-27 2003-01-10 Ngk Spark Plug Co Ltd 配線基板の製造方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007106107A (ja) * 2005-07-29 2007-04-26 Sumitomo Chemical Co Ltd 液晶ポリエステル銅張積層板
US8257542B2 (en) 2005-10-03 2012-09-04 Fujitsu Limited Multilevel interconnection board and method of fabricating the same
US7622184B2 (en) * 2005-10-03 2009-11-24 Fujitsu Limited Multilevel interconnection board and method of fabricating the same
JP2007103605A (ja) * 2005-10-03 2007-04-19 Fujitsu Ltd 多層配線基板及びその製造方法
US8455765B2 (en) 2007-01-29 2013-06-04 Sumitomo Bakelite Company, Ltd. Laminated body, method of manufacturing substrate, substrate, and semiconductor device
JP2009099621A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 基板の製造方法
US8186052B2 (en) 2007-10-12 2012-05-29 Fujitsu Limited Method of producing substrate
TWI422289B (zh) * 2007-10-12 2014-01-01 Shinko Electric Ind Co 佈線基板及其製造方法
US8153908B2 (en) 2007-10-12 2012-04-10 Fujitsu Limited Circuit board and method of producing the same
JP2009099616A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd コア部材およびコア部材の製造方法
US7999193B2 (en) 2007-10-12 2011-08-16 Shinko Electric Industries, Co., Ltd. Wiring substrate and method of manufacturing the same
US8035037B2 (en) 2007-10-12 2011-10-11 Fujitsu Limited Core substrate and method of producing the same
US8151456B2 (en) 2007-10-12 2012-04-10 Fujitsu Limited Method of producing substrate
JP2009099620A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd コア基板およびその製造方法
JP2009094415A (ja) * 2007-10-12 2009-04-30 Fujitsu Ltd 配線基板およびその製造方法
US8161636B2 (en) 2007-10-12 2012-04-24 Fujitsu Limited Circuit board and method of manufacturing the same
JP2009290125A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd コア基板およびプリント配線板
JP2010056482A (ja) * 2008-08-29 2010-03-11 Fujitsu Ltd プリント配線板および導電材料
US8186053B2 (en) 2008-11-14 2012-05-29 Fujitsu Limited Circuit board and method of manufacturing the same
WO2010058443A1 (ja) * 2008-11-20 2010-05-27 富士通株式会社 配線基板及び配線基板の製造方法
JP5170253B2 (ja) * 2008-11-20 2013-03-27 富士通株式会社 配線基板及び配線基板の製造方法
KR101148628B1 (ko) 2008-11-20 2012-05-25 후지쯔 가부시끼가이샤 배선 기판 및 배선 기판의 제조 방법
US9000302B2 (en) 2013-04-17 2015-04-07 Shinko Electric Industries Co., Ltd. Wiring board
US9148952B2 (en) 2013-04-17 2015-09-29 Shinko Electric Industries Co., Ltd. Wiring board
WO2015107616A1 (ja) * 2014-01-14 2015-07-23 富士通株式会社 回路基板及びその製造方法、並びに電子装置
WO2021201119A1 (ja) * 2020-03-31 2021-10-07 三菱マテリアル株式会社 金属ベース基板

Also Published As

Publication number Publication date
TW200414860A (en) 2004-08-01
US20070186414A1 (en) 2007-08-16
US7224046B2 (en) 2007-05-29
CN100477891C (zh) 2009-04-08
JPWO2004064467A1 (ja) 2006-05-18
US7640660B2 (en) 2010-01-05
US20050218503A1 (en) 2005-10-06
JP4199198B2 (ja) 2008-12-17
CN1714608A (zh) 2005-12-28
TW556466B (en) 2003-10-01

Similar Documents

Publication Publication Date Title
WO2004064467A1 (ja) 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法
JP4119205B2 (ja) 多層配線基板
JP3822549B2 (ja) 配線基板
US7416996B2 (en) Method of making circuitized substrate
JP2587596B2 (ja) 回路基板接続材とそれを用いた多層回路基板の製造方法
JP4689375B2 (ja) 積層基板および該積層基板を有する電子機器
JP4855753B2 (ja) 多層配線基板及びその製造方法
WO2001045478A1 (fr) Carte a circuit imprime multicouche et procede de production
JP2004152904A (ja) 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
TWI595811B (zh) 印刷電路板及其製造方法
JP2005050885A (ja) 配線基板及びその製造方法
KR100703023B1 (ko) 다층 배선 기판, 그 제조 방법, 및 파이버 강화 수지기판의 제조 방법
JP3440174B2 (ja) 多層プリント配線基板とその製造方法
JP2002232152A (ja) 多層配線基板
JP3695844B2 (ja) 多層プリント配線基板の製造方法
JP3588888B2 (ja) 多層プリント配線基板の製造方法
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
JP2004214271A (ja) 片面積層配線基板及びその製造方法
JP2004241427A (ja) 配線基板の製造方法
JP2001094256A (ja) 多層プリント配線板及びその製造方法
JP2002252465A (ja) 多層配線基板とその製造方法
JP2002280742A (ja) 多層プリント配線板及びその製造法
JP2005285802A (ja) 配線基板及びその製造方法
JP2000036664A (ja) 多層配線基板およびその製造方法
JP2000022330A (ja) 多層配線基板およびその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

WWE Wipo information: entry into national phase

Ref document number: 2004566274

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020057008127

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 11141643

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2003825574X

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020057008127

Country of ref document: KR