CN109830442A - 一种封装基板及其制作方法、集成电路芯片 - Google Patents

一种封装基板及其制作方法、集成电路芯片 Download PDF

Info

Publication number
CN109830442A
CN109830442A CN201910051628.7A CN201910051628A CN109830442A CN 109830442 A CN109830442 A CN 109830442A CN 201910051628 A CN201910051628 A CN 201910051628A CN 109830442 A CN109830442 A CN 109830442A
Authority
CN
China
Prior art keywords
layer
dielectric layer
medium
dielectric
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910051628.7A
Other languages
English (en)
Inventor
符会利
郭健炜
刘铁军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201910051628.7A priority Critical patent/CN109830442A/zh
Publication of CN109830442A publication Critical patent/CN109830442A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明的实施例提供一种封装基板及其制作方法、集成电路芯片，可降低高频信号或高速信号在封装基板内传输时产生的链路损耗。该封装基板包括相对设置的第一参考层和第二参考层，该第一参考层靠近该第二参考层的一侧设置有第一复合层，该第二参考层靠近该第一参考层的一侧设置有第二复合层，该第一复合层与该第二复合层之间压合有金属走线；其中，该第一复合层和该第二复合层均包括相对且接触设置的第一介质层和第二介质层，该第一介质层与该金属走线接触；并且，该第二介质层的刚度大于该第一介质层的刚度。

Description

一种封装基板及其制作方法、集成电路芯片
技术领域
本发明涉及通信技术领域，尤其涉及一种封装基板及其制作方法、集成电路芯片。
背景技术
封装基板是指制造集成电路(Integrate Circuit，IC)芯片或印制电路板(Printed Circuit Board，PCB)的母板。
如图1所示，封装基板由导电的参考层11和不导电的介质层12依次交替堆叠而成。介质层12内压合有信号电路，该信号电路通常由一条或多条金属走线13构成，参考层11一般用于承载电源或接地信号，而各金属走线13中承载的信号最终引出至IC芯片或PCB的各个输入/输出(I/O，in/out)接口。
然而，当信号的速率或频率越高时，信号在金属走线13上传输时的衰减现象越严重，产生的链路损耗越大。通常，可采用增大金属走线13的宽度的方式降低链路损耗，但走线宽度的变化会引起金属走线13的阻抗变化，那么，为保证阻抗不变，需要根据信号的速率设计介质层12的厚度，如图2所示，以一层介质层12为例，当信号的速率越高，金属走线13的宽度D越大，同时，介质层12的厚度L也会越大。
但是，由于制作介质层12的材料的机械特性较差，因此，很难制备厚度很大的介质层12，当介质层12的厚度L增加到一定程度时，将达到工艺制程的极限，此时，介质层12的厚度无法继续增加，链路损耗也将无法降低。
发明内容
本发明的实施例提供一种封装基板及其制作方法、集成电路芯片，可降低高频信号或高速信号在封装基板内传输时产生的链路损耗。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，本发明的实施例提供一种封装基板，包括相对设置的第一参考层和第二参考层，该第一参考层靠近该第二参考层的一侧设置有第一复合层，该第二参考层靠近该第一参考层的一侧设置有第二复合层，该第一复合层与该第二复合层之间压合有金属走线；其中，该第一复合层和该第二复合层均包括相对且接触设置的第一介质层和第二介质层，该第一介质层与该金属走线接触；并且，该第二介质层的刚度大于该第一介质层的刚度。也就是说，与传统的设置单一介质层包裹金属走线不同的是，在本发明实施例提供的封装基板中，在第一复合层和第二复合层之间压合了金属走线，并且，每个复合层均包括两种介质组成的第一介质层和第二介质层，这两个复合层内刚度较小的第一介质层均与金属走线接触，以便通过压合工艺使金属走线被第一介质层包裹，而第一介质层远离金属走线的一侧设置有刚度较大的第二介质层，由于第二介质层的刚度较大，不易发生变形，因此，可以制备出厚度较大的第二介质层，那么，对于高频信号或高速信号，在增加金属走线的宽度的同时，可以通过增加第二介质层的厚度，来降低信号传输时产生的导体损耗，从而降低整个传输过程中的链路损耗。
在一种可能的设计方式中，该第一介质层的介质损耗因子小于该第二介质层的介质损耗因子。当某一介质层的介质损耗因子越小时，信号在该介质层传输时产生的介质损耗越小，那么，当第一介质层的介质损耗因子小于第二介质层的介质损耗因子时，由于金属走线是被第一复合层内的第一介质层和第二复合层内的第一介质层包裹的，因此，可降低金属走线上的信号在第一介质层内传输时产生的介质损耗，也就是说，使用本发明实施例提供的封装基板，既可以降低信号在传输时产生的导体损耗，又可以降低信号传输时产生的介质损耗。
在一种可能的设计方式中，该第一复合层和该第二复合层还包括：设置在该第二介质层背离该第一介质层一侧的第三介质层；其中，该第三介质层的材料的机械特性，与该第一介质层的材料的机械特性相同。
在一种可能的设计方式中，该第三介质层的材料与该第一介质层的材料相同，该第三介质层的厚度与该第一介质层的厚度相等。此时，第一复合层和第二复合层均可以视为由第一介质层和第三介质层包裹第二介质层组成的“三明治结构”，在这个“三明治结构”中，将材料相同的第一介质层和第三介质层分别设置在第二介质层的两侧进行压合时，第一介质层与第二介质层的接触面，以及第三介质层与第二介质层的接触面均会产生张力，使第一介质层和第三介质层吸附在第二介质层的两侧，使第一复合层和第二复合层的内部组成一个结构稳定的“三明治结构”，从而使形成的第一复合层和第二复合层的结构更加稳定。
在一种可能的设计方式中，该第二介质层的热膨胀系数小于或等于9ppm/℃。
在一种可能的设计方式中，该第二介质层的杨氏模量大于等于25MPa。
在一种可能的设计方式中，该第一介质层的介质损耗因子小于等于0.01。
第二方面，本发明的实施例提供一种封装基板的制作方法，包括：在第一参考层上压合第一复合层，该第一复合层包括相对设置的第一介质层和第二介质层，该第二介质层的刚度大于该第一介质层的刚度，该第一复合层内的第一介质层远离该第一参考层；在该第一复合层上形成金属走线；在形成有金属走线的第一复合层上压合第二复合层，该第二复合层包括相对设置的第一介质层和第二介质层，该第二介质层的刚度大于该第一介质层的刚度，该第二复合层内的第一介质层与该金属走线接触；在该第二复合层上压合第二参考层。
在一种可能的设计方式中，在第一参考层上压合第一复合层之前，还包括：制作该第一复合层和该第二复合层。
在一种可能的设计方式中，该第一复合层和该第二复合层还包括：设置在该第二介质层背离该第一介质层一侧的第三介质层，该第三介质层的材料与该第一介质层的材料相同；其中，制作该第一复合层或该第二复合层，包括：将该第一介质层和该第三介质层分别压合至该第二介质层的两侧，得到该第一复合层或该第二复合层。
在一种可能的设计方式中，在第一参考层上压合第一复合层，包括：以该第一复合层中的第三介质层为压合面，将该第一复合层压合至该第一参考层上；在形成有金属走线的第一复合层上压合第二复合层，包括：以该第二复合层中的第一介质层为压合面，将该第二复合层压合至形成有金属走线的第一复合层上。
第三方面，本发明的实施例提供一种封装基板的制作方法，包括：按照第一参考层、第一复合层、金属走线、第二复合层至第二参考层的顺序进行一次性压合，形成该封装基板；其中，该第一复合层和该第二复合层均包括相对设置的第一介质层和第二介质层，该第一介质层与该金属走线接触；该第二介质层的刚度大于该第一介质层的刚度。
第四方面，本发明的实施例提供一种集成电路芯片，该集成电路芯片包括上述封装基板。
第五方面，本发明的实施例提供一种印制电路板，该印制电路板包括上述封装基板。
本发明中，上述封装基板的名字对设备本身不构成限定，在实际实现中，这些设备可以以其他名称出现。只要各个设备的功能和本发明类似，即属于本发明权利要求及其等同技术的范围之内。
另外，第二方面至第五方面中任一种设计方式所带来的技术效果可参见第一方面中不同设计方式所带来的技术效果，此处不再赘述。
本发明的这些方面或其他方面在以下实施例的描述中会更加简明易懂。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。
图1为现有技术中封装基板的结构示意图；
图2为现有技术中降低链路损耗的原理示意图；
图3为本发明实施例提供的一种封装基板的应用场景示意图；
图4为本发明实施例提供的一种封装基板的结构示意图一；
图5为本发明实施例提供的一种封装基板的结构示意图二；
图6为本发明实施例提供的一种封装基板的制作方法的流程示意图；
图7为本发明实施例提供的一种封装基板的制作方法的工艺示意图一；
图8为本发明实施例提供的一种封装基板的制作方法的工艺示意图二；
图9为本发明实施例提供的一种封装基板的制作方法的工艺示意图三。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
另外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
本发明的实施例提供一种封装基板，该封装基板可以作为母板应用在IC芯片或PCB等结构中。
示例性的，如图3所示，为IC芯片的剖面图，封装基板100的一侧设置有锡球21，锡球21可作为IC芯片的I/O接口与外部设备通信，封装基板100的另一侧为封装面22，可将无源器件23和晶片24等器件封装在封装面22内。
如图1所示，传统的封装基板100由导电的参考层11和不导电的介质层12依次交替堆叠而成。在IC芯片内，信号一般在介质层12内的金属走线13上传输，当信号的速率或频率越高时，信号在金属走线13上传输时的衰减现象越严重，这种由金属走线13引起的损耗称为导体损耗(conductor loss)，另外，由于介质层12是由不导电的绝缘材料制成的，那么，当信号在金属走线13内传输时，绝缘材料在电场作用下，由于介质电导和介质极化的滞后效应，在介质层12内部引起能量损耗，这种由金属走线13所在的介质层12引起的损耗称为介质损耗(dielectric loss)。
也就是说，信号在封装基板100内传输时产生的链路损耗包括导体损耗和介质损耗，而金属走线13的宽度与金属走线13的电阻成反比，因此，通常采用增大金属走线13的宽度的方式降低导体损耗，但是，金属走线13的宽度增加后，会引起金属走线13的阻抗也随之发生变化，因此，为了使金属走线13在宽度变化前后的阻抗保持一致，在增加金属走线13的宽度的同时，还需要增加介质层12的厚度，而介质层12一般为柔性较好的材料，在制备过程中容易产生形变，因此，无法得到厚度较大的介质层12，来满足高频信号或高速信号在封装基板100内传输时对链路损耗的指标要求。
对此，本发明的实施例提供一种封装基板200，如图4所示，该封装基板200包括相对设置的第一参考层31和第二参考层32，第一参考层31靠近第二参考层32的一侧设置有第一复合层33，第二参考层32靠近第一参考层31的一侧设置有第二复合层34，第一复合层33与第二复合层34之间压合有金属走线35。
其中，仍如图4所示，第一复合层34和第二复合层35均包括相对设置的第一介质层301和第二介质层302，第一介质层301和第二介质层302互相接触，其中，第一介质层301与金属走线35接触，并且，第二介质层302的刚度大于第一介质层301的刚度。
也就是说，与传统的设置单一介质层包裹金属走线35不同的是，在本发明实施例提供的封装基板200中，在第一复合层33和第二复合层34之间压合金属走线35，并且，每个复合层均包括两种介质组成的第一介质层301和第二介质层302，两个复合层内刚度较小的第一介质层301均与金属走线35接触，以便通过压合工艺使金属走线35被第一介质层301包裹，而第一介质层301远离金属走线35的一侧设置有刚度较大的第二介质层302，由于第二介质层302的刚度较大，不易发生变形，因此，可以制备出厚度较大的第二介质层302，那么，对于高频信号或高速信号，在增加金属走线35的宽度的同时，可以通过增加第二介质层302的厚度，来降低信号传输时产生的导体损耗，同时保证金属走线35在宽度变化前后的阻抗保持一致，从而降低整个传输过程中的链路损耗。
进一步地，第一介质层301的介质损耗因子小于第二介质层302的介质损耗因子。
其中，介质损耗因子又可以称为介质损耗角(Dielectric Loss Tangent，Df)，是指在交变电场下，电介质内流过的电流向量和电压向量之间的夹角(即功率向量角φ)的余角δ，可反映电介质在交变电场作用下，电位移与电场强度的位相差。
当某一介质层的介质损耗因子越小时，信号在该介质层传输时产生的介质损耗越小，那么，在本发明实施例提供的封装基板200中，如图4所示，当第一介质层301的介质损耗因子小于第二介质层302的介质损耗因子时，由于金属走线35是被第一复合层33内的第一介质层301和第二复合层34内的第一介质层301包裹的，因此，可降低金属走线35上的信号在第一介质层301内传输时产生的介质损耗，也就是说，使用本发明实施例提供的封装基板200，既可以降低信号在传输时产生的导体损耗，又可以降低信号传输时产生的介质损耗。
进一步地，基于图4所示的封装基板200，如图5所示，第一复合层33和第二复合层34还包括：设置在第二介质层302背离第一介质层301一侧的第三介质层303；其中，制作第三介质层303的材料的机械特性，与制作第一介质层301的材料的机械特性相同。
例如，制作第三介质层303的材料的热膨胀系数与制作第一介质层301的材料的热膨胀系数相同。
可选的，第三介质层303的材料可与第一介质层301的材料相同。
此时，第一复合层33和第二复合层34均可以视为由第一介质层301和第三介质层303包裹第二介质层302组成的“三明治结构”，而之所以在第二介质层302的两侧分别设置材料相同的第一介质层301和第三介质层303，是因为：第二介质层302的刚性大于第一介质层301的刚性，当第二介质层302直接与第一介质层301压合为第一复合层33或第二复合层34时，可能导致刚性较小的第一介质层301产生形变，此时，第一复合层33或第二复合层34内的材料结构不稳定从而导致第一复合层33或第二复合层34产生变形，使制作第一复合层33和第二复合层34的工艺难度增加，而将材料相同的第一介质层301和第三介质层303分别设置在第二介质层302的两侧进行压合时，第一介质层301与第二介质层302的接触面，以及第三介质层303与第二介质层302的接触面均会产生张力，使第一介质层301和第三介质层303吸附在第二介质层302的两侧，使第一复合层33和第二复合层34的内部组成一个结构稳定的“三明治结构”，从而使形成的第一复合层33和第二复合层34的结构更加稳定。
可选的，上述第三介质层303的厚度与第一介质层301的厚度相等。
示例性的，上述第二介质层302的热膨胀系数(Coefficient of ThermalExpansion，CTE)可以小于等于9ppm/℃。
示例性的，上述第二介质层302的杨氏模量可以大于等于25MPa。
示例性的，上述第一介质层301的介质损耗因子可以小于等于0.01。
例如，制作第一介质层301和第三介质层303的材料可以为环氧树脂基等具有高频低损耗特性的材料。
例如，制作第二介质层302的材料可以为双马来酰亚胺三嗪树脂类材料与玻纤布的混合材料。
例如，上述第一参考层31和第二参考层32可以为导电金属板。
当然，以上仅为对本发明的实施例提供的封装基板200内各个部件所选材料的举例说明，本领域技术人员可以根据实际经验或实际需要进行选择，本发明实施例对此不作任何限制。
另外，图4或图5所示的封装基板200仅以第一参考层31和第二参考层32，以及这两个参考层之间的复合层(即第一复合层33和第二复合层34)为例进行说明的，应当理解的是，封装基板200可以由多个参考层和复合层依次交替堆叠而成，任意两个参考层之间均可设置有图4或图5所示的第一复合层33和第二复合层34的结构。
进一步地，基于图4或图5所示的封装基板200，本发明的实施例提供一种封装基板的制作方法，如图6所示，包括：
101、制作第一复合层和第二复合层，该第一复合层和第二复合层均包括相对设置的第一介质层和第二介质层。
其中，第二介质层的刚度大于第一介质层的刚度。
具体的，如图4所示，可以通过压合工艺，将第一介质层301和第二介质层302压合在一起，形成第一复合层33或第二复合层34。
另外，如图5所示，第一复合层33和第二复合层34还可以包括：设置在第二介质层302背离第一介质层301一侧的第三介质层303，第三介质层303的材料与第一介质层301的材料相同，且第三介质层303的厚度与第一介质层301的厚度相等，即形成一个由第一介质层301、第二介质层302和第三介质层303组成的“三明治结构”。
此时，制作第一复合层33或第二复合层34时，可以将第二介质层302作为中间层，直接将第一介质层301和第三介质层303分别压合至第二介质层302的两侧即可。
102、在第一参考层上压合第一复合层，使第一复合层内的第一介质层远离第一参考层。
具体的，如图7所示，可以以第一复合层33中的第三介质层303为压合面，将第一复合层33压合至第一参考层31上，使第一复合层33内的第一介质层301远离第一参考层31。
其中，第二介质层302的厚度可以根据金属走线35的宽度进行设置，以使得金属走线35在宽度变化前后的阻抗保持一致，而金属走线35的宽度可以根据需要传输的信号的速率或频率进行设置，当传输的信号的速率或频率越高时，为降低信号传输时产生的导体损耗，可设置金属走线35的宽度增加，相应的，可设置第二介质层302的厚度增加。
103、在第一复合层上形成金属走线。
具体的，如图8所示，在第一复合层33内的第一介质层301上形成金属走线35，金属走线35的宽度也可以根据信号的速率或频率进行设置。
104、在形成有金属走线的第一复合层上压合第二复合层，使第二复合层内的第一介质层与金属走线接触。
具体的，如图9所示，可以以第二复合层34中的第一介质层301为压合面，将第二复合层34压合至形成有金属走线35的第一复合层33上，此时，金属走线35被第一复合层33和第二复合层34内的第一介质层301包裹。
105、在第二复合层上压合第二参考层。
最后，在第二复合层34内的第三介质层303上压合第二参考层32，形成如图5所示的封装基板200。
又或者，基于图4或图5所示的封装基板200，本发明的实施例提供另一种封装基板的制作方法，即：
直接按照图4或图5中第一参考层31、第一复合层33、金属走线35、第二复合层34至第二参考层32的顺序进行压合，一次性形成封装基板200。
又或者，基于图4或图5所示的封装基板200，本发明的实施例提供另一种封装基板的制作方法，以图4所示的封装基板200为例，该制作方法包括：
在第一参考层31上压合第一复合层33的第二介质层302；
在第二介质层302上压合第一复合层33的第一介质层301，此时，第一介质层301和第二介质层302构成第一复合层33；
在第一复合层33的第一介质层301上压合金属走线35；
在第一复合层33的第一介质层301上再压合一层第一介质层301，即第二复合层34的第一介质层301；
在第二复合层34的第一介质层301上再压合一层第二介质层302，即第二复合层34的第二介质层302，此时，金属走线35上方的第一介质层301和第二介质层302构成第二复合层34；
最后在第二复合层34的第二介质层302上压和第一参考层32，形成封装基板200。
进一步地，本发明的实施例还提供一种集成电路芯片，该集成电路芯片内包括上述任一种封装基板200。
进一步地，本发明的实施例还提供一种印制电路板，该印制电路板内包括上述任一种封装基板200。
至此，本发明的实施例提供一种封装基板及其制作方法、集成电路芯片和印制电路板，该封装基板包括相对设置的第一参考层和第二参考层，第一参考层靠近第二参考层的一侧设置有第一复合层，第二参考层靠近第一参考层的一侧设置有第二复合层，第一复合层与第二复合层之间压合有金属走线；具体的，第一复合层和第二复合层均包括相对设置的第一介质层和第二介质层，第一复合层和第二复合层内的第一介质层均与金属走线接触；其中，第二介质层的刚度大于第一介质层的刚度。可以看出，两个复合层内刚度较小的第一介质层均与金属走线接触，以便通过压合工艺使金属走线被第一介质层包裹，而第一介质层远离金属走线的一侧设置有刚度较大的第二介质层，即第二介质层不易发生变形，因此，可以制备出厚度较大的第二介质层，那么，对于高频信号或高速信号，为了尽可能的降低信号传输时产生的导体损耗，可在增加金属走线的宽度的同时，增加第二介质层的厚度，从而降低整个传输过程中的链路损耗。
本领域技术人员应该可以意识到，在上述一个或多个示例中，本发明所描述的功能可以用硬件、软件、固件或它们的任意组合来实现。当使用软件实现时，可以将这些功能存储在计算机可读介质中或者作为计算机可读介质上的一个或多个指令或代码进行传输。计算机可读介质包括计算机存储介质和通信介质，其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是通用或专用计算机能够存取的任何可用介质。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的技术方案的基础之上，所做的任何修改、等同替换、改进等，均应包括在本发明的保护范围之内。

Claims (8)

1.一种封装基板，其特征在于，包括介质层，以及设置在介质层中的金属走线，
所述介质层包括第一介质层和第二介质层，所述金属走线被夹在两层第一介质层之间，所述两层第一介质层进一步被一起夹在两层第二介质层之间，
所述第二介质层的刚度大于所述第一介质层的刚度。
2.根据权利要求1所述的封装基板，其特征在于，所述第一介质层的介质损耗因子小于所述第二介质层的介质损耗因子。
3.根据权利要求1或2所述的封装基板，其特征在于，所述介质层还包括第三介质层，，所述两层介质层被夹在两层第三介质层之间。
其中，所述第三介质层的材料的机械特性，与所述第一介质层的材料的机械特性相同。
4.根据权利要求3所述的封装基板，其特征在于，所述第三介质层的材料与所述第一介质层的材料相同，所述第三介质层的厚度与所述第一介质层的厚度相等。
5.根据权利要求1-4中任一项所述的封装基板，其特征在于，所述第二介质层的热膨胀系数小于或等于9ppm/℃。
6.根据权利要求1-5中任一项所述的封装基板，其特征在于，所述第二介质层的杨氏模量大于等于25MPa。
7.如权利要求1所述的封装基板，其特征在于，还包括参考层，所述介质层被夹在两层参考层之间。
8.一种集成电路芯片，其特征在于，所述集成电路芯片包括如权利要求1-7中任一项所述的封装基板。
CN201910051628.7A 2016-10-24 2016-10-24 一种封装基板及其制作方法、集成电路芯片 Withdrawn CN109830442A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910051628.7A CN109830442A (zh) 2016-10-24 2016-10-24 一种封装基板及其制作方法、集成电路芯片

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910051628.7A CN109830442A (zh) 2016-10-24 2016-10-24 一种封装基板及其制作方法、集成电路芯片
CN201610937783.5A CN106356360B (zh) 2016-10-24 2016-10-24 一种封装基板及其制作方法、集成电路芯片

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201610937783.5A Division CN106356360B (zh) 2016-10-24 2016-10-24 一种封装基板及其制作方法、集成电路芯片

Publications (1)

Publication Number Publication Date
CN109830442A true CN109830442A (zh) 2019-05-31

Family

ID=57865018

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910051628.7A Withdrawn CN109830442A (zh) 2016-10-24 2016-10-24 一种封装基板及其制作方法、集成电路芯片
CN201610937783.5A Active CN106356360B (zh) 2016-10-24 2016-10-24 一种封装基板及其制作方法、集成电路芯片

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610937783.5A Active CN106356360B (zh) 2016-10-24 2016-10-24 一种封装基板及其制作方法、集成电路芯片

Country Status (4)

Country Link
US (1) US20180114760A1 (zh)
EP (1) EP3312880B1 (zh)
CN (2) CN109830442A (zh)
WO (1) WO2018076751A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114817127A (zh) * 2022-04-19 2022-07-29 飞腾信息技术有限公司 数据通信方法、片上系统以及计算机设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109830442A (zh) * 2016-10-24 2019-05-31 华为技术有限公司 一种封装基板及其制作方法、集成电路芯片
US10991660B2 (en) * 2017-12-20 2021-04-27 Alpha Anc Omega Semiconductor (Cayman) Ltd. Semiconductor package having high mechanical strength

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015171118A1 (en) * 2014-05-06 2015-11-12 Intel Corporation Multi-layer package with integrated antenna
US20160071807A1 (en) * 2014-09-04 2016-03-10 Apple Inc. Methodology to achieve zero warpage for ic package
CN105762082A (zh) * 2014-12-19 2016-07-13 深南电路有限公司 一种封装基板的制作方法及封装基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998047331A1 (fr) * 1997-04-16 1998-10-22 Kabushiki Kaisha Toshiba Tableau de connexions, son procede de fabrication et boitier de semi-conducteur
CN100477891C (zh) * 2003-01-16 2009-04-08 富士通株式会社 多层布线基板及其制造方法、纤维强化树脂基板制造方法
JP2006080162A (ja) * 2004-09-07 2006-03-23 Toshiba Corp プリント配線基板
US7524388B2 (en) * 2005-05-10 2009-04-28 World Properties, Inc. Composites, method of manufacture thereof, and articles formed therefrom
JP5233135B2 (ja) * 2007-03-13 2013-07-10 住友ベークライト株式会社 積層板、積層板の製造方法、および半導体装置
US9312593B2 (en) * 2012-05-30 2016-04-12 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with novel transmission lines
CN203381286U (zh) * 2013-07-30 2014-01-08 林嘉佑 一种可钢化双银low-e镀膜玻璃
US9642259B2 (en) * 2013-10-30 2017-05-02 Qualcomm Incorporated Embedded bridge structure in a substrate
CN105578731A (zh) * 2016-02-25 2016-05-11 广东欧珀移动通信有限公司 移动终端、印刷电路板及其制造方法
CN109830442A (zh) * 2016-10-24 2019-05-31 华为技术有限公司 一种封装基板及其制作方法、集成电路芯片

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015171118A1 (en) * 2014-05-06 2015-11-12 Intel Corporation Multi-layer package with integrated antenna
US20160071807A1 (en) * 2014-09-04 2016-03-10 Apple Inc. Methodology to achieve zero warpage for ic package
CN105762082A (zh) * 2014-12-19 2016-07-13 深南电路有限公司 一种封装基板的制作方法及封装基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114817127A (zh) * 2022-04-19 2022-07-29 飞腾信息技术有限公司 数据通信方法、片上系统以及计算机设备

Also Published As

Publication number Publication date
CN106356360B (zh) 2019-03-01
CN106356360A (zh) 2017-01-25
EP3312880B1 (en) 2021-04-07
US20180114760A1 (en) 2018-04-26
WO2018076751A1 (zh) 2018-05-03
EP3312880A1 (en) 2018-04-25

Similar Documents

Publication Publication Date Title
CN106356360B (zh) 一种封装基板及其制作方法、集成电路芯片
CN103295988B (zh) 具有集成插槽的系统级封装
JP2014027272A5 (zh)
CN213403657U (zh) 一种电路板
KR100658699B1 (ko) 유연성을 갖는 열전 모듈
CN109817591A (zh) 一种高功率密度igbt模块的双面水冷散热结构及加工工艺
CN112432589B (zh) 一种并联式柔性应变传感器及其制备方法
CN203216632U (zh) 电子元器件
CN206322851U (zh) 一种并联馈电型多功能有源频率选择表面
US20120049314A1 (en) Thermoelectric module and method for fabricating the same
CN107565013B (zh) 一种纵向梯度短纤维压电复合材料及其制备方法
JPH10261744A (ja) 半導体装置及びその製造方法
CN202796910U (zh) 具有冷却装置的功率电子系统
JP6038614B2 (ja) コイル部品及びその製造方法
CN209199782U (zh) 一种用parylene作为介电质层的积层式电容器
CN107527992B (zh) 一种双向梯度短纤维压电复合材料及其制备方法
CN106416433A (zh) 电路基板
CN115021706A (zh) 一种基于压电材料的声表面滤波器
TWI710298B (zh) 具有加熱功能的轉接板以及電子裝置
JP2014241190A (ja) Ｐｔｃヒータ
CN107482113B (zh) 一种短纤维压电复合材料及其制备方法
TW201519508A (zh) 電子封裝件
CN104320925B (zh) 一种新型埋入式电路板的制作方法
CN107516710B (zh) 一种横向梯度短纤维压电复合材料及其制备方法
JP2012134204A (ja) Ｌｅｄパッケージの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20190531