JP2005332872A - 配線基板への電子部品の取付構造 - Google Patents

配線基板への電子部品の取付構造 Download PDF

Info

Publication number
JP2005332872A
JP2005332872A JP2004147891A JP2004147891A JP2005332872A JP 2005332872 A JP2005332872 A JP 2005332872A JP 2004147891 A JP2004147891 A JP 2004147891A JP 2004147891 A JP2004147891 A JP 2004147891A JP 2005332872 A JP2005332872 A JP 2005332872A
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
metal material
land portion
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004147891A
Other languages
English (en)
Inventor
Toru Aoyanagi
亨 青柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2004147891A priority Critical patent/JP2005332872A/ja
Priority to TW094113739A priority patent/TWI277218B/zh
Priority to US11/127,580 priority patent/US7408785B2/en
Publication of JP2005332872A publication Critical patent/JP2005332872A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081—Compound repelling a metal, e.g. solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 生産性が良く、電子部品の取付の強固な配線基板への電子部品の取付構造を提供する。
【解決手段】 本発明の配線基板への電子部品の取付構造は、ランド部３ａを有する配線パターン３が設けられた配線基板２と、ランド部３ａに半田付けされる複数の電極１ｂを有する電子部品１とを備え、ランド部３ａは半田付可能な第１の金属材で形成されると共に、ランド部３ａに隣接する配線パターン３には、半田付不可能な第２の金属材が設けられたため、第２の金属材によってランド部３ａからの半田の流出を防止でき、従来の半田レジスト膜が不要となって、生産性が良好であると共に、電子部品１と配線基板２の表面との間で接着剤６による接着ができて、電子部品１の取付の強硬なものが得られる。
【選択図】 図１

Description

本発明は種々の電子回路ユニット等に使用して好適な配線基板への電子部品の取付構造に関する。
図４は従来の配線基板への電子部品の取付構造を示す要部断面図で、次に、従来の配線基板への電子部品の取付構造の構成を図４に基づいて説明すると、半導体チップ等からなる電子部品５１は、本体部５１ａと、この本体部５１ａの下面に設けられた複数の電極５１ｂを有する。
配線基板５２の表面には、半田付可能な金属材からなり、ランド部５３ａを有する配線パターン５３が設けられると共に、半田付不可能な半田レジスト膜５４が配線基板５２の全表面と、ランド部５３ａを除く配線パターン５３上とに設けられて、半田レジスト膜５４によってランド部５３ａの半田付領域が形成されている。
そして、電子部品５１の電極５１ｂは、ランド部５３ａに半田５５付けされると共に、本体部５１ａと半田レジスト膜５４との間に設けられた隙間には、接着剤（アンダーフィル樹脂）５６が充填され、本体部５１ａが配線基板５２に接着されることによって、電子部品５１の取付を強くしている。（例えば、特許文献１参照）
しかし、従来の配線基板への電子部品の取付構造は、半田レジスト膜５４がランド部５３ａを除く配線パターン５３と配線基板５２の全表面に設けられるため、その半田レジスト膜５４の形成が面倒で、生産性が悪くなるばかりか、接着剤５６が半田レジスト膜５４に接着するため、半田レジスト膜５４の剥がれが生じて、電子部品５１の取付が弱くなる。
特開平８−８８４６４号公報
従来の配線基板への電子部品の取付構造は、半田レジスト膜５４がランド部５３ａを除く配線パターン５３と配線基板５２の全表面に設けられるため、その半田レジスト膜５４の形成が面倒で、生産性が悪くなるばかりか、接着剤５６が半田レジスト膜５４に接着ずるため、半田レジスト膜５４の剥がれが生じて、電子部品５１の取付が弱くなるという問題がある。
そこで、本発明は生産性が良く、電子部品の取付の強固な配線基板への電子部品の取付構造を提供することを目的とする。
上記課題を解決するための第１の解決手段として、ランド部を有する配線パターンが設けられた配線基板と、前記ランド部に半田付けされる複数の電極を有する電子部品とを備え、前記ランド部は半田付可能な第１の金属材で形成されると共に、前記ランド部に隣接する前記配線パターンには、半田付不可能な第２の金属材が設けられた構成とした。
また、第２の解決手段として、前記第２の金属材は、クロム、又はチタン、或いはそれらを主成分とする合金で形成された構成とした。
また、第３の解決手段として、前記第１の金属材は、銅、又は錫、或いはそれらを主成分とする合金で形成された構成とした。
また、第４の解決手段として、前記配線基板は、エポキシ系樹脂、又はセラミック、又はアルミナで形成され、前記第１，第２の金属材が前記配線基板上に厚膜や薄膜によって形成された構成とした。
また、第５の解決手段として、前記配線パターンと前記ランド部が前記第１の金属材で形成されると共に、前記第２の金属材が前記ランド部の隣接する位置の前記配線パターンを覆った構成とした。
また、第６の解決手段として、前記配線パターンが前記第２の金属材で形成されると共に、前記ランド部が前記第２の金属材上の一部に形成された構成とした。 また、第７の解決手段として、前記電子部品の本体部と前記配線パターン間に設けられた隙間には、接着剤が設けられ、前記本体部が前記接着剤によって前記配線パターンの表面に接着された構成とした。
本発明の配線基板への電子部品の取付構造は、ランド部を有する配線パターンが設けられた配線基板と、ランド部に半田付けされる複数の電極を有する電子部品とを備え、ランド部は半田付可能な第１の金属材で形成されると共に、ランド部に隣接する配線パターンには、半田付不可能な第２の金属材が設けられたため、第２の金属材によってランド部からの半田の流出を防止でき、従来の半田レジスト膜が不要となって、生産性が良好であると共に、電子部品と配線基板の表面との間で接着剤による接着ができて、電子部品の取付の強硬なものが得られる。
また、第２の金属材は、クロム、チタン、或いはそれらを主成分とする合金で形成されたため、ランド部は、半田付ができない第２の金属材で正確に仕切られて、精度の良い半田付領域が得られる。
また、第１の金属材は、銅、又は錫、或いはそれらを主成分とする合金で形成されたため、材料費が安く、安価なものが得られる。
また、配線基板は、エポキシ系樹脂、又はセラミック、又はアルミナで形成され、第１，第２の金属材が配線基板上に厚膜や薄膜によって形成されたため、小型で、精度の良い配線パターンが得られる。
また、配線パターンとランド部が第１の金属材で形成されると共に、第２の金属材がランド部の隣接する位置の配線パターンを覆ったため、半田付不可能な第２の金属材は、部分的な形成で良く、第２の金属材の形成が容易であると共に、電子部品と配線基板の表面との間で接着剤による接着ができて、電子部品の取付の強硬なものが得られる。
また、配線パターンが第２の金属材で形成されると共に、ランド部が第２の金属材上の一部に形成されたため、ランド部の形成が精度良く形成できる。
また、電子部品の本体部と配線パターン間に設けられた隙間には、接着剤が設けられ、本体部が接着剤によって配線パターンの表面に接着されたため、電子部品と配線基板の表面との間で接着剤による接着ができて、電子部品の取付の強硬なものが得られる。
本発明の配線基板への電子部品の取付構造の図面を説明すると、図１は本発明の配線基板への電子部品の取付構造の第１実施例を示す要部断面図、図２は本発明の配線基板への電子部品の取付構造の第１実施例に係る配線基板の平面図、図３は本発明の配線基板への電子部品の取付構造の第２実施例を示す要部断面図である。
次に、本発明の配線基板への電子部品の取付構造に係る第１実施例の構成を図１，図２に基づいて説明すると、半導体チップ等からなる電子部品１は、本体部１ａと、この本体部１ａの下面に設けられた複数の電極１ｂを有する。
配線基板２は、エポキシ系樹脂、セラミック、又はアルミナで形成されており、この配線基板２の表面には、厚膜技術や薄膜技術等によって、半田付可能なランド部３ａを有する配線パターン３が形成されている。
このランド部３ａと配線パターン３は、半田付可能な第１の金属材からなる銅、錫、或いはそれらを主成分とする合金で形成されていると共に、ランド部３ａに隣接する配線パターン３の一部分を覆った状態で、半田付不可能な第２の金属材からなる被覆部４が設けられ、この被覆部４によって、ランド部３ａの半田付領域が形成されている。
その結果、配線パターン２の表面は、大部分が露出した状態となっている。
また、被覆部４を形成する半田付不可能な第２の金属材は、クロム、チタン、或いはそれらを主成分とする合金で形成されており、被覆部４は、厚膜技術や薄膜技術等によって、配線基板２上の箇所に部分的に形成されている。
そして、電子部品１は、配線基板２上に載置された状態で、電極１ｂがランド部３ａに半田５付けされると共に、本体部１ａと配線基板２との間に設けられた隙間には、接着剤（アンダーフィル樹脂）６が充填され、本体部１ａが配線基板２に接着されることによって、電子部品１の取付を強固にしている。
この時、接着剤６は、配線基板２の表面に直接、接着されて、接着剤６の接着が強固になる。
また、図３は本発明の配線基板への電子部品の取付構造の第２実施例を示し、この第２実施例を説明すると、配線パターン３は、半田付不可能なクロム、チタン、或いはそれらを主成分とする合金からなる第２の金属材で形成され、この第２の金属材上には、半田付可能な銅、錫、或いはそれらを主成分とする合金からなる第１の金属材で形成されたランド部３ａが部分的に設けられ、配線パターン３である第２の金属材によって、ランド部３ａの半田付領域が形成されている。
その他の構成は、第１実施例と同様であるので、同一部品に同一番号を付し、ここではその説明を省略する。
なお、上記実施例では、半導体チップに適用したもので説明したが、半導体チップ以外の電子部品に適用できること勿論である。
本発明の配線基板への電子部品の取付構造の第１実施例を示す要部断面図。 本発明の配線基板への電子部品の取付構造の第１実施例に係る配線基板の平面図。 本発明の配線基板への電子部品の取付構造の第２実施例を示す要部断面図。 従来の配線基板への電子部品の取付構造を示す要部断面図。
符号の説明
１：電子部品
１ａ：本体部
１ｂ：電極
２：配線基板
３：配線パターン（第１の金属材、又は第２の金属材）
３ａ：ランド部（第１の金属材）
４：被覆部（第２の金属材）
５：半田
６：接着剤

Claims (7)

  1. ランド部を有する配線パターンが設けられた配線基板と、前記ランド部に半田付けされる複数の電極を有する電子部品とを備え、前記ランド部は半田付可能な第１の金属材で形成されると共に、前記ランド部に隣接する前記配線パターンには、半田付不可能な第２の金属材が設けられたことを特徴する配線基板への電子部品の取付構造。
  2. 前記第２の金属材は、クロム、又はチタン、或いはそれらを主成分とする合金で形成されたことを特徴する請求項１記載の配線基板への電子部品の取付構造。
  3. 前記第１の金属材は、銅、又は錫、或いはそれらを主成分とする合金で形成されたことを特徴する請求項１、又は２記載の配線基板への電子部品の取付構造。
  4. 前記配線基板は、エポキシ系樹脂、又はセラミック、又はアルミナで形成され、前記第１，第２の金属材が前記配線基板上に厚膜や薄膜によって形成されたことを特徴する請求項１から３の何れかに記載の配線基板への電子部品の取付構造。
  5. 前記配線パターンと前記ランド部が前記第１の金属材で形成されると共に、前記第２の金属材が前記ランド部の隣接する位置の前記配線パターンを覆ったことを特徴する請求項１から４の何れかに記載の配線基板への電子部品の取付構造。
  6. 前記配線パターンが前記第２の金属材で形成されると共に、前記ランド部が前記第２の金属材上の一部に形成されたことを特徴する請求項１から４の何れかに記載の配線基板への電子部品の取付構造。
  7. 前記電子部品の本体部と前記配線パターン間に設けられた隙間には、接着剤が設けられ、前記本体部が前記接着剤によって前記配線パターンの表面に接着されたことを特徴する請求項１から６の何れかに記載の配線基板への電子部品の取付構造。
JP2004147891A 2004-05-18 2004-05-18 配線基板への電子部品の取付構造 Pending JP2005332872A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004147891A JP2005332872A (ja) 2004-05-18 2004-05-18 配線基板への電子部品の取付構造
TW094113739A TWI277218B (en) 2004-05-18 2005-04-28 Structure for fixing electronic component to wiring board
US11/127,580 US7408785B2 (en) 2004-05-18 2005-05-12 Structure for mounting electronic component on wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004147891A JP2005332872A (ja) 2004-05-18 2004-05-18 配線基板への電子部品の取付構造

Publications (1)

Publication Number Publication Date
JP2005332872A true JP2005332872A (ja) 2005-12-02

Family

ID=35374089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004147891A Pending JP2005332872A (ja) 2004-05-18 2004-05-18 配線基板への電子部品の取付構造

Country Status (3)

Country Link
US (1) US7408785B2 (ja)
JP (1) JP2005332872A (ja)
TW (1) TWI277218B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006018275A1 (de) * 2006-04-20 2007-10-31 Conti Temic Microelectronic Gmbh Elektronische Baugruppe sowie Verfahren zur Herstellung einer derartigen elektronischen Baugruppe
CN104079249B (zh) * 2013-03-27 2018-05-04 精工爱普生株式会社 电子器件、电子设备、移动体、电子器件的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5829128A (en) * 1993-11-16 1998-11-03 Formfactor, Inc. Method of mounting resilient contact structures to semiconductor devices
JPH0888464A (ja) 1994-09-20 1996-04-02 Sony Corp フリップチップ実装方法
JPH0927661A (ja) 1995-07-11 1997-01-28 Sony Corp 配線基板
JP3303791B2 (ja) * 1998-09-02 2002-07-22 株式会社村田製作所 電子部品の製造方法
JP2002353398A (ja) * 2001-05-25 2002-12-06 Nec Kyushu Ltd 半導体装置
US6998532B2 (en) * 2002-12-24 2006-02-14 Matsushita Electric Industrial Co., Ltd. Electronic component-built-in module
JP4199198B2 (ja) * 2003-01-16 2008-12-17 富士通株式会社 多層配線基板およびその製造方法
JP3855947B2 (ja) * 2003-03-10 2006-12-13 株式会社村田製作所 電子部品装置およびその製造方法

Also Published As

Publication number Publication date
US20050257954A1 (en) 2005-11-24
TWI277218B (en) 2007-03-21
TW200608587A (en) 2006-03-01
US7408785B2 (en) 2008-08-05

Similar Documents

Publication Publication Date Title
SG133406A1 (en) Substrates including innovative solder ball pad structure
JP2006339316A (ja) 半導体装置、半導体装置実装基板、および半導体装置の実装方法
JP2003218148A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005332872A (ja) 配線基板への電子部品の取付構造
JP2005203616A (ja) チップ部品実装構造及びチップ部品実装方法
JP2007036086A (ja) 半導体装置及び液晶モジュール
US20090236136A1 (en) Printed circuit board assembly
JP2003188204A (ja) 半導体装置
JP2005116881A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2017069504A (ja) 回路基板
JPH01135050A (ja) 半導体装置
KR100546695B1 (ko) 반도체 패키지 제조용 가요성 필름 구조
JP2001210984A (ja) 部品の放熱構造
JP3392337B2 (ja) はんだ印刷用マスクおよびその製造方法
JP2010021471A (ja) 半導体装置および半導体装置の製造方法
JP2007134404A5 (ja)
JP2009239015A (ja) 半導体装置
JP2006120677A (ja) 配線基板の接続端子構造
JP2002026083A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH04101496A (ja) 印刷配線板
JP2001044248A (ja) スティフナ付きｔａｂテープおよびそれを用いたｂｇａ半導体パッケージ
JPS59113683A (ja) プリント板
JP2009088110A (ja) 半導体装置の実装構造
JP2007227609A (ja) 半導体装置および半導体装置の製造方法
JP2006269492A (ja) 電子デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060901

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080526

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081007