JPH0927661A - 配線基板 - Google Patents

配線基板

Info

Publication number
JPH0927661A
JPH0927661A JP7197976A JP19797695A JPH0927661A JP H0927661 A JPH0927661 A JP H0927661A JP 7197976 A JP7197976 A JP 7197976A JP 19797695 A JP19797695 A JP 19797695A JP H0927661 A JPH0927661 A JP H0927661A
Authority
JP
Japan
Prior art keywords
solder
wiring board
land
spherical
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7197976A
Other languages
English (en)
Inventor
Tomoya Kiga
智也 気賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7197976A priority Critical patent/JPH0927661A/ja
Publication of JPH0927661A publication Critical patent/JPH0927661A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385Shape, e.g. interlocking features
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】本発明は、配線基板について、表面実装型電子
部品を容易に高密度実装し得るようにする。 【解決手段】本発明は、各電極11を所定形状の本体部
12と各電極11が並ぶ第1の方向における本体部12
よりも幅の広い拡張部13とから形成し、隣接する電極
11の拡張部13同士を第1の方向と垂直な第2の方向
に離れた位置に順次形成するようにしたことにより、フ
アインピツチに形成された各電極11の各拡張部13に
はんだ16を容易に供給することができ、かくして表面
実装型電子部品を容易に高密度実装し得る配線基板を実
現することができる。

Description

【発明の詳細な説明】
【0001】
【目次】以下の順序で本発明を説明する。 発明の属する技術分野 従来の技術(図7〜図8) 発明が解決しようとする課題(図7〜図9) 課題を解決するための手段(図1) 発明の実施の形態(図1〜図6) 発明の効果
【0002】
【発明の属する技術分野】本発明は配線基板に関し、例
えば高密度実装に用いる配線基板に適用して好適なもの
である。
【0003】
【従来の技術】従来、表面実装型電子部品を配線基板上
に実装する場合、実装に必要なはんだを表面実装型電子
部品と配線基板との接合部に供給するはんだ供給方法の
1つとして、配線基板の対応する各ランドを予め必要量
のはんだでコーテイング(各ランド上に予備はんだを形
成)しておく方法が広く用いられている。
【0004】この場合、このような予備はんだの形成方
法としては、従来からメツキ処理により配線基板の対応
する各ランド上にはんだを堆積させる方法(メツキ法)
や、配線基板の対応する各ランド上にクリームはんだを
印刷した後これらを加熱溶融(以下、これをリフローと
呼ぶ)することにより形成する方法(印刷法)等が一般
的に用いられている。
【0005】これに加え、近年ではこのような予備はん
だの他の形成方法として、図7(A)〜(C)に示すよ
うに、予めフラツクスが塗布された(図示せず)配線基
板1の実装面1Aの対応する各ランド2上に球状に形成
されたはんだ3(以下、これを球状はんだ3と呼ぶ)を
供給し(図7(A)及び(B))、この後これをリフロ
ーする(図7(C))ことにより予備はんだ4を形成す
る方法(以下、この方法を球状はんだ転写法と呼ぶ)が
提案されている。
【0006】このような予備はんだ形成方法は、上述の
ようなメツキ法や印刷法に比べ、配線基板1の各ランド
2上に供給するはんだの量を多く確保でき、またこれら
の各ランド2上に供給するはんだ量の精度を高くする
(すなわち安定して所定量のはんだを供給する)ことが
できる。このため図8(A)及び(B)に示すように、
例えばリード5のピツチが 0.3〔mm〕以下のQFP(Qua
d Flat Package) IC6やフリツプチツプ等のようなフ
アインピツチな電極7を有する表面実装型電子部品8を
配線基板1上に実装する際に実用上十分に対応し得る利
点がある。
【0007】
【発明が解決しようとする課題】ところで高密度実装用
の配線基板1では、図9に示すように、通常、実装する
表面実装型電子部品に対応する各ランド2は長方形状に
形成されており、表面実装型電子部品の各リード(又は
電極)にそれぞれ対応させて複数個ずつ並ぶように形成
されている。このような配線基板1においては、表面実
装型電子部品のリード(又は電極)のフアインピツチ化
に伴つてこれら各ランド2の面積を小さく形成する必要
があるため、表面実装型電子部品のリード(又は電極)
と配線基板1のランド2とを接合する際に必要なはんだ
の量も少なくなる傾向にある。従つてこのような配線基
板1に対する予備はんだ4の形成方法として上述の球状
はんだ転写法を適用する場合には、球状はんだ3の球径
を 0.3〔mm〕以下と小さくする必要がある。
【0008】ところが球状はんだ3は、球径が小さくな
るにつれて静電気を負荷し易くなる性質がある。このた
め上述のような球状はんだ転写法では、球状はんだ3の
球径が小さくなるにつれてこの静電気のために球状はん
だ3の転写の信頼性も下がる傾向にあり、球状はんだ3
の球径が 0.4〔mm〕以下になるような場合には、その転
写の信頼性低下を回避するために、球状はんだ3を供給
するはんだ転写装置(図示せず)に対して何らかの静電
気対策を施す必要がある等はんだ転写装置の構成が煩雑
になる問題があつた。
【0009】さらに上述の球状はんだ転写法による予備
はんだ4の形成方法では、表面実装型電子部品のリード
(又は電極)のフアインピツチ化に伴つて配線基板1の
各ランド2の配設間隔が狭くなると転写により配線基板
1の対応する各ランド2上に供給される球状はんだ3の
間隔も狭くなるため、各球状はんだ3をリフローした際
に、隣り合う球状はんだ3同士が接触する等してブリツ
ジが発生する問題があつた。
【0010】本発明は以上の点を考慮してなされたもの
で、表面実装型電子部品を容易に高密度実装し得る配線
基板を提案しようとするものである。
【0011】
【課題を解決するための手段】かかる課題を解決するた
め本発明において、各電極は、所定形状の本体部と、各
電極が並ぶ第1の方向における本体部よりも幅の広い拡
張部とからなり、隣接する電極の拡張部同士が第1の方
向と垂直な第2の方向に離れた位置に順次形成されるよ
うにする。
【0012】これにより各電極を所定形状の本体部と各
電極が並ぶ第1の方向における本体部よりも幅の広い拡
張部とから形成し、隣接する電極の拡張部同士を第1の
方向と垂直な第2の方向に離れた位置に順次形成するよ
うにしたことにより、フアインピツチに形成された各電
極の各拡張部にはんだを容易に供給することができる。
【0013】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
【0014】図1において、10は全体として実施例に
よる配線基板を示し、表面実装型電子部品(図示せず)
の実装面10Aに所定の配列パターンで複数のランド1
1が配設されてなる。これらの各ランド11は、一枚の
シート状に形成された導電性金属膜でなり、長方形状で
なる本体部12と、当該本体部12の長手方向の一端に
設けられた本体部12の短辺よりも幅広の辺を有する四
角形状でなる供給部13とに区分けされてなる。
【0015】この場合、各ランド11は、それぞれ隣り
合う本体部12の一端又は他端に交互に供給部13を有
するように配線基板10の実装面10Aに配設されてい
る。従つて本体部12は、一端側及び他端側にそれぞれ
1つおきに供給部13を有することとなり、この結果本
体部12の供給部13が形成されていない端側にはそれ
ぞれ各ランド11間で交互に空きスペースが生じること
となる。これによりこの配線基板10では、この空きス
ペースの所定領域まで各ランド11の供給部13の面積
を拡張させることができるようになされている。
【0016】また配線基板10の実装面10Aには、例
えば隣り合うように配設された各ランド11の配列方向
と直交するような配列方向で配設された各ランドとのコ
ーナ部において、一方の配列方向の最端部に配設された
ランド11の一端に生じた空きスペースに、他方の配列
方向の最端部に配設されたランド11の供給部13が形
成されている。これによりこの配線基板10では、コー
ナ部における各ランド11の供給部13の面積を、隣り
合う各ランド11の場合と同様に本体部12の一端に生
じる空きスペースの所定領域まで拡張させることができ
るようになされている。
【0017】またこの配線基板10の実装面10Aに
は、各ランド11の周囲に所定幅の帯状でなるソルダレ
ジスト14が設けられており、これにより溶融したはん
だ(図示せず)が隣り合うランド11に流入することを
防止できるようになされている。さらにこの配線基板1
0の実装面10Aにおいて、各ランド11にはそれぞれ
所定位置に導電性金属でなる配線パターン15が接続さ
れ、当該配線パターン15を介して実装された表面実装
型電子部品に信号を入出力するようになされている。
【0018】実際上、ランド11においては、図2
(A)〜(C)に示すように、供給部13上に球状はん
だ16を載置した(図2(A)及び(B))後、この球
状はんだ16をリフローすることにより当該球状はんだ
16が溶融されて供給部13上から本体部12上に濡れ
広がり、予備はんだ17が形成される。ここで各ランド
11の供給部13に供給する球状はんだ16は、全て同
一の球形でなり、各ランド11の本体部12及び供給部
13をそれぞれ同一面積かつ同一形状となるように形成
することにより、ほぼ同一の予備はんだ17を形成する
ことができるようになされている。
【0019】またこの配線基板10では、図3(A)及
び(B)に示すように、例えばQFP(Quad Flat Packa
ge) IC18のリード19(図3(A))及び表面実装
型電子部品20の所定位置に設けられた電極21(図3
(B))が、それぞれ予め予備はんだ17が形成された
ランド11の本体部12と接合される。この場合配線基
板10は、各ランド11上に形成された予備はんだ17
がほぼ同一形状であるため、各ランド11と表面実装型
電子部品の各リード19又は電極21との接合条件を一
定に保たせるようになされている。
【0020】また配線基板10の実装面10Aにおける
各ランド11は、表面実装型電子部品の各リード19及
び電極21に対して面積が大きくなるように形成され、
かつ当該各リード19及び電極21の接合に対してはん
だの量が多く供給されるようになされている。このため
接合に余分なはんだが供給部13に残存し、表面実装型
電子部品のリード19及び電極21を必要充分なはんだ
量で接合することができ、この結果ランド11の本体部
12と表面実装型電子部品のリード19及び電極21と
の接合性を向上させ得るようになされている。
【0021】実際上図4(A)〜図6(C)において、
はんだ転写装置22を用いて球状はんだ16を供給して
予備はんだ17を形成する方法を示す。このはんだ転写
装置22は、駆動制御装置(図示せず)及びこれに取り
付けられた吸着治具23からなり、駆動制御装置に取り
付けられたXYZ駆動機構(図示せず)により吸着治具
23を矢印aで示す方向及びこれとは逆方向(下方向及
び上方向)に移動し得ると共に、矢印aに垂直な平面上
を移動し得るようになされている。XYZ駆動機構に
は、所定の加熱制御手段(図示せず)が設けられてお
り、加熱温度が制御されるようになされている。
【0022】また吸着治具23の下側面23A(以下、
これを吸着面23Aと呼ぶ)には所定のピツチで配列さ
れた複数の吸引孔23Bが穿設されており、当該吸引孔
23Bの配列状態は予備はんだ17を形成する対象とな
るランド11の供給部13の位置と合うようになされて
いる。因に、図5において各吸引孔23Bの配列状態の
具体例を示し、この場合複数の吸引孔23Bが吸着面2
3Aの最外周に 0.3〔mm〕ピツチで2列交互に配列され
ている。
【0023】またはんだ転写装置22には例えば真空ポ
ンプでなる所定の負圧源(図示せず)が設けられてお
り、当該負圧源から吸着治具23に与えられる負圧に基
づき各吸引孔23Bにそれぞれ球状はんだ16を吸着保
持し得るようになされている。この吸着面23Aに対し
て対向する位置には球状はんだ槽24が設けられてお
り、当該球状はんだ槽24の吸着面23Aに対する対向
面には複数の球状はんだ16が敷き詰められている。球
状はんだ16は、全て直径が均一な球状形状を有するは
んだからなり、各吸引孔23Bの径は当該球状はんだ1
6の直径よりも小さく形成されている。
【0024】ここではんだ転写装置22は、吸着治具2
3をXYZ駆動機構による駆動制御によつて球状はんだ
槽24上に位置決めした後、当該吸着治具23を降下移
動させることにより、当該吸着治具23の吸着面23A
を、球状はんだ槽24の上面に接近させることができる
(図4(A))。この状態において、吸着面23Aに穿
設された各吸引孔23Bに対して所定の負圧源によつて
負圧が与えられることにより、球状はんだ槽24内の球
状はんだ16は当該負圧に基づき各吸引孔23Bにそれ
ぞれ吸着保持される(図4(B))。この後、各吸引孔
23Bに吸着保持された各球状はんだ16を配線基板1
0と位置合わせするために移動する場合には、XYZ駆
動機構による駆動制御に基づき吸着治具23を各球状は
んだ16を各吸引孔23Bに吸着した状態のまま上昇移
動させる。
【0025】図6(A)〜(C)は図4について上述し
た球状はんだ16を、配線基板10に溶着する工程を示
す。この場合、配線基板10が球状はんだ槽24から離
れた所定位置に設けられており、はんだ転写装置22に
取り付けられたXYZ駆動機構(図示せず)の駆動制御
によつて球状はんだ16が各吸引孔23Bに吸着された
状態のまま吸着治具23を移動させることにより、当該
吸着治具23の吸着面23Aを配線基板10と位置合わ
せすることができる(図6(A))。また配線基板10
の実装面10Aにおける各ランド11の表面には酸化防
止のためのフラツクス25が塗布されている。
【0026】この状態において、吸着治具23を下降さ
せることによつて各球状はんだ16を各ランド11の供
給部13に接触させた後、駆動制御装置による制御に基
づき各吸引孔23Bにおける各球状はんだ16の吸着を
解くようにする(図6(B))。このとき各ランド11
の表面に塗布されているフラツクス25が粘着性を有す
ることから、各球状はんだ16をそれぞれ各ランド11
の供給部13上に一時的に固定することができる。
【0027】その後、加熱制御手段(図示せず)によつ
て各球状はんだ16をリフローすることにより、各球状
はんだ16をそれぞれ各ランド11に接合することがで
きる。その際、フラツクス25は熱分解されて気化し、
配線基板10の実装面10A及び各ランド11の表面上
から蒸発する。その後、加熱制御手段による加熱を終了
させることにより、球状はんだ16を凝固させ、さらに
吸着治具23を上昇移動させることにより、各ランド1
1への予備はんだ17の形成を終了する(図6
(C))。
【0028】以上の構成において、配線基板10の実装
面10Aに複数のランド11を配設する際、当該各ラン
ド11の供給部13をそれぞれ隣り合う本体部12の一
端又は他端に交互に形成させるようにしたことにより、
本体部12の供給部13が形成されていない端側に生じ
た空きスペースの所定領域まで供給部13の面積を拡張
させることができる。
【0029】また配線基板10の実装面10Aに配設さ
れた各ランド11の配列方向と直交する配列方向で配列
された各ランド11とのコーナ部において、一方の配列
方向の最端部に配設されたランド11の一端に生じた空
きスペースに、他方の配列方向の最端部に配設されたラ
ンド11の供給部13を形成させるようにしたことによ
り、コーナ部における各ランド11は、隣り合う各ラン
ド11の場合と同様に本体部12の一端に生じる空きス
ペースの所定領域まで供給部13の面積を拡張させるこ
とができる。
【0030】従つてこの配線基板10は、高密度実装に
伴つて各ランド11の配列ピツチが比較的狭くなる場合
でも供給部13の面積を拡張させることができ、従来の
高密度実装用ランドと比べて球径の大きい球状はんだ1
6をランド11に供給することができる。この結果はん
だ転写装置22から各ランド11上に球状はんだ16を
供給する際、はんだ転写装置22における位置決め精度
を緩和することができる。また球状はんだ16の球径が
小さい場合に生じる、当該球状はんだ16が静電気を負
荷し易くなる問題や、はんだ転写装置22における球状
はんだ16の供給精度等の問題を解消することができ
る。
【0031】さらに供給部13に供給された球状はんだ
16をリフローさせる際に、ランド11の表面から球状
はんだ16への熱伝導性を向上させることができ、各ラ
ンド11上に形成される各予備はんだ17の形状をほぼ
均一にすることができる。さらにこの配線基板10上に
は、それぞれ隣り合う供給部13の間に空きスペースが
あるため、当該供給部13に供給された球状はんだ16
をリフローさせた際に生じるブリツジを減少させること
ができる。
【0032】以上の構成によれば、配線基板10の実装
面10Aに配設された各ランド11を、長方形状でなる
本体部12と当該本体部12の短辺よりも幅広の辺を有
する四角形状でなる供給部13とから形成し、供給部1
3をそれぞれ隣り合う本体部12の一端又は他端に交互
に形成するようにしたことにより、フアインピツチに配
設された各ランド11上に球状はんだ16を容易に供給
し得、かくして表面実装型電子部品を容易に高密度実装
し得る配線基板を実現することができる。
【0033】なお上述の実施例においては、本体部12
を長方形状に形成するようにした場合について述べた
が、本発明はこれに限らず、表面実装型電子部品のリー
ド19及び電極21の接合において必要充分な面積を有
する形状であれば、本体部12を楕円形等の種々の形状
に形成するようにしても良い。
【0034】また上述の実施例においては、各電極が並
ぶ第1の方向における本体部の幅よりも幅の広い拡張部
として供給部13を四角形状に形成するようにした場合
について述べたが、本発明はこれに限らず、本体部12
の端辺よりも幅広で、球状はんだ16の供給に対して支
障がなく、かつ予備はんだ17を形成する際に供給部1
3から本体部12に溶融したはんだが支障なく濡れ広が
れば、供給部13を円形状又は六角形状等の種々の形状
に形成するようにしても良い。
【0035】さらに上述の実施例においては、各ランド
11上に予備はんだ17を形成するために球状はんだ1
6を用いるようにした場合について述べたが、本発明は
これに限らず、各ランド11上に一定量のはんだを供給
し得れば、四角形状等でなるはんだ等、種々の形状のは
んだを用いるようにしても良い。
【0036】
【発明の効果】上述のように本発明によれば、各電極を
所定形状の本体部と各電極が並ぶ第1の方向における本
体部よりも幅の広い拡張部とから形成し、隣接する電極
の拡張部同士を第1の方向と垂直な第2の方向に離れた
位置に順次形成するようにしたことにより、フアインピ
ツチに形成された各電極の各拡張部にはんだを容易に供
給することができ、かくして表面実装型電子部品を容易
に高密度実装し得る配線基板を実現することができる。
【図面の簡単な説明】
【図1】実施例による配線基板の構成を示す概略図であ
る。
【図2】実施例による配線基板のランド上に形成された
予備はんだを示す上面図及び断面図である。
【図3】実施例による配線基板上への表面実装型電子部
品の実装の例を示す断面図である。
【図4】実施例によるはんだ転写装置における球状はん
だの吸着工程を示す断面図である。
【図5】実施例によるはんだ転写装置に設けられた吸着
治具の吸着面に形成された吸引孔の例を示す概略図であ
る。
【図6】実施例によるはんだ転写装置における球状はん
だの供給工程を示す断面図である。
【図7】従来の配線基板のランド上に形成された予備は
んだを示す上面図及び断面図である。
【図8】従来の配線基板上への表面実装型電子部品の実
装の例を示す断面図である。
【図9】従来の配線基板を示す概略図である。
【符号の説明】
1、10……配線基板、2、11……ランド、3、16
……球状はんだ、4、17……予備はんだ、5、19…
…リード、6、18……QFP(Quad Flat Package) I
C、7、21……電極、8、20……表面実装型電子部
品、10A……実装面、12……本体部、13……供給
部。14……ソルダレジスト、15……配線パターン、
22……はんだ転写装置、23……吸着治具、23A…
…吸着面、23B……吸引孔、24……球状はんだ槽、
25……フラツクス。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】実装面上に複数の電極が所定ピツチで形成
    された配線基板において、 各上記電極は、 所定形状の本体部と、 各上記電極が並ぶ第1の方向における上記本体部よりも
    幅の広い拡張部とからなり、 隣接する上記電極の上記拡張部同士が上記第1の方向と
    垂直な第2の方向に離れた位置に順次形成されたことを
    特徴とする配線基板。
  2. 【請求項2】上記拡張部は、隣接する上記電極の対応す
    る上記本体部の一端又は他端に交互に形成されてなるこ
    とを特徴とする請求項1に記載の配線基板。
  3. 【請求項3】上記実装面における各上記拡張部及び対応
    する各上記本体部の周囲に、はんだの付着を防止するは
    んだレジストが形成されたことを特徴とする請求項1に
    記載の配線基板。
JP7197976A 1995-07-11 1995-07-11 配線基板 Pending JPH0927661A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7197976A JPH0927661A (ja) 1995-07-11 1995-07-11 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7197976A JPH0927661A (ja) 1995-07-11 1995-07-11 配線基板

Publications (1)

Publication Number Publication Date
JPH0927661A true JPH0927661A (ja) 1997-01-28

Family

ID=16383455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7197976A Pending JPH0927661A (ja) 1995-07-11 1995-07-11 配線基板

Country Status (1)

Country Link
JP (1) JPH0927661A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194598A (ja) * 2005-12-22 2007-08-02 Shinko Electric Ind Co Ltd フリップチップ実装基板及びフリップチップ実装方法
US7408785B2 (en) 2004-05-18 2008-08-05 Alps Electric Co., Ltd Structure for mounting electronic component on wiring board
WO2015198836A1 (ja) * 2014-06-27 2015-12-30 ソニー株式会社 半導体装置およびその製造方法
WO2015198837A1 (ja) * 2014-06-27 2015-12-30 ソニー株式会社 半導体装置およびその製造方法
JP2020017598A (ja) * 2018-07-24 2020-01-30 アール・ビー・コントロールズ株式会社 基板のハンダ付け方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408785B2 (en) 2004-05-18 2008-08-05 Alps Electric Co., Ltd Structure for mounting electronic component on wiring board
JP2007194598A (ja) * 2005-12-22 2007-08-02 Shinko Electric Ind Co Ltd フリップチップ実装基板及びフリップチップ実装方法
US8669665B2 (en) 2005-12-22 2014-03-11 Shinko Electric Industries Co., Ltd. Flip-chip mounting substrate and flip-chip mounting method
WO2015198836A1 (ja) * 2014-06-27 2015-12-30 ソニー株式会社 半導体装置およびその製造方法
WO2015198837A1 (ja) * 2014-06-27 2015-12-30 ソニー株式会社 半導体装置およびその製造方法
JPWO2015198836A1 (ja) * 2014-06-27 2017-04-20 ソニー株式会社 半導体装置およびその製造方法
JPWO2015198837A1 (ja) * 2014-06-27 2017-04-20 ソニー株式会社 半導体装置およびその製造方法
US10014248B2 (en) 2014-06-27 2018-07-03 Sony Corporation Semiconductor device with less positional deviation between aperture and solder
US10720402B2 (en) 2014-06-27 2020-07-21 Sony Corporation Semiconductor device and method of manufacturing the same
JP2020017598A (ja) * 2018-07-24 2020-01-30 アール・ビー・コントロールズ株式会社 基板のハンダ付け方法

Similar Documents

Publication Publication Date Title
US5930889A (en) Method for mounting packaged integrated circuit devices to printed circuit boards
US6030889A (en) Substrate-holding fixture of non-wettable material
US6127204A (en) Column grid array or ball grid array pad on via
US5593080A (en) Mask for printing solder paste
US7275676B2 (en) Apparatus for locating conductive spheres utilizing screen and hopper of solder balls
JPH0927661A (ja) 配線基板
JPH11163044A (ja) プリント配線板および電子部品実装方法
JP2003243818A (ja) 半導体電子部品の実装方法
JPH0969680A (ja) 電子部品の実装方法
JP3906873B2 (ja) バンプ形成方法
JP3175786B2 (ja) フリップチップの実装方法
JP3707516B2 (ja) 半導体素子の実装方法、およびこれに使用する素子実装用シート
JP2699000B2 (ja) 多層プリント基板の電極接続方法
JPH03194994A (ja) 表面装着用icパッケージの半田接続方法
JPH03280591A (ja) 電子部品の半田付方法
JPH05283587A (ja) 多リード素子の半田付方法
JP3214009B2 (ja) 半導体素子の実装基板および方法
JP2639288B2 (ja) Qfp実装方法
JPH05347473A (ja) 配線基板
JPH06326451A (ja) はんだ付け方法
JP2006012883A (ja) 電子部品はんだ接合方法,エリアアレイ型電子部品,電子回路基板および電子部品ユニット
JPH01245591A (ja) 高密度実装基板
JPH01309397A (ja) チップ部品の実装方法
JPH03259593A (ja) フレキシブルプリント配線板およびチップ部品取り付け方法
JPH06310841A (ja) パワー型パッケージ部品の搭載に好適なパッド部を備えたプリント配線板とその実装方法