JP2005116881A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP2005116881A JP2005116881A JP2003350901A JP2003350901A JP2005116881A JP 2005116881 A JP2005116881 A JP 2005116881A JP 2003350901 A JP2003350901 A JP 2003350901A JP 2003350901 A JP2003350901 A JP 2003350901A JP 2005116881 A JP2005116881 A JP 2005116881A
- Authority
- JP
- Japan
- Prior art keywords
- pads
- substrate
- semiconductor
- solder
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 331
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 180
- 229910000679 solder Inorganic materials 0.000 claims abstract description 108
- 239000011347 resin Substances 0.000 claims abstract description 90
- 229920005989 resin Polymers 0.000 claims abstract description 90
- 229920001187 thermosetting polymer Polymers 0.000 claims description 37
- 238000007789 sealing Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 16
- 239000012141 concentrate Substances 0.000 description 9
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】半導体装置は、第1のパッド12を有する第1の基板10を含む第1の半導体パッケージ100と、第2のパッド32を有する第2の基板30を含み、第1の半導体パッケージ100に搭載された第2の半導体パッケージ200と、第1及び第2の基板10,30の間に設けられて、それぞれの第1のパッド12とそれぞれの第2のパッド32とを電気的に接続する半田60とを含む。そして、第1の基板10の角部のみにおいて、半田60は樹脂70で覆われてなる。
【選択図】図3
Description
複数の第2のパッドを有する第2の基板と、前記第2の基板における前記第2のパッドが形成された面とは反対側の面に搭載された第2の半導体チップと、前記第2の半導体チップを封止する封止部とを有し、前記第1の半導体チップとオーバーラップするように、かつ、前記第1のパッドと前記第2のパッドとが対向するように前記第1の基板に搭載された第2の半導体パッケージと、
前記第1及び前記第2の基板の間に設けられて、それぞれの前記第1のパッドとそれぞれの前記第2のパッドとを電気的に接続する半田と、
を含み、
前記第1の基板の角部のみにおいて、前記半田は樹脂で覆われてなる。本発明によれば、第1の半導体パッケージの第1の基板の角部のみにおいて、半田が樹脂で覆われる。すなわち、応力が集中しやすい半田のみが樹脂で覆われてなる。そのため、信頼性が高く、かつ、樹脂の使用量が少ない半導体装置を提供することができる。
(2)本発明に係る半導体装置は、複数の第1のパッドを有する第1の基板と、前記第1の基板における前記第1のパッドが形成された面にフェースダウン実装された第1の半導体チップとを有する第1の半導体パッケージと、
複数の第2のパッドを有する第2の基板と、前記第2の基板における前記第2のパッドが形成された面とは反対側の面に搭載された第2の半導体チップと、前記第2の半導体チップを封止する封止部とを有し、前記第1の半導体チップとオーバーラップするように、かつ、前記第1のパッドと前記第2のパッドとが対向するように前記第1の基板に搭載された第2の半導体パッケージと、
前記第1及び前記第2の基板の間に設けられて、それぞれの前記第1のパッドとそれぞれの前記第2のパッドとを電気的に接続する半田と、
を含み、
前記第2の基板の角部のみにおいて、前記半田は樹脂で覆われてなる。本発明によれば、第2の半導体パッケージの第2の基板の角部のみにおいて、半田が樹脂で覆われる。すなわち、応力が集中しやすい半田のみが樹脂で覆われてなる。そのため、信頼性が高く、かつ、樹脂の使用量が少ない半導体装置を提供することができる。
(3)本発明に係る半導体装置は、複数の第1のパッドを有する第1の基板と、前記第1の基板における前記第1のパッドが形成された面にフェースダウン実装された第1の半導体チップとを有する第1の半導体パッケージと、
複数の第2のパッドを有する第2の基板と、前記第2の基板における前記第2のパッドが形成された面とは反対側の面に搭載された第2の半導体チップと、前記第2の半導体チップを封止する封止部とを有し、前記第1の半導体チップとオーバーラップするように、かつ、前記第1のパッドと前記第2のパッドとが対向するように前記第1の基板に搭載された第2の半導体パッケージと、
前記第1及び前記第2の基板の間に設けられて、それぞれの前記第1のパッドとそれぞれの前記第2のパッドとを電気的に接続する半田と、
を含み、
前記第2の基板の外形は長方形をなし、
前記第2の基板の短辺の端部のみにおいて、前記半田は樹脂で覆われてなる。本発明によれば、第2の半導体パッケージの第2の基板の短辺の端部のみにおいて、半田が樹脂で覆われてなる。すなわち、応力が集中しやすい半田のみが樹脂で覆われてなる。そのため、信頼性が高く、かつ、樹脂の使用量が少ない半導体装置を提供することができる。
(4)この半導体装置において、
前記第1の半導体パッケージには、2つ以上の前記第2の半導体パッケージが搭載されていてもよい。
(5)本発明に係る回路基板には、上記半導体装置が実装されてなる。
(6)本発明に係る電子機器は、上記半導体装置を有する。
(7)本発明に係る半導体装置の製造方法は、複数の第1のパッドを有する第1の基板と、前記第1の基板における前記第1のパッドが形成された面にフェースダウン実装された第1の半導体チップとを有する第1の半導体パッケージを用意すること、
複数の第2のパッドを有する第2の基板と、前記第2の基板における前記第2のパッドが形成された面とは反対側の面に実装された第2の半導体チップと、前記第2の半導体チップを封止する封止部とを有する第2の半導体パッケージを用意すること、
前記第1の半導体チップと前記第2の半導体パッケージとがオーバーラップするように、かつ、前記第1のパッドと前記第2のパッドとが対向するように、前記第1の半導体パッケージに前記第2の半導体パッケージを搭載すること、
前記第1の基板の角部に配置されたそれぞれの前記第1のパッドとこれに対向するそれぞれの前記第2のパッドとの間に半田と熱硬化性樹脂とを設けること、
前記第1の基板の角部以外の領域に配置されたそれぞれの前記第1のパッドとこれに対向するそれぞれの前記第2のパッドとの間に半田を設けること、及び、その後、
前記半田及び前記熱硬化性樹脂を加熱して、前記半田を溶融させてそれぞれの前記第1のパッドとそれぞれの前記第2のパッドとを電気的に接続する導電部を形成し、かつ、前記熱硬化性樹脂を硬化させるとともにこれを外側に移動させて前記第1の基板の角部に配置された複数の前記導電部のそれぞれを覆う樹脂部を形成する。本発明によれば、第1の半導体パッケージの第1の基板の角部のみにおいて、半田が樹脂で覆われた半導体装置を製造することができる。すなわち、応力が集中しやすい半田のみが樹脂で覆われた半導体装置を製造することができる。そのため、信頼性が高い半導体装置を、必要最低限の量の樹脂で製造することができる。
(8)本発明に係る半導体装置の製造方法は、複数の第1のパッドを有する第1の基板と、前記第1の基板における前記第1のパッドが形成された面にフェースダウン実装された第1の半導体チップとを有する第1の半導体パッケージを用意すること、
複数の第2のパッドを有する第2の基板と、前記第2の基板における前記第2のパッドが形成された面とは反対側の面に実装された第2の半導体チップと、前記第2の半導体チップを封止する封止部とを有する第2の半導体パッケージを用意すること、
前記第1の半導体チップと前記第2の半導体パッケージとがオーバーラップするように、かつ、前記第1のパッドと前記第2のパッドとが対向するように、前記第1の半導体パッケージに前記第2の半導体パッケージを搭載すること、
前記第2の基板の角部に配置されたそれぞれの前記第2のパッドとこれに対向するそれぞれの前記第1のパッドとの間に半田と熱硬化性樹脂とを設けること、
前記第2の基板の角部以外の領域に配置されたそれぞれの前記第2のパッドとこれに対向するそれぞれの前記第1のパッドとの間に半田を設けること、及び、その後、
前記半田及び前記熱硬化性樹脂を加熱して、前記半田を溶融させてそれぞれの前記第1のパッドとそれぞれの前記第2のパッドとを電気的に接続する導電部を形成し、かつ、前記熱硬化性樹脂を硬化させるとともにこれを外側に移動させて前記第2の基板の角部に配置された複数の前記導電部のそれぞれを覆う樹脂部を形成する。本発明によれば、第2の半導体パッケージの第2の基板の角部のみにおいて、半田が樹脂で覆われた半導体装置を製造することができる。すなわち、応力が集中しやすい半田のみが樹脂で覆われた半導体装置を製造することができる。そのため、信頼性が高い半導体装置を、必要最低限の量の樹脂で製造することができる。
(9)本発明に係る半導体装置の製造方法は、複数の第1のパッドを有する第1の基板と、前記第1の基板における前記第1のパッドが形成された面にフェースダウン実装された第1の半導体チップとを有する第1の半導体パッケージを用意すること、
複数の第2のパッドを有し、外形が長方形をなす第2の基板と、前記第2の基板における前記第2のパッドが形成された面とは反対側の面に実装された第2の半導体チップと、前記第2の半導体チップを封止する封止部とを有する第2の半導体パッケージを用意すること、
前記第1の半導体チップと前記第2の半導体パッケージとがオーバーラップするように、かつ、前記第1のパッドと前記第2のパッドとが対向するように、前記第1の半導体パッケージに前記第2の半導体パッケージを搭載すること、
前記第2の基板の短辺の端部に配置されたそれぞれの前記第2のパッドとこれに対向するそれぞれの前記第1のパッドとの間に半田と熱硬化性樹脂とを設けること、
前記第2の基板の短辺の端部以外の領域に配置されたそれぞれの前記第2のパッドとこれに対向するそれぞれの前記第1のパッドとの間に半田を設けること、及び、その後、
前記半田及び前記熱硬化性樹脂を加熱して、前記半田を溶融させてそれぞれの前記第1のパッドとそれぞれの前記第2のパッドとを電気的に接続する導電部を形成し、かつ、前記熱硬化性樹脂を硬化させるとともにこれを外側に移動させて前記第2の基板の短辺の端部に配置された複数の前記導電部のそれぞれを覆う樹脂部を形成する。本発明によれば、第2の半導体パッケージの第2の基板の短辺の端部のみにおいて、半田が樹脂で覆われた半導体装置を製造することができる。すなわち、応力が集中しやすい半田のみが樹脂で覆われた半導体装置を製造することができる。そのため、信頼性が高い半導体装置を、必要最低限の量の樹脂で製造することができる。
(10)この半導体装置の製造方法において、
1つの前記第1の半導体パッケージに、2つ以上の前記第2の半導体パッケージを搭載してもよい。
図1(A)〜図4は、本発明を適用した第1の実施の形態に係る半導体装置について説明するための図である。
図8(A)及び図8(B)は、本発明を適用した第2の実施の形態に係る半導体装置について説明するための図である。なお、本実施の形態でも、既に説明した内容を可能な限り適用するものとする。
図9(A)及び図9(B)は、本発明を適用した第3の実施の形態に係る半導体装置について説明するための図である。なお、本実施の形態でも、既に説明した内容を可能な限り適用するものとする。
Claims (10)
- 複数の第1のパッドを有する第1の基板と、前記第1の基板における前記第1のパッドが形成された面にフェースダウン実装された第1の半導体チップとを有する第1の半導体パッケージと、
複数の第2のパッドを有する第2の基板と、前記第2の基板における前記第2のパッドが形成された面とは反対側の面に搭載された第2の半導体チップと、前記第2の半導体チップを封止する封止部とを有し、前記第1の半導体チップとオーバーラップするように、かつ、前記第1のパッドと前記第2のパッドとが対向するように前記第1の基板に搭載された第2の半導体パッケージと、
前記第1及び前記第2の基板の間に設けられて、それぞれの前記第1のパッドとそれぞれの前記第2のパッドとを電気的に接続する半田と、
を含み、
前記第1の基板の角部のみにおいて、前記半田は樹脂で覆われてなる半導体装置。 - 複数の第1のパッドを有する第1の基板と、前記第1の基板における前記第1のパッドが形成された面にフェースダウン実装された第1の半導体チップとを有する第1の半導体パッケージと、
複数の第2のパッドを有する第2の基板と、前記第2の基板における前記第2のパッドが形成された面とは反対側の面に搭載された第2の半導体チップと、前記第2の半導体チップを封止する封止部とを有し、前記第1の半導体チップとオーバーラップするように、かつ、前記第1のパッドと前記第2のパッドとが対向するように前記第1の基板に搭載された第2の半導体パッケージと、
前記第1及び前記第2の基板の間に設けられて、それぞれの前記第1のパッドとそれぞれの前記第2のパッドとを電気的に接続する半田と、
を含み、
前記第2の基板の角部のみにおいて、前記半田は樹脂で覆われてなる半導体装置。 - 複数の第1のパッドを有する第1の基板と、前記第1の基板における前記第1のパッドが形成された面にフェースダウン実装された第1の半導体チップとを有する第1の半導体パッケージと、
複数の第2のパッドを有する第2の基板と、前記第2の基板における前記第2のパッドが形成された面とは反対側の面に搭載された第2の半導体チップと、前記第2の半導体チップを封止する封止部とを有し、前記第1の半導体チップとオーバーラップするように、かつ、前記第1のパッドと前記第2のパッドとが対向するように前記第1の基板に搭載された第2の半導体パッケージと、
前記第1及び前記第2の基板の間に設けられて、それぞれの前記第1のパッドとそれぞれの前記第2のパッドとを電気的に接続する半田と、
を含み、
前記第2の基板の外形は長方形をなし、
前記第2の基板の短辺の端部のみにおいて、前記半田は樹脂で覆われてなる半導体装置。 - 請求項1から請求項3のいずれかに記載の半導体装置において、
前記第1の半導体パッケージには、2つ以上の前記第2の半導体パッケージが搭載されてなる半導体装置。 - 請求項1から請求項4のいずれかに記載の半導体装置が実装された回路基板。
- 請求項1から請求項4のいずれかに記載の半導体装置を有する電子機器。
- 複数の第1のパッドを有する第1の基板と、前記第1の基板における前記第1のパッドが形成された面にフェースダウン実装された第1の半導体チップとを有する第1の半導体パッケージを用意すること、
複数の第2のパッドを有する第2の基板と、前記第2の基板における前記第2のパッドが形成された面とは反対側の面に実装された第2の半導体チップと、前記第2の半導体チップを封止する封止部とを有する第2の半導体パッケージを用意すること、
前記第1の半導体チップと前記第2の半導体パッケージとがオーバーラップするように、かつ、前記第1のパッドと前記第2のパッドとが対向するように、前記第1の半導体パッケージに前記第2の半導体パッケージを搭載すること、
前記第1の基板の角部に配置されたそれぞれの前記第1のパッドとこれに対向するそれぞれの前記第2のパッドとの間に半田と熱硬化性樹脂とを設けること、
前記第1の基板の角部以外の領域に配置されたそれぞれの前記第1のパッドとこれに対向するそれぞれの前記第2のパッドとの間に半田を設けること、及び、その後、
前記半田及び前記熱硬化性樹脂を加熱して、前記半田を溶融させてそれぞれの前記第1のパッドとそれぞれの前記第2のパッドとを電気的に接続する導電部を形成し、かつ、前記熱硬化性樹脂を硬化させるとともにこれを外側に移動させて前記第1の基板の角部に配置された複数の前記導電部のそれぞれを覆う樹脂部を形成する半導体装置の製造方法。 - 複数の第1のパッドを有する第1の基板と、前記第1の基板における前記第1のパッドが形成された面にフェースダウン実装された第1の半導体チップとを有する第1の半導体パッケージを用意すること、
複数の第2のパッドを有する第2の基板と、前記第2の基板における前記第2のパッドが形成された面とは反対側の面に実装された第2の半導体チップと、前記第2の半導体チップを封止する封止部とを有する第2の半導体パッケージを用意すること、
前記第1の半導体チップと前記第2の半導体パッケージとがオーバーラップするように、かつ、前記第1のパッドと前記第2のパッドとが対向するように、前記第1の半導体パッケージに前記第2の半導体パッケージを搭載すること、
前記第2の基板の角部に配置されたそれぞれの前記第2のパッドとこれに対向するそれぞれの前記第1のパッドとの間に半田と熱硬化性樹脂とを設けること、
前記第2の基板の角部以外の領域に配置されたそれぞれの前記第2のパッドとこれに対向するそれぞれの前記第1のパッドとの間に半田を設けること、及び、その後、
前記半田及び前記熱硬化性樹脂を加熱して、前記半田を溶融させてそれぞれの前記第1のパッドとそれぞれの前記第2のパッドとを電気的に接続する導電部を形成し、かつ、前記熱硬化性樹脂を硬化させるとともにこれを外側に移動させて前記第2の基板の角部に配置された複数の前記導電部のそれぞれを覆う樹脂部を形成する半導体装置の製造方法。 - 複数の第1のパッドを有する第1の基板と、前記第1の基板における前記第1のパッドが形成された面にフェースダウン実装された第1の半導体チップとを有する第1の半導体パッケージを用意すること、
複数の第2のパッドを有し、外形が長方形をなす第2の基板と、前記第2の基板における前記第2のパッドが形成された面とは反対側の面に実装された第2の半導体チップと、前記第2の半導体チップを封止する封止部とを有する第2の半導体パッケージを用意すること、
前記第1の半導体チップと前記第2の半導体パッケージとがオーバーラップするように、かつ、前記第1のパッドと前記第2のパッドとが対向するように、前記第1の半導体パッケージに前記第2の半導体パッケージを搭載すること、
前記第2の基板の短辺の端部に配置されたそれぞれの前記第2のパッドとこれに対向するそれぞれの前記第1のパッドとの間に半田と熱硬化性樹脂とを設けること、
前記第2の基板の短辺の端部以外の領域に配置されたそれぞれの前記第2のパッドとこれに対向するそれぞれの前記第1のパッドとの間に半田を設けること、及び、その後、
前記半田及び前記熱硬化性樹脂を加熱して、前記半田を溶融させてそれぞれの前記第1のパッドとそれぞれの前記第2のパッドとを電気的に接続する導電部を形成し、かつ、前記熱硬化性樹脂を硬化させるとともにこれを外側に移動させて前記第2の基板の短辺の端部に配置された複数の前記導電部のそれぞれを覆う樹脂部を形成する半導体装置の製造方法。 - 請求項7から請求項9のいずれかに記載の半導体装置の製造方法において、
1つの前記第1の半導体パッケージに、2つ以上の前記第2の半導体パッケージを搭載する半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003350901A JP3867796B2 (ja) | 2003-10-09 | 2003-10-09 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
US10/962,157 US7190063B2 (en) | 2003-10-09 | 2004-10-08 | Semiconductor device and method of manufacturing the same, circuit board, and electronic apparatus |
CN2004100849895A CN100407420C (zh) | 2003-10-09 | 2004-10-09 | 半导体装置及其制造方法、电路基板以及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003350901A JP3867796B2 (ja) | 2003-10-09 | 2003-10-09 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005116881A true JP2005116881A (ja) | 2005-04-28 |
JP3867796B2 JP3867796B2 (ja) | 2007-01-10 |
Family
ID=34542328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003350901A Expired - Fee Related JP3867796B2 (ja) | 2003-10-09 | 2003-10-09 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7190063B2 (ja) |
JP (1) | JP3867796B2 (ja) |
CN (1) | CN100407420C (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100874923B1 (ko) | 2007-04-02 | 2008-12-19 | 삼성전자주식회사 | 멀티 스택 패키지, 이의 제조 방법 및 이를 제조하기 위한반도체 패키지 금형 |
JP2013062388A (ja) * | 2011-09-14 | 2013-04-04 | Canon Inc | 半導体装置及びプリント回路板 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8247267B2 (en) | 2008-03-11 | 2012-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level IC assembly method |
US8896126B2 (en) * | 2011-08-23 | 2014-11-25 | Marvell World Trade Ltd. | Packaging DRAM and SOC in an IC package |
US10111322B2 (en) | 2016-12-09 | 2018-10-23 | International Business Machines Corporation | Implementing reworkable strain relief packaging structure for electronic component interconnects |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5222014A (en) | 1992-03-02 | 1993-06-22 | Motorola, Inc. | Three-dimensional multi-chip pad array carrier |
US5659203A (en) * | 1995-06-07 | 1997-08-19 | International Business Machines Corporation | Reworkable polymer chip encapsulant |
US5598036A (en) * | 1995-06-15 | 1997-01-28 | Industrial Technology Research Institute | Ball grid array having reduced mechanical stress |
US5994166A (en) * | 1997-03-10 | 1999-11-30 | Micron Technology, Inc. | Method of constructing stacked packages |
JPH11345905A (ja) * | 1998-06-02 | 1999-12-14 | Mitsubishi Electric Corp | 半導体装置 |
TW434767B (en) * | 1998-09-05 | 2001-05-16 | Via Tech Inc | Package architecture of ball grid array integrated circuit device |
EP1041633B1 (en) * | 1998-09-09 | 2008-04-23 | Seiko Epson Corporation | Semiconductor device, method of manufacture thereof, circuit board, and electronic device |
JP3532450B2 (ja) | 1999-04-15 | 2004-05-31 | シャープ株式会社 | Bga型半導体パッケージの実装構造およびその実装方法 |
JP3668074B2 (ja) | 1999-10-07 | 2005-07-06 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
US6657124B2 (en) * | 1999-12-03 | 2003-12-02 | Tony H. Ho | Advanced electronic package |
US6700209B1 (en) * | 1999-12-29 | 2004-03-02 | Intel Corporation | Partial underfill for flip-chip electronic packages |
JP3722209B2 (ja) * | 2000-09-05 | 2005-11-30 | セイコーエプソン株式会社 | 半導体装置 |
US6916682B2 (en) * | 2001-11-08 | 2005-07-12 | Freescale Semiconductor, Inc. | Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing |
JP2003318361A (ja) * | 2002-04-19 | 2003-11-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2003
- 2003-10-09 JP JP2003350901A patent/JP3867796B2/ja not_active Expired - Fee Related
-
2004
- 2004-10-08 US US10/962,157 patent/US7190063B2/en not_active Expired - Fee Related
- 2004-10-09 CN CN2004100849895A patent/CN100407420C/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100874923B1 (ko) | 2007-04-02 | 2008-12-19 | 삼성전자주식회사 | 멀티 스택 패키지, 이의 제조 방법 및 이를 제조하기 위한반도체 패키지 금형 |
JP2013062388A (ja) * | 2011-09-14 | 2013-04-04 | Canon Inc | 半導体装置及びプリント回路板 |
Also Published As
Publication number | Publication date |
---|---|
JP3867796B2 (ja) | 2007-01-10 |
US20050110158A1 (en) | 2005-05-26 |
CN100407420C (zh) | 2008-07-30 |
US7190063B2 (en) | 2007-03-13 |
CN1606160A (zh) | 2005-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
JP3238004B2 (ja) | 半導体装置の製造方法 | |
JP2001077301A (ja) | 半導体パッケージ及びその製造方法 | |
JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2006060128A (ja) | 半導体装置 | |
JP2005311321A (ja) | 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール | |
JP2004349495A (ja) | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 | |
JP2006196709A (ja) | 半導体装置およびその製造方法 | |
JP3565090B2 (ja) | 半導体装置の製造方法 | |
JP3722223B2 (ja) | 半導体装置及びその製造方法、電子モジュール並びに電子機器 | |
JP2010050150A (ja) | 半導体装置及び半導体モジュール | |
JP3695458B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
JP3867796B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2005340450A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2005026639A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2010073771A (ja) | 半導体装置の実装構造 | |
JP4324773B2 (ja) | 半導体装置の製造方法 | |
JP2007150346A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP5078631B2 (ja) | 半導体装置 | |
JP2004288815A (ja) | 半導体装置及びその製造方法 | |
JP4310631B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
JP2944586B2 (ja) | Bga型半導体装置及びその製造方法 | |
JP4117480B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JPH11204565A (ja) | 半導体装置 | |
JP3714388B2 (ja) | 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050810 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051011 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061003 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |