JP3668074B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3668074B2 JP3668074B2 JP28627899A JP28627899A JP3668074B2 JP 3668074 B2 JP3668074 B2 JP 3668074B2 JP 28627899 A JP28627899 A JP 28627899A JP 28627899 A JP28627899 A JP 28627899A JP 3668074 B2 JP3668074 B2 JP 3668074B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- carrier
- semiconductor element
- semiconductor carrier
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体素子の集積回路部を保護し、かつ外部装置と半導体素子の電気的接続を安定に確保し、さらに最も高密度な実装を可能とするもので、とりわけ複数の半導体素子を搭載するマルチチップモジュール（以降ＭＣＭ）に関し、情報通信機器、事務用電子機器、家庭用電子機器、測定装置、組立ロボット等の産業用電子機器、医療用電子機器、電子玩具等に使用される半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
以下従来の半導体装置について説明する。まず従来のバックバイアスを必要とするＭＣＭの構造について説明する。図１２および図１３は従来のバックバイアスを必要とするＭＣＭの構造を示した平面図と断面図である。そのＭＣＭは３チップからなり、その中の１チップの背面にバックバイアス用の金属被膜を形成したものである。３個の半導体素子４２，４３，４４の素子電極４５，４６，４７は、半導体キャリア４８の素子用電極４９に対してはんだバンプ５０等で電気的に接続されており，各半導体素子と半導体キャリア４８との間隙には封止樹脂５１が注入硬化されている（フリップチップ実装）。また、半導体キャリア４８の表面にはＧＮＤ電極（端子）５２があり、このＧＮＤ端子５２と半導体素子４３の裏面が電気的に接続されるように金属被膜５３が形成されている。
【０００３】
次に従来のバックバイアスを必要とするＭＣＭの製造方法について説明する。図１４（ａ）〜（ｃ），図１５（ｄ）〜（ｆ）は従来のバックバイアスを必要とするＭＣＭの製造工程フローを示した工程断面図である。
【０００４】
半導体素子４２，４４の素子電極４５，４６上にはんだバンプ５０を形成する（図１４（ａ））。各半導体素子と半導体キャリア４８を位置合わせして搭載後、リフロー等ではんだ接続を行う（図１４（ｂ））。各半導体素子と半導体キャリア４８の間隙に封止樹脂５１を注入し、硬化させる（図１４（ｃ））。バックバイアスを必要とする半導体素子４３の背面と半導体キャリア４８表側のＧＮＤ端子５２が電気的に接続するような開口部を有するようにＭＣＭの表側にレジストマスク５５を形成する（図１５（ｄ））。スパッタ等でＭＣＭの表側に金属被膜５６を形成する（図１５（ｅ））。つぎに形成したレジストマスク５５を除去する（図１５（ｆ））。以上で、バックバイアスを必要とする半導体素子４３と半導体キャリア４８表面のＧＮＤ端子５２が電気的に接続されるように金属被膜５３が形成されることになる。
【０００５】
以上のような工程をとることにより、バックバイアスを可能とする半導体素子を含むＭＣＭを製造することができる。
【０００６】
【発明が解決しようとする課題】
しかしながら従来のＭＣＭではバックバイアスをとるためにＭＣＭ全体あるいはその一部に金属被膜を形成するが、プロセスとしてレジスト等によるマスクの形成やスパッタ等による金属蒸着を必要とするために、組み立て工程としてはかなり特別で、高コスト設備工程や複雑なウェット工程が必要となり、その結果としてコストアップの大きな原因となっている。
【０００７】
したがって、この発明の目的は、前記課題を解決するもので、ＭＣＭの形態を取りつつ容易にバックバイアスをとることのできる半導体装置およびその製造方法を提供することである。
【０００８】
【課題を解決するための手段】
前記課題を解決するためにこの発明の請求項１記載の半導体装置は、複数の突起電極を有する１あるいは複数の半導体素子と、前記半導体素子の突起電極に対応する半導体素子用電極と前記半導体素子が存在しない位置に形成された表面外部電極とを上面に有し格子状に配列された裏面外部電極を底面に有した絶縁性基体からなる複数の半導体キャリアと、前記半導体キャリア上面の半導体素子用電極と前記半導体素子の突起電極とを接続した導電性接着剤と、前記半導体素子と前記半導体キャリアの間隙と前記半導体素子の周辺部を充填被覆している熱硬化性樹脂と、一方の前記半導体キャリア上面の表面外部電極と他方の前記半導体キャリア底面の裏面外部電極とを電気的に接続した接続用材料と、他方の前記半導体キャリア底面の裏面外部電極のうちのグランド端子が一方の前記半導体キャリアに接続した前記半導体素子の背面と対面する位置にあり、他方の前記半導体キャリアと半導体素子の間の位置で前記半導体素子の背面と前記グランド端子とを電気的に接続した導電性材料とを備えた。
【０００９】
このように、一方の半導体キャリア上面の半導体素子用電極と半導体素子の突起電極とを導電性接着剤で接続したので、一方の半導体キャリア上面から半導体素子背面までの半導体素子の高さ寸法を小さくできる。これに伴い、一方の半導体キャリア上面の表面外部電極と他方の半導体キャリア底面の裏面外部電極とを電気的に接続した接続用材料の高さは半導体素子の上記高さ寸法よりも十分に大きくなる。このため、他方の半導体キャリア底面の裏面外部電極のうちのグランド端子が一方の半導体キャリアに接続した半導体素子の背面と対面するように、半導体素子の背面側に他方の半導体キャリアを位置させて、他方の半導体キャリアと半導体素子の間の位置で、半導体素子の背面とグランド端子とを導電性材料で電気的に接続することで、バックバイアスを必要とするＭＣＭにおいて、レジスト等によるマスキング及び蒸着法による金属被膜の形成など複雑な加工工程を必要とすることなく、低コストでバックバイアス構造をとることを可能とした。
【００１０】
請求項２記載の半導体装置は、請求項１において、接続用材料がはんだボールである。このように、接続用材料がはんだボールであるので、高温はんだ製のはんだボールを形成することが高さを確保する上で有利となる。
【００１１】
請求項３記載の半導体装置は、請求項１において、導電性材料がばね性あるいは伸縮性を有する。このように、導電性材料がばね性あるいは伸縮性を有するので、半導体素子裏面の酸化膜を破るのに十分な弾性を有する状態で半導体素子背面と半導体キャリア裏面の間に介在させることにより電気的に十分に安定させることができる。
【００１２】
請求項４記載の半導体装置は、請求項１記載の半導体装置において、導電性材料が異方性導電シートである。
請求項５記載の半導体装置は、請求項１記載の半導体装置において、半導体素子の背面に金属薄膜が形成されている。
請求項６記載の半導体装置は、請求項１乃至５のいずれかに記載の半導体装置おいて、一方の半導体キャリア上面の表面外部電極と他方の半導体キャリア底面の裏面外部電極とを接続する接続用材料の付近のみ、もしくは一方の半導体キャリアと他方の半導体キャリアの間隙全体に樹脂材料が介在した。このように、一方の半導体キャリア上面の表面外部電極と他方の半導体キャリア底面の裏面外部電極とを接続する接続用材料の付近のみ、もしくは一方の半導体キャリアと他方の半導体キャリアの間隙全体に樹脂材料が介在したので、接続部が安定した状態となり信頼性が向上する。
【００１３】
請求項７記載の半導体装置の製造方法は、半導体素子の素子電極上に突起電極を形成する工程と、前記突起電極に導電性接着剤を供給する工程と、前記半導体素子上の前記導電性接着剤が供給された突起電極と、絶縁性基体からなる半導体キャリア上面に形成された前記半導体素子用電極とを接続し前記導電性接着剤を硬化する工程と、前記半導体素子と前記半導体キャリアとの間に形成された隙間と周辺部とに熱硬化性樹脂を注入し熱硬化させる工程と、前記半導体キャリアと前記半導体素子の背面と対向して重ねる別の半導体キャリアの底面に形成された裏面外部電極のうちのグランド端子の位置に合わせて前記半導体素子背面に導電性材料を搭載する工程と、前記半導体キャリア上面の表面外部電極と前記別の半導体キャリアの底面の前記裏面外部電極とを接続用材料で電気的に接続し、前記導電性材料を前記別の半導体キャリア底面の前記グランド端子に電気的に接続する工程とを含む。
【００１４】
このように、半導体素子上の導電性接着剤が供給された突起電極と、半導体キャリア上面に形成された半導体素子用電極とを接続し導電性接着剤を硬化するので、半導体キャリア上面から半導体素子背面までの半導体素子の高さ寸法を小さくできる。そのため、半導体素子背面に導電性材料を搭載して、半導体キャリア上面の表面外部電極と別の半導体キャリア底面の裏面外部電極とを接続用材料で電気的に接続する際、この接続用材料の高さは半導体素子の上記高さ寸法よりも十分に大きくなる。これにより、半導体キャリアと半導体素子の背面と対向して重ねる別の半導体キャリアの底面に形成された裏面外部電極のうちのグランド端子の位置に合わせて半導体素子背面に導電性材料を搭載し、半導体素子の背面側に別の半導体キャリアを位置させて、半導体素子の背面とグランド端子とを導電性材料で電気的に接続することができるので、バイアスを付加させる構造にする際、マスキングなどの複雑な工程や金属蒸着のように設備コストの高い工程を必要とすることなく、容易で安価なプロセスをとすることができ、さらに３次元的にデバイスを積み重ねるので、面積的には非常に高い実装密度で半導体素子を搭載したＭＣＭを提供することができる。
【００１５】
請求項８記載の半導体装置の製造方法は、請求項７において、接続材料は、半導体キャリア上面の表面外部電極に印刷するはんだと、別の半導体キャリア底面の裏面外部電極に搭載するはんだボールとからなる。このように、接続材料は、半導体キャリア上面の表面外部電極に印刷するはんだと、別の半導体キャリア底面の裏面外部電極に搭載するはんだボールとからなるので、印刷を行ったはんだが溶融する程度の加熱と、はんだボールと印刷用はんだが接するのに十分な圧力を加えることで接続できる。また、高温はんだ製のはんだボールを形成することが高さを確保する上で有利となる。
【００１６】
請求項９記載の半導体装置の製造方法は、請求項７において、導電性材料は、ばね性あるいは伸縮性を有する。このように、導電性材料は、ばね性あるいは伸縮性を有するので、半導体素子裏面の酸化膜を破るのに十分な弾性を有する状態で半導体素子背面と半導体キャリア裏面の間に介在させることにより電気的に十分に安定させることができる。
【００１７】
請求項１０記載の半導体装置の製造方法は、請求項７記載の半導体装置の製造方法において、導電性材料が異方性導電シートである。
請求項１１記載の半導体装置の製造方法は、請求項７記載の半導体装置の製造方法において、半導体素子背面に導電性材料を搭載する以前に前記半導体素子の背面に金属薄膜を形成する工程を備えた。
請求項１２記載の半導体装置の製造方法は、請求項７において、半導体キャリアと別の半導体キャリアを接続した後、半導体キャリアと別の半導体キャリアの間隙に熱硬化性樹脂を注入し、硬化させる工程を有する。このように、半導体キャリアと別の半導体キャリアを接続した後、半導体キャリアと別の半導体キャリアの間隙に熱硬化性樹脂を注入し、硬化させる工程を有するので、接続部が安定した状態となり信頼性が向上する。
【００１８】
【発明の実施の形態】
この発明の第１の実施の形態を図１〜図７に基づいて説明する。第１の実施の形態は基本的に個々の半導体デバイスを３段構造に積み上げることによりＭＣＭの構造をとるものである。図１はこの発明の第１の実施の形態の半導体装置の３段のＭＣＭの構造を示し、図２をＢ１−Ｂ２で切ったときの断面図である。図２は３段構造のＭＣＭの平面図、図３はこの発明の実施の形態の半導体装置を構成する個々の半導体デバイスの構造（以降Ｃ−ＣＳＰと称する）を示す平面図、図４は図３をＡ１−Ａ２で切った時の断面図である。
【００１９】
図１〜図４に示すようにこの半導体装置は、複数の突起電極（Ａｕバンプ５）を有する１あるいは複数の半導体素子１と、半導体素子１の突起電極５に対応する半導体素子用電極４と半導体素子１が存在しない位置に形成された表面外部電極８とを上面に有し格子状に配列された裏面外部電極９を底面に有した絶縁性基体からなる複数の半導体キャリア３と、半導体キャリア３上面の半導体素子用電極４と半導体素子１の突起電極５とを接続した導電性接着剤６と、半導体素子１と半導体キャリア３の間隙と半導体素子１の周辺部を充填被覆している熱硬化性樹脂（封止樹脂７）とを備えている。また、一方の半導体キャリア１５上面の表面外部電極１６と他方の半導体キャリア１１底面の裏面外部電極１３とを電気的に接続した接続用材料（はんだボール１８）と、一方の半導体キャリア１５に接続した半導体素子１４の背面と他方の半導体キャリア１１底面の裏面外部電極１３のうちのグランド端子とを電気的に接続した導電性材料（導電性ばね材２３）とを備えている。
【００２０】
まず図３および図４を用いてこの実施形態におけるＭＣＭを構成するＣ−ＣＳＰ（セラミックをインターポーザとするＬＧＡ）の半導体素子と半導体キャリアの接続構造について説明する。半導体素子１の素子電極２と半導体キャリア３の素子用電極４はＡｕバンプ５と導電性接着剤６とを介して電気的に接続されており、さらに半導体素子１と半導体キャリア３の間隙には封止樹脂７が注入硬化されている（以降この接続方式をＳＢＢ方式と称する）。この時、半導体キャリア３の素子用電極４は回路構成上の必要に応じて半導体キャリア３の表面外部電極８と裏面外部電極９と電気的に接続されている。さらに半導体素子１は、積層させるときに用いる接続材料の高さよりも十分に小さい厚さを有するものである。
【００２１】
次に図１および図２を用いてこの実施形態における３段積みのＭＣＭの構造について説明する。図１および図２において、上段の半導体装置をＣ−ＣＳＰ１（裏面電位を必要としない半導体素子１０を搭載）、中段をＣ−ＣＳＰ２（裏面電位を必要とする半導体素子１４を搭載）、下段をＣ−ＣＳＰ３（裏面電位を必要とする半導体素子１９を搭載）とし、すべてのＣ−ＣＳＰが図３および図４における接続構造により半導体素子と半導体キャリアが接続されている。Ｃ−ＣＳＰ１における半導体キャリア１１の裏面外部電極１３のうち外周２列分とＣ―ＣＳＰ２における半導体キャリア１５の表面外部電極１６とが、さらにＣ−ＣＳＰ２における半導体キャリア１５の裏面外部電極１７のうち外周２列分とＣ−ＣＳＰ３における半導体キャリア２０の表面外部電極２１とがはんだボール１８でそれぞれ接続されている。この時はんだボール１８の高さはそれぞれのＣ−ＣＳＰにおける半導体キャリア上面から半導体素子背面までの距離よりも十分に大きく、そのためには高温はんだ製のはんだボールを形成することが有利となる。またＣ−ＣＳＰ１における半導体キャリア１１の裏面外部電極１３のうちのＧＮＤ端子とＣ―ＣＳＰ２における半導体素子１４の背面とが導電性ばね材（金属）２３で電気的に接続され、さらにＣ−ＣＳＰ２における半導体キャリア１５の裏面外部電極１７のうちのＧＮＤ端子とＣ−ＣＳＰ３の半導体素子１９の背面とが導電性ばね材２３で電気的に接続されている。この時、導電性ばね材２３を半導体素子１４，１９背面のシリコン酸化膜を破るのに十分な弾性力を有する状態でそれぞれの半導体素子１４，１９背面と半導体キャリア１１，１５裏面の間に介在させることにより、電気的に十分に安定させることができる。また、これは半導体素子１４，１９の背面にあらかじめ金属薄膜を形成させておいてもより小さい弾性力で十分な効果を得ることができる。なお、導電性ばね材２３の具体例としては、電気抵抗の低い銅系合金（リン青銅（９１．７Ｃｕ−８．２Ｓｎ）、真ちゅう（６２．３Ｃｕ−３７．０Ｚｎ）、ベリリウム銅、洋白）、その他、コバルト系合金、ニッケル系合金等がある。
【００２２】
次に図５および図７を用いて第１の実施形態における３段構造ＭＣＭの製造方法について説明する。図５はこの発明の実施の形態の個々の半導体装置（Ｃ−ＣＳＰ）の製造方法を示す工程断面図、図６および図７はこの発明の第１の実施の形態の３段のＭＣＭの製造方法を示す工程断面図である。
【００２３】
まず図５を用いて個々のＣ−ＣＳＰの製造方法について説明する。半導体素子１の素子電極２上にＡｕバンプ５を形成する（図５（ａ））。次に十分な平坦性を有する転写皿２４に均一な膜厚を有する導電性接着剤膜２５を形成し、半導体素子１のＡｕバンプ５をフェイスダウンで導電性接着剤膜２５に浸漬させ、適量の導電性接着剤６をＡｕバンプ５に転写させる（図５（ｂ））。Ａｕバンプ５と半導体キャリア３の素子用電極４とが導電性接着剤６を介して接続されるように半導体素子１と半導体キャリア３を位置あわせし、マウント後導電性接着剤６を熱硬化させる（図５（ｃ））。次に、半導体素子１と半導体キャリア３の間隙に封止樹脂７を注入、熱硬化させる（図５（ｄ））。
【００２４】
次に図６および図７を用いてＭＣＭの製造方法について説明する。Ｃ−ＣＳＰ１における半導体キャリア１１の裏面外部電極１３及びＣ−ＣＳＰ２における半導体キャリア１５における裏面外部電極１７にはんだボール１８を形成する（図６（ａ））。はんだボールを形成する方法としては，印刷法あるいはボールマウント法などを用いる。次にＣ−ＣＳＰ２における半導体キャリア１５の表面外部電極１６上とＣ−ＣＳＰ３における半導体キャリア２０の表面外部電極２１上にはんだ２７を印刷する（図６（ｂ））。印刷するはんだとしてははんだボールよりも融点の低いものを用いることにより、はんだボールの高さを稼ぐことができ有利である。次にＣ−ＣＳＰ２における半導体素子１４の背面とＣ−ＣＳＰ３における半導体素子２１の背面に導電性のばね材２３を載せる（図７（ｃ））。この時この導電性ばね材２３が、Ｃ−ＣＳＰ１における半導体キャリア１１の裏面外部電極１３のうちＧＮＤ端子だけに、またＣ−ＣＳＰ２における半導体キャリア１５の裏面外部端子１７のうちＧＮＤ端子だけに接続するような位置に載せる。最後にＣ−ＣＳＰ２をＣ−ＣＳＰ１に、Ｃ−ＣＳＰ３をＣ−ＣＳＰ２に位置合わせ搭載し、印刷を行ったはんだ２７が溶融する程度の加熱と、それぞれのはんだボール１８と印刷用はんだ２７が接するのに十分な圧力２８を加えることによりＭＣＭを形成する（図７（ｄ））。これにより、導電性ばね材２３に電気的接続を安定に行うのに十分な弾性力を与えることが可能になる。
【００２５】
以上のように第１の実施形態におけるＭＣＭの構造及び製造方法をとることにより、マスク形成やその剥離という複雑な工程や、金属蒸着といった設備コストの高い工程を用いることなく安定的に半導体素子の裏面にバイアスを負荷させることができる半導体装置とその製造方法を提供することができる。
【００２６】
またこの構造は回路設計的に可能な範囲で、第１の実施形態における個々の半導体装置を無数に積み上げることができ、ある一定の平面に多くの半導体素子をモジュール化することが可能である。
【００２７】
この発明の第２の実施の形態を図８〜図１１に基づいて説明する。図８はこの発明の第２の実施の形態における２段積みのＭＣＭの構造を説明する平面図、図９は図８をＣ１−Ｃ２で切ったときの断面図である。
【００２８】
図８および図９に示すようにこの半導体装置の構成は、裏面バイアスを必要とする半導体素子３４を１個搭載したＣ−ＣＳＰ４を下段に必要としない半導体素子２９，３０を２個載せたＣ−ＭＣＭを上段に配置したものである。またＣ−ＣＳＰ４、Ｃ−ＭＣＭにおける半導体素子と半導体キャリアの接続はＳＢＢ方式にて行われている。上段に位置するＣ−ＭＣＭにおける半導体キャリア３１の裏面外部電極３３のうち外周２列が下段に位置するＣ−ＣＳＰ４における半導体キャリア３５の表面外部電極３６は銅ボール３８とはんだ３９，４０により接続されている。また下段に位置するＣ−ＣＳＰ４における半導体素子３４の背面と上段に位置するＣ−ＭＣＭにおける半導体キャリア３１の裏面外部電極３３のうちのＧＮＤ端子とが異方性導電性シート４１によって電気的に接続されている。そして上段のＣ−ＭＣＭと下段のＣ−ＣＳＰ４との間隙には封止樹脂５１が注入硬化されている。
【００２９】
次に図１０および図１１を用いて第２の実施形態におけるＭＣＭの製造方法について説明する。図１０および図１１はこの発明の第２の実施の形態の２段のＭＣＭの製造方法を示す工程断面図である。Ｃ−ＭＣＭをＳＢＢ接続により製造後、Ｃ−ＭＣＭにおける半導体キャリア３１の裏面外部電極３２にはんだ３９を印刷し、銅ボール３８を搭載後リフロー等により銅ボール３８を接続させる（図１０（ａ））。次にＣ−ＣＳＰ４における半導体キャリア３５の表面外部電極３６にはんだ４０を印刷後（図１０（ｂ））、半導体素子３４の背面に異方性導電性シート４１を貼り付ける（図１１（ｃ））。次にＣ−ＭＣＭとＣ−ＣＳＰ４を位置合わせしＣ−ＭＣＭをＣ−ＣＳＰ４にマウントする。この時、加圧・加熱をしてＣ−ＣＳＰ４の半導体素子３４の背面とＣ−ＭＣＭの裏面外部電極３３のうちのＧＮＤ端子とを電気的に接続する（図１１（ｄ））。その後リフロー等により、はんだ４０によりはんだボール３８とＣ−ＣＳＰ４における半導体キャリア３５の表面外部電極３６が電気的に接続される。つぎに、Ｃ−ＣＳＰ４とＣ−ＭＣＭとの間隙に加熱しながらエポキシ性の樹脂４２を注入後、オーブン等で熱硬化させる（図１１（ｅ））。
【００３０】
以上のように第２の実施形態によれば、第１の実施形態におけるＭＣＭと同様に簡易な方法で裏面バイアスを必要とする半導体素子をＭＣＭ化することができる。さらに第２の実施形態では，それぞれのＣ−ＣＳＰ、あるいはＣ−ＭＣＭの間隙に樹脂を注入硬化させることにより、より信頼性の高いＭＣＭを提供することができる。
【００３１】
【発明の効果】
この発明の請求項１記載の半導体装置によれば、一方の半導体キャリア上面の半導体素子用電極と半導体素子の突起電極とを導電性接着剤で接続したので、一方の半導体キャリア上面から半導体素子背面までの半導体素子の高さ寸法を小さくできる。これに伴い、一方の半導体キャリア上面の表面外部電極と他方の半導体キャリア底面の裏面外部電極とを電気的に接続した接続用材料の高さは半導体素子の高さ寸法よりも十分に大きくなる。このため、他方の半導体キャリア底面の裏面外部電極のうちのグランド端子が一方の半導体キャリアに接続した半導体素子の背面と対面するように、半導体素子の背面側に他方の半導体キャリアを位置させて、他方の半導体キャリアと半導体素子の間の位置で、半導体素子の背面とグランド端子とを導電性材料で電気的に接続することで、バックバイアスを必要とするＭＣＭにおいて、レジスト等によるマスキング及び蒸着法による金属被膜の形成など複雑な加工工程を必要とすることなく、低コストでバックバイアス構造をとることを可能とした。
【００３２】
請求項２では、接続用材料がはんだボールであるので、高温はんだ製のはんだボールを形成することが高さを確保する上で有利となる。
【００３３】
請求項３では、導電性材料がばね性あるいは伸縮性を有するので、半導体素子裏面の酸化膜を破るのに十分な弾性を有する状態で半導体素子背面と半導体キャリア裏面の間に介在させることにより電気的に十分に安定させることができる。
【００３４】
請求項４では、請求項１記載の半導体装置において、導電性材料が異方性導電シートであることが好ましい。
請求項５では、請求項１記載の半導体装置において、半導体素子の背面に金属薄膜が形成されていることが好ましい。
請求項６では、一方の半導体キャリア上面の表面外部電極と他方の半導体キャリア底面の裏面外部電極とを接続する接続用材料の付近のみ、もしくは一方の半導体キャリアと他方の半導体キャリアの間隙全体に樹脂材料が介在したので、接続部が安定した状態となり信頼性が向上する。
【００３５】
この発明の請求項７記載の半導体装置の製造方法によれば、半導体素子上の導電性接着剤が供給された突起電極と、半導体キャリア上面に形成された半導体素子用電極とを接続し導電性接着剤を硬化するので、半導体キャリア上面から半導体素子背面までの半導体素子の高さ寸法を小さくできる。そのため、半導体素子背面に導電性材料を搭載して、半導体キャリア上面の表面外部電極と別の半導体キャリア底面の裏面外部電極とを接続用材料で電気的に接続する際、この接続用材料の高さは半導体素子の上記高さ寸法よりも十分に大きくなる。これにより、半導体キャリアと半導体素子の背面と対向して重ねる別の半導体キャリアの底面に形成された裏面外部電極のうちのグランド端子の位置に合わせて半導体素子背面に導電性材料を搭載し、半導体素子の背面側に別の半導体キャリアを位置させて、半導体素子の背面とグランド端子とを導電性材料で電気的に接続することができるので、バイアスを付加させる構造にする際、マスキングなどの複雑な工程や金属蒸着のように設備コストの高い工程を必要とすることなく、容易で安価なプロセスをとすることができ、さらに３次元的にデバイスを積み重ねるので、面積的には非常に高い実装密度で半導体素子を搭載したＭＣＭを提供することができる。
【００３６】
請求項８では、接続材料は、半導体キャリア上面の表面外部電極に印刷するはんだと、別の半導体キャリア底面の裏面外部電極に搭載するはんだボールとからなるので、印刷を行ったはんだが溶融する程度の加熱と、はんだボールと印刷用はんだが接するのに十分な圧力を加えることで接続できる。また、高温はんだ製のはんだボールを形成することが高さを確保する上で有利となる。
【００３７】
請求項９では、導電性材料は、ばね性あるいは伸縮性を有するので、半導体素子裏面の酸化膜を破るのに十分な弾性を有する状態で半導体素子背面と半導体キャリア裏面の間に介在させることにより電気的に十分に安定させることができる。
【００３８】
請求項１０では、請求項７記載の半導体装置の製造方法において、導電性材料が異方性導電シートであることが好ましい。
請求項１１では、請求項７記載の半導体装置の製造方法において、半導体素子背面に導電性材料を搭載する以前に前記半導体素子の背面に金属薄膜を形成する工程を備えることが好ましい。
請求項１２では、半導体キャリアと別の半導体キャリアを接続した後、前記半導体キャリアと別の半導体キャリアの間隙に熱硬化性樹脂を注入し、硬化させる工程を有するので、接続部が安定した状態となり信頼性が向上する。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態の半導体装置の３段のＭＣＭの構造を示す断面図である。
【図２】図１の３段構造のＭＣＭの平面図である。
【図３】この発明の実施の形態の半導体装置を構成する個々の半導体デバイスの構造を示す平面図である。
【図４】図３をＡ１−Ａ２で切った時の断面図である。
【図５】この発明の実施の形態の個々の半導体装置の製造方法を示す工程断面図である。
【図６】この発明の第１の実施の形態の３段のＭＣＭの製造方法を示す工程断面図である。
【図７】図６の次工程の工程断面図である。
【図８】この発明の第２の実施の形態における２段積みのＭＣＭの構造を説明する平面図である。
【図９】図８をＣ１−Ｃ２で切ったときの断面図である。
【図１０】この発明の第２の実施の形態の２段のＭＣＭの製造方法を示す工程断面図である。
【図１１】図１０の次工程の工程断面図である。
【図１２】従来の半導体装置の構造を示す平面図である。
【図１３】図１２をＤ１−Ｄ２で切った時の断面図である。
【図１４】従来の半導体装置の製造方法を示す工程断面図である。
【図１５】図１４の次工程の工程断面図である。
【符号の説明】
１ 半導体素子
２ 素子電極
３ 半導体キャリア
４ 素子用電極
５ バンプ
６ 導電性接着剤
７ 封止樹脂
８ 表面外部電極
９ 裏面外部電極
１０ 半導体素子
１１ 半導体キャリア
１２ 表面外部電極
１３ 裏面外部電極
１４ 半導体素子
１５ 半導体キャリア
１６ 表面外部電極
１７ 裏面外部電極
１８ はんだボール
１９ 半導体素子
２０ 半導体キャリア
２１ 表面外部電極
２２ 裏面外部電極
２３ 導電性ばね材
２４ 転写皿
２５ 導電性接着剤膜
２７ 印刷はんだ
２８ 加圧力
２９ 半導体素子
３０ 半導体素子
３１ 半導体キャリア
３２ 表面外部電極
３３ 裏面外部電極
３４ 半導体素子
３５ 半導体キャリア
３６ 表面外部電極
３７ 裏面外部電極
３８ 銅ボール
３９ 印刷はんだ
４０ はんだ
４１ 異方性導電性シート
４２ 半導体素子
４３ 半導体素子
４４ 半導体素子
４５ 素子電極
４６ 素子電極
４７ 素子電極
４８ 半導体キャリア
４９ 素子用電極
５０ はんだボール
５１ 封止樹脂
５２ ＧＮＤ端子
５３ 金属被膜
５４ 裏面外部電極
５５ レジスト
５６ 金属被膜
【発明の属する技術分野】
この発明は、半導体素子の集積回路部を保護し、かつ外部装置と半導体素子の電気的接続を安定に確保し、さらに最も高密度な実装を可能とするもので、とりわけ複数の半導体素子を搭載するマルチチップモジュール（以降ＭＣＭ）に関し、情報通信機器、事務用電子機器、家庭用電子機器、測定装置、組立ロボット等の産業用電子機器、医療用電子機器、電子玩具等に使用される半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
以下従来の半導体装置について説明する。まず従来のバックバイアスを必要とするＭＣＭの構造について説明する。図１２および図１３は従来のバックバイアスを必要とするＭＣＭの構造を示した平面図と断面図である。そのＭＣＭは３チップからなり、その中の１チップの背面にバックバイアス用の金属被膜を形成したものである。３個の半導体素子４２，４３，４４の素子電極４５，４６，４７は、半導体キャリア４８の素子用電極４９に対してはんだバンプ５０等で電気的に接続されており，各半導体素子と半導体キャリア４８との間隙には封止樹脂５１が注入硬化されている（フリップチップ実装）。また、半導体キャリア４８の表面にはＧＮＤ電極（端子）５２があり、このＧＮＤ端子５２と半導体素子４３の裏面が電気的に接続されるように金属被膜５３が形成されている。
【０００３】
次に従来のバックバイアスを必要とするＭＣＭの製造方法について説明する。図１４（ａ）〜（ｃ），図１５（ｄ）〜（ｆ）は従来のバックバイアスを必要とするＭＣＭの製造工程フローを示した工程断面図である。
【０００４】
半導体素子４２，４４の素子電極４５，４６上にはんだバンプ５０を形成する（図１４（ａ））。各半導体素子と半導体キャリア４８を位置合わせして搭載後、リフロー等ではんだ接続を行う（図１４（ｂ））。各半導体素子と半導体キャリア４８の間隙に封止樹脂５１を注入し、硬化させる（図１４（ｃ））。バックバイアスを必要とする半導体素子４３の背面と半導体キャリア４８表側のＧＮＤ端子５２が電気的に接続するような開口部を有するようにＭＣＭの表側にレジストマスク５５を形成する（図１５（ｄ））。スパッタ等でＭＣＭの表側に金属被膜５６を形成する（図１５（ｅ））。つぎに形成したレジストマスク５５を除去する（図１５（ｆ））。以上で、バックバイアスを必要とする半導体素子４３と半導体キャリア４８表面のＧＮＤ端子５２が電気的に接続されるように金属被膜５３が形成されることになる。
【０００５】
以上のような工程をとることにより、バックバイアスを可能とする半導体素子を含むＭＣＭを製造することができる。
【０００６】
【発明が解決しようとする課題】
しかしながら従来のＭＣＭではバックバイアスをとるためにＭＣＭ全体あるいはその一部に金属被膜を形成するが、プロセスとしてレジスト等によるマスクの形成やスパッタ等による金属蒸着を必要とするために、組み立て工程としてはかなり特別で、高コスト設備工程や複雑なウェット工程が必要となり、その結果としてコストアップの大きな原因となっている。
【０００７】
したがって、この発明の目的は、前記課題を解決するもので、ＭＣＭの形態を取りつつ容易にバックバイアスをとることのできる半導体装置およびその製造方法を提供することである。
【０００８】
【課題を解決するための手段】
前記課題を解決するためにこの発明の請求項１記載の半導体装置は、複数の突起電極を有する１あるいは複数の半導体素子と、前記半導体素子の突起電極に対応する半導体素子用電極と前記半導体素子が存在しない位置に形成された表面外部電極とを上面に有し格子状に配列された裏面外部電極を底面に有した絶縁性基体からなる複数の半導体キャリアと、前記半導体キャリア上面の半導体素子用電極と前記半導体素子の突起電極とを接続した導電性接着剤と、前記半導体素子と前記半導体キャリアの間隙と前記半導体素子の周辺部を充填被覆している熱硬化性樹脂と、一方の前記半導体キャリア上面の表面外部電極と他方の前記半導体キャリア底面の裏面外部電極とを電気的に接続した接続用材料と、他方の前記半導体キャリア底面の裏面外部電極のうちのグランド端子が一方の前記半導体キャリアに接続した前記半導体素子の背面と対面する位置にあり、他方の前記半導体キャリアと半導体素子の間の位置で前記半導体素子の背面と前記グランド端子とを電気的に接続した導電性材料とを備えた。
【０００９】
このように、一方の半導体キャリア上面の半導体素子用電極と半導体素子の突起電極とを導電性接着剤で接続したので、一方の半導体キャリア上面から半導体素子背面までの半導体素子の高さ寸法を小さくできる。これに伴い、一方の半導体キャリア上面の表面外部電極と他方の半導体キャリア底面の裏面外部電極とを電気的に接続した接続用材料の高さは半導体素子の上記高さ寸法よりも十分に大きくなる。このため、他方の半導体キャリア底面の裏面外部電極のうちのグランド端子が一方の半導体キャリアに接続した半導体素子の背面と対面するように、半導体素子の背面側に他方の半導体キャリアを位置させて、他方の半導体キャリアと半導体素子の間の位置で、半導体素子の背面とグランド端子とを導電性材料で電気的に接続することで、バックバイアスを必要とするＭＣＭにおいて、レジスト等によるマスキング及び蒸着法による金属被膜の形成など複雑な加工工程を必要とすることなく、低コストでバックバイアス構造をとることを可能とした。
【００１０】
請求項２記載の半導体装置は、請求項１において、接続用材料がはんだボールである。このように、接続用材料がはんだボールであるので、高温はんだ製のはんだボールを形成することが高さを確保する上で有利となる。
【００１１】
請求項３記載の半導体装置は、請求項１において、導電性材料がばね性あるいは伸縮性を有する。このように、導電性材料がばね性あるいは伸縮性を有するので、半導体素子裏面の酸化膜を破るのに十分な弾性を有する状態で半導体素子背面と半導体キャリア裏面の間に介在させることにより電気的に十分に安定させることができる。
【００１２】
請求項４記載の半導体装置は、請求項１記載の半導体装置において、導電性材料が異方性導電シートである。
請求項５記載の半導体装置は、請求項１記載の半導体装置において、半導体素子の背面に金属薄膜が形成されている。
請求項６記載の半導体装置は、請求項１乃至５のいずれかに記載の半導体装置おいて、一方の半導体キャリア上面の表面外部電極と他方の半導体キャリア底面の裏面外部電極とを接続する接続用材料の付近のみ、もしくは一方の半導体キャリアと他方の半導体キャリアの間隙全体に樹脂材料が介在した。このように、一方の半導体キャリア上面の表面外部電極と他方の半導体キャリア底面の裏面外部電極とを接続する接続用材料の付近のみ、もしくは一方の半導体キャリアと他方の半導体キャリアの間隙全体に樹脂材料が介在したので、接続部が安定した状態となり信頼性が向上する。
【００１３】
請求項７記載の半導体装置の製造方法は、半導体素子の素子電極上に突起電極を形成する工程と、前記突起電極に導電性接着剤を供給する工程と、前記半導体素子上の前記導電性接着剤が供給された突起電極と、絶縁性基体からなる半導体キャリア上面に形成された前記半導体素子用電極とを接続し前記導電性接着剤を硬化する工程と、前記半導体素子と前記半導体キャリアとの間に形成された隙間と周辺部とに熱硬化性樹脂を注入し熱硬化させる工程と、前記半導体キャリアと前記半導体素子の背面と対向して重ねる別の半導体キャリアの底面に形成された裏面外部電極のうちのグランド端子の位置に合わせて前記半導体素子背面に導電性材料を搭載する工程と、前記半導体キャリア上面の表面外部電極と前記別の半導体キャリアの底面の前記裏面外部電極とを接続用材料で電気的に接続し、前記導電性材料を前記別の半導体キャリア底面の前記グランド端子に電気的に接続する工程とを含む。
【００１４】
このように、半導体素子上の導電性接着剤が供給された突起電極と、半導体キャリア上面に形成された半導体素子用電極とを接続し導電性接着剤を硬化するので、半導体キャリア上面から半導体素子背面までの半導体素子の高さ寸法を小さくできる。そのため、半導体素子背面に導電性材料を搭載して、半導体キャリア上面の表面外部電極と別の半導体キャリア底面の裏面外部電極とを接続用材料で電気的に接続する際、この接続用材料の高さは半導体素子の上記高さ寸法よりも十分に大きくなる。これにより、半導体キャリアと半導体素子の背面と対向して重ねる別の半導体キャリアの底面に形成された裏面外部電極のうちのグランド端子の位置に合わせて半導体素子背面に導電性材料を搭載し、半導体素子の背面側に別の半導体キャリアを位置させて、半導体素子の背面とグランド端子とを導電性材料で電気的に接続することができるので、バイアスを付加させる構造にする際、マスキングなどの複雑な工程や金属蒸着のように設備コストの高い工程を必要とすることなく、容易で安価なプロセスをとすることができ、さらに３次元的にデバイスを積み重ねるので、面積的には非常に高い実装密度で半導体素子を搭載したＭＣＭを提供することができる。
【００１５】
請求項８記載の半導体装置の製造方法は、請求項７において、接続材料は、半導体キャリア上面の表面外部電極に印刷するはんだと、別の半導体キャリア底面の裏面外部電極に搭載するはんだボールとからなる。このように、接続材料は、半導体キャリア上面の表面外部電極に印刷するはんだと、別の半導体キャリア底面の裏面外部電極に搭載するはんだボールとからなるので、印刷を行ったはんだが溶融する程度の加熱と、はんだボールと印刷用はんだが接するのに十分な圧力を加えることで接続できる。また、高温はんだ製のはんだボールを形成することが高さを確保する上で有利となる。
【００１６】
請求項９記載の半導体装置の製造方法は、請求項７において、導電性材料は、ばね性あるいは伸縮性を有する。このように、導電性材料は、ばね性あるいは伸縮性を有するので、半導体素子裏面の酸化膜を破るのに十分な弾性を有する状態で半導体素子背面と半導体キャリア裏面の間に介在させることにより電気的に十分に安定させることができる。
【００１７】
請求項１０記載の半導体装置の製造方法は、請求項７記載の半導体装置の製造方法において、導電性材料が異方性導電シートである。
請求項１１記載の半導体装置の製造方法は、請求項７記載の半導体装置の製造方法において、半導体素子背面に導電性材料を搭載する以前に前記半導体素子の背面に金属薄膜を形成する工程を備えた。
請求項１２記載の半導体装置の製造方法は、請求項７において、半導体キャリアと別の半導体キャリアを接続した後、半導体キャリアと別の半導体キャリアの間隙に熱硬化性樹脂を注入し、硬化させる工程を有する。このように、半導体キャリアと別の半導体キャリアを接続した後、半導体キャリアと別の半導体キャリアの間隙に熱硬化性樹脂を注入し、硬化させる工程を有するので、接続部が安定した状態となり信頼性が向上する。
【００１８】
【発明の実施の形態】
この発明の第１の実施の形態を図１〜図７に基づいて説明する。第１の実施の形態は基本的に個々の半導体デバイスを３段構造に積み上げることによりＭＣＭの構造をとるものである。図１はこの発明の第１の実施の形態の半導体装置の３段のＭＣＭの構造を示し、図２をＢ１−Ｂ２で切ったときの断面図である。図２は３段構造のＭＣＭの平面図、図３はこの発明の実施の形態の半導体装置を構成する個々の半導体デバイスの構造（以降Ｃ−ＣＳＰと称する）を示す平面図、図４は図３をＡ１−Ａ２で切った時の断面図である。
【００１９】
図１〜図４に示すようにこの半導体装置は、複数の突起電極（Ａｕバンプ５）を有する１あるいは複数の半導体素子１と、半導体素子１の突起電極５に対応する半導体素子用電極４と半導体素子１が存在しない位置に形成された表面外部電極８とを上面に有し格子状に配列された裏面外部電極９を底面に有した絶縁性基体からなる複数の半導体キャリア３と、半導体キャリア３上面の半導体素子用電極４と半導体素子１の突起電極５とを接続した導電性接着剤６と、半導体素子１と半導体キャリア３の間隙と半導体素子１の周辺部を充填被覆している熱硬化性樹脂（封止樹脂７）とを備えている。また、一方の半導体キャリア１５上面の表面外部電極１６と他方の半導体キャリア１１底面の裏面外部電極１３とを電気的に接続した接続用材料（はんだボール１８）と、一方の半導体キャリア１５に接続した半導体素子１４の背面と他方の半導体キャリア１１底面の裏面外部電極１３のうちのグランド端子とを電気的に接続した導電性材料（導電性ばね材２３）とを備えている。
【００２０】
まず図３および図４を用いてこの実施形態におけるＭＣＭを構成するＣ−ＣＳＰ（セラミックをインターポーザとするＬＧＡ）の半導体素子と半導体キャリアの接続構造について説明する。半導体素子１の素子電極２と半導体キャリア３の素子用電極４はＡｕバンプ５と導電性接着剤６とを介して電気的に接続されており、さらに半導体素子１と半導体キャリア３の間隙には封止樹脂７が注入硬化されている（以降この接続方式をＳＢＢ方式と称する）。この時、半導体キャリア３の素子用電極４は回路構成上の必要に応じて半導体キャリア３の表面外部電極８と裏面外部電極９と電気的に接続されている。さらに半導体素子１は、積層させるときに用いる接続材料の高さよりも十分に小さい厚さを有するものである。
【００２１】
次に図１および図２を用いてこの実施形態における３段積みのＭＣＭの構造について説明する。図１および図２において、上段の半導体装置をＣ−ＣＳＰ１（裏面電位を必要としない半導体素子１０を搭載）、中段をＣ−ＣＳＰ２（裏面電位を必要とする半導体素子１４を搭載）、下段をＣ−ＣＳＰ３（裏面電位を必要とする半導体素子１９を搭載）とし、すべてのＣ−ＣＳＰが図３および図４における接続構造により半導体素子と半導体キャリアが接続されている。Ｃ−ＣＳＰ１における半導体キャリア１１の裏面外部電極１３のうち外周２列分とＣ―ＣＳＰ２における半導体キャリア１５の表面外部電極１６とが、さらにＣ−ＣＳＰ２における半導体キャリア１５の裏面外部電極１７のうち外周２列分とＣ−ＣＳＰ３における半導体キャリア２０の表面外部電極２１とがはんだボール１８でそれぞれ接続されている。この時はんだボール１８の高さはそれぞれのＣ−ＣＳＰにおける半導体キャリア上面から半導体素子背面までの距離よりも十分に大きく、そのためには高温はんだ製のはんだボールを形成することが有利となる。またＣ−ＣＳＰ１における半導体キャリア１１の裏面外部電極１３のうちのＧＮＤ端子とＣ―ＣＳＰ２における半導体素子１４の背面とが導電性ばね材（金属）２３で電気的に接続され、さらにＣ−ＣＳＰ２における半導体キャリア１５の裏面外部電極１７のうちのＧＮＤ端子とＣ−ＣＳＰ３の半導体素子１９の背面とが導電性ばね材２３で電気的に接続されている。この時、導電性ばね材２３を半導体素子１４，１９背面のシリコン酸化膜を破るのに十分な弾性力を有する状態でそれぞれの半導体素子１４，１９背面と半導体キャリア１１，１５裏面の間に介在させることにより、電気的に十分に安定させることができる。また、これは半導体素子１４，１９の背面にあらかじめ金属薄膜を形成させておいてもより小さい弾性力で十分な効果を得ることができる。なお、導電性ばね材２３の具体例としては、電気抵抗の低い銅系合金（リン青銅（９１．７Ｃｕ−８．２Ｓｎ）、真ちゅう（６２．３Ｃｕ−３７．０Ｚｎ）、ベリリウム銅、洋白）、その他、コバルト系合金、ニッケル系合金等がある。
【００２２】
次に図５および図７を用いて第１の実施形態における３段構造ＭＣＭの製造方法について説明する。図５はこの発明の実施の形態の個々の半導体装置（Ｃ−ＣＳＰ）の製造方法を示す工程断面図、図６および図７はこの発明の第１の実施の形態の３段のＭＣＭの製造方法を示す工程断面図である。
【００２３】
まず図５を用いて個々のＣ−ＣＳＰの製造方法について説明する。半導体素子１の素子電極２上にＡｕバンプ５を形成する（図５（ａ））。次に十分な平坦性を有する転写皿２４に均一な膜厚を有する導電性接着剤膜２５を形成し、半導体素子１のＡｕバンプ５をフェイスダウンで導電性接着剤膜２５に浸漬させ、適量の導電性接着剤６をＡｕバンプ５に転写させる（図５（ｂ））。Ａｕバンプ５と半導体キャリア３の素子用電極４とが導電性接着剤６を介して接続されるように半導体素子１と半導体キャリア３を位置あわせし、マウント後導電性接着剤６を熱硬化させる（図５（ｃ））。次に、半導体素子１と半導体キャリア３の間隙に封止樹脂７を注入、熱硬化させる（図５（ｄ））。
【００２４】
次に図６および図７を用いてＭＣＭの製造方法について説明する。Ｃ−ＣＳＰ１における半導体キャリア１１の裏面外部電極１３及びＣ−ＣＳＰ２における半導体キャリア１５における裏面外部電極１７にはんだボール１８を形成する（図６（ａ））。はんだボールを形成する方法としては，印刷法あるいはボールマウント法などを用いる。次にＣ−ＣＳＰ２における半導体キャリア１５の表面外部電極１６上とＣ−ＣＳＰ３における半導体キャリア２０の表面外部電極２１上にはんだ２７を印刷する（図６（ｂ））。印刷するはんだとしてははんだボールよりも融点の低いものを用いることにより、はんだボールの高さを稼ぐことができ有利である。次にＣ−ＣＳＰ２における半導体素子１４の背面とＣ−ＣＳＰ３における半導体素子２１の背面に導電性のばね材２３を載せる（図７（ｃ））。この時この導電性ばね材２３が、Ｃ−ＣＳＰ１における半導体キャリア１１の裏面外部電極１３のうちＧＮＤ端子だけに、またＣ−ＣＳＰ２における半導体キャリア１５の裏面外部端子１７のうちＧＮＤ端子だけに接続するような位置に載せる。最後にＣ−ＣＳＰ２をＣ−ＣＳＰ１に、Ｃ−ＣＳＰ３をＣ−ＣＳＰ２に位置合わせ搭載し、印刷を行ったはんだ２７が溶融する程度の加熱と、それぞれのはんだボール１８と印刷用はんだ２７が接するのに十分な圧力２８を加えることによりＭＣＭを形成する（図７（ｄ））。これにより、導電性ばね材２３に電気的接続を安定に行うのに十分な弾性力を与えることが可能になる。
【００２５】
以上のように第１の実施形態におけるＭＣＭの構造及び製造方法をとることにより、マスク形成やその剥離という複雑な工程や、金属蒸着といった設備コストの高い工程を用いることなく安定的に半導体素子の裏面にバイアスを負荷させることができる半導体装置とその製造方法を提供することができる。
【００２６】
またこの構造は回路設計的に可能な範囲で、第１の実施形態における個々の半導体装置を無数に積み上げることができ、ある一定の平面に多くの半導体素子をモジュール化することが可能である。
【００２７】
この発明の第２の実施の形態を図８〜図１１に基づいて説明する。図８はこの発明の第２の実施の形態における２段積みのＭＣＭの構造を説明する平面図、図９は図８をＣ１−Ｃ２で切ったときの断面図である。
【００２８】
図８および図９に示すようにこの半導体装置の構成は、裏面バイアスを必要とする半導体素子３４を１個搭載したＣ−ＣＳＰ４を下段に必要としない半導体素子２９，３０を２個載せたＣ−ＭＣＭを上段に配置したものである。またＣ−ＣＳＰ４、Ｃ−ＭＣＭにおける半導体素子と半導体キャリアの接続はＳＢＢ方式にて行われている。上段に位置するＣ−ＭＣＭにおける半導体キャリア３１の裏面外部電極３３のうち外周２列が下段に位置するＣ−ＣＳＰ４における半導体キャリア３５の表面外部電極３６は銅ボール３８とはんだ３９，４０により接続されている。また下段に位置するＣ−ＣＳＰ４における半導体素子３４の背面と上段に位置するＣ−ＭＣＭにおける半導体キャリア３１の裏面外部電極３３のうちのＧＮＤ端子とが異方性導電性シート４１によって電気的に接続されている。そして上段のＣ−ＭＣＭと下段のＣ−ＣＳＰ４との間隙には封止樹脂５１が注入硬化されている。
【００２９】
次に図１０および図１１を用いて第２の実施形態におけるＭＣＭの製造方法について説明する。図１０および図１１はこの発明の第２の実施の形態の２段のＭＣＭの製造方法を示す工程断面図である。Ｃ−ＭＣＭをＳＢＢ接続により製造後、Ｃ−ＭＣＭにおける半導体キャリア３１の裏面外部電極３２にはんだ３９を印刷し、銅ボール３８を搭載後リフロー等により銅ボール３８を接続させる（図１０（ａ））。次にＣ−ＣＳＰ４における半導体キャリア３５の表面外部電極３６にはんだ４０を印刷後（図１０（ｂ））、半導体素子３４の背面に異方性導電性シート４１を貼り付ける（図１１（ｃ））。次にＣ−ＭＣＭとＣ−ＣＳＰ４を位置合わせしＣ−ＭＣＭをＣ−ＣＳＰ４にマウントする。この時、加圧・加熱をしてＣ−ＣＳＰ４の半導体素子３４の背面とＣ−ＭＣＭの裏面外部電極３３のうちのＧＮＤ端子とを電気的に接続する（図１１（ｄ））。その後リフロー等により、はんだ４０によりはんだボール３８とＣ−ＣＳＰ４における半導体キャリア３５の表面外部電極３６が電気的に接続される。つぎに、Ｃ−ＣＳＰ４とＣ−ＭＣＭとの間隙に加熱しながらエポキシ性の樹脂４２を注入後、オーブン等で熱硬化させる（図１１（ｅ））。
【００３０】
以上のように第２の実施形態によれば、第１の実施形態におけるＭＣＭと同様に簡易な方法で裏面バイアスを必要とする半導体素子をＭＣＭ化することができる。さらに第２の実施形態では，それぞれのＣ−ＣＳＰ、あるいはＣ−ＭＣＭの間隙に樹脂を注入硬化させることにより、より信頼性の高いＭＣＭを提供することができる。
【００３１】
【発明の効果】
この発明の請求項１記載の半導体装置によれば、一方の半導体キャリア上面の半導体素子用電極と半導体素子の突起電極とを導電性接着剤で接続したので、一方の半導体キャリア上面から半導体素子背面までの半導体素子の高さ寸法を小さくできる。これに伴い、一方の半導体キャリア上面の表面外部電極と他方の半導体キャリア底面の裏面外部電極とを電気的に接続した接続用材料の高さは半導体素子の高さ寸法よりも十分に大きくなる。このため、他方の半導体キャリア底面の裏面外部電極のうちのグランド端子が一方の半導体キャリアに接続した半導体素子の背面と対面するように、半導体素子の背面側に他方の半導体キャリアを位置させて、他方の半導体キャリアと半導体素子の間の位置で、半導体素子の背面とグランド端子とを導電性材料で電気的に接続することで、バックバイアスを必要とするＭＣＭにおいて、レジスト等によるマスキング及び蒸着法による金属被膜の形成など複雑な加工工程を必要とすることなく、低コストでバックバイアス構造をとることを可能とした。
【００３２】
請求項２では、接続用材料がはんだボールであるので、高温はんだ製のはんだボールを形成することが高さを確保する上で有利となる。
【００３３】
請求項３では、導電性材料がばね性あるいは伸縮性を有するので、半導体素子裏面の酸化膜を破るのに十分な弾性を有する状態で半導体素子背面と半導体キャリア裏面の間に介在させることにより電気的に十分に安定させることができる。
【００３４】
請求項４では、請求項１記載の半導体装置において、導電性材料が異方性導電シートであることが好ましい。
請求項５では、請求項１記載の半導体装置において、半導体素子の背面に金属薄膜が形成されていることが好ましい。
請求項６では、一方の半導体キャリア上面の表面外部電極と他方の半導体キャリア底面の裏面外部電極とを接続する接続用材料の付近のみ、もしくは一方の半導体キャリアと他方の半導体キャリアの間隙全体に樹脂材料が介在したので、接続部が安定した状態となり信頼性が向上する。
【００３５】
この発明の請求項７記載の半導体装置の製造方法によれば、半導体素子上の導電性接着剤が供給された突起電極と、半導体キャリア上面に形成された半導体素子用電極とを接続し導電性接着剤を硬化するので、半導体キャリア上面から半導体素子背面までの半導体素子の高さ寸法を小さくできる。そのため、半導体素子背面に導電性材料を搭載して、半導体キャリア上面の表面外部電極と別の半導体キャリア底面の裏面外部電極とを接続用材料で電気的に接続する際、この接続用材料の高さは半導体素子の上記高さ寸法よりも十分に大きくなる。これにより、半導体キャリアと半導体素子の背面と対向して重ねる別の半導体キャリアの底面に形成された裏面外部電極のうちのグランド端子の位置に合わせて半導体素子背面に導電性材料を搭載し、半導体素子の背面側に別の半導体キャリアを位置させて、半導体素子の背面とグランド端子とを導電性材料で電気的に接続することができるので、バイアスを付加させる構造にする際、マスキングなどの複雑な工程や金属蒸着のように設備コストの高い工程を必要とすることなく、容易で安価なプロセスをとすることができ、さらに３次元的にデバイスを積み重ねるので、面積的には非常に高い実装密度で半導体素子を搭載したＭＣＭを提供することができる。
【００３６】
請求項８では、接続材料は、半導体キャリア上面の表面外部電極に印刷するはんだと、別の半導体キャリア底面の裏面外部電極に搭載するはんだボールとからなるので、印刷を行ったはんだが溶融する程度の加熱と、はんだボールと印刷用はんだが接するのに十分な圧力を加えることで接続できる。また、高温はんだ製のはんだボールを形成することが高さを確保する上で有利となる。
【００３７】
請求項９では、導電性材料は、ばね性あるいは伸縮性を有するので、半導体素子裏面の酸化膜を破るのに十分な弾性を有する状態で半導体素子背面と半導体キャリア裏面の間に介在させることにより電気的に十分に安定させることができる。
【００３８】
請求項１０では、請求項７記載の半導体装置の製造方法において、導電性材料が異方性導電シートであることが好ましい。
請求項１１では、請求項７記載の半導体装置の製造方法において、半導体素子背面に導電性材料を搭載する以前に前記半導体素子の背面に金属薄膜を形成する工程を備えることが好ましい。
請求項１２では、半導体キャリアと別の半導体キャリアを接続した後、前記半導体キャリアと別の半導体キャリアの間隙に熱硬化性樹脂を注入し、硬化させる工程を有するので、接続部が安定した状態となり信頼性が向上する。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態の半導体装置の３段のＭＣＭの構造を示す断面図である。
【図２】図１の３段構造のＭＣＭの平面図である。
【図３】この発明の実施の形態の半導体装置を構成する個々の半導体デバイスの構造を示す平面図である。
【図４】図３をＡ１−Ａ２で切った時の断面図である。
【図５】この発明の実施の形態の個々の半導体装置の製造方法を示す工程断面図である。
【図６】この発明の第１の実施の形態の３段のＭＣＭの製造方法を示す工程断面図である。
【図７】図６の次工程の工程断面図である。
【図８】この発明の第２の実施の形態における２段積みのＭＣＭの構造を説明する平面図である。
【図９】図８をＣ１−Ｃ２で切ったときの断面図である。
【図１０】この発明の第２の実施の形態の２段のＭＣＭの製造方法を示す工程断面図である。
【図１１】図１０の次工程の工程断面図である。
【図１２】従来の半導体装置の構造を示す平面図である。
【図１３】図１２をＤ１−Ｄ２で切った時の断面図である。
【図１４】従来の半導体装置の製造方法を示す工程断面図である。
【図１５】図１４の次工程の工程断面図である。
【符号の説明】
１ 半導体素子
２ 素子電極
３ 半導体キャリア
４ 素子用電極
５ バンプ
６ 導電性接着剤
７ 封止樹脂
８ 表面外部電極
９ 裏面外部電極
１０ 半導体素子
１１ 半導体キャリア
１２ 表面外部電極
１３ 裏面外部電極
１４ 半導体素子
１５ 半導体キャリア
１６ 表面外部電極
１７ 裏面外部電極
１８ はんだボール
１９ 半導体素子
２０ 半導体キャリア
２１ 表面外部電極
２２ 裏面外部電極
２３ 導電性ばね材
２４ 転写皿
２５ 導電性接着剤膜
２７ 印刷はんだ
２８ 加圧力
２９ 半導体素子
３０ 半導体素子
３１ 半導体キャリア
３２ 表面外部電極
３３ 裏面外部電極
３４ 半導体素子
３５ 半導体キャリア
３６ 表面外部電極
３７ 裏面外部電極
３８ 銅ボール
３９ 印刷はんだ
４０ はんだ
４１ 異方性導電性シート
４２ 半導体素子
４３ 半導体素子
４４ 半導体素子
４５ 素子電極
４６ 素子電極
４７ 素子電極
４８ 半導体キャリア
４９ 素子用電極
５０ はんだボール
５１ 封止樹脂
５２ ＧＮＤ端子
５３ 金属被膜
５４ 裏面外部電極
５５ レジスト
５６ 金属被膜
Claims (12)
- 複数の突起電極を有する１あるいは複数の半導体素子と、前記半導体素子の突起電極に対応する半導体素子用電極と前記半導体素子が存在しない位置に形成された表面外部電極とを上面に有し格子状に配列された裏面外部電極を底面に有した絶縁性基体からなる複数の半導体キャリアと、前記半導体キャリア上面の半導体素子用電極と前記半導体素子の突起電極とを接続した導電性接着剤と、前記半導体素子と前記半導体キャリアの間隙と前記半導体素子の周辺部を充填被覆している熱硬化性樹脂と、一方の前記半導体キャリア上面の表面外部電極と他方の前記半導体キャリア底面の裏面外部電極とを電気的に接続した接続用材料と、他方の前記半導体キャリア底面の裏面外部電極のうちのグランド端子が一方の前記半導体キャリアに接続した前記半導体素子の背面と対面する位置にあり、他方の前記半導体キャリアと半導体素子の間の位置で前記半導体素子の背面と前記グランド端子とを電気的に接続した導電性材料とを備えた半導体装置。
- 接続用材料がはんだボールである請求項１記載の半導体装置。
- 導電性材料がばね性あるいは伸縮性を有する請求項１記載の半導体装置。
- 導電性材料が異方性導電シートである請求項１記載の半導体装置。
- 半導体素子の背面に金属薄膜が形成されている請求項１記載の半導体装置。
- 一方の半導体キャリア上面の表面外部電極と他方の半導体キャリア底面の裏面外部電極とを接続する接続用材料の付近のみ、もしくは一方の半導体キャリアと他方の半導体キャリアの間隙全体に樹脂材料が介在した請求項１乃至５のいずれかに記載の半導体装置。
- 半導体素子の素子電極上に突起電極を形成する工程と、前記突起電極に導電性接着剤を供給する工程と、前記半導体素子上の前記導電性接着剤が供給された突起電極と、絶縁性基体からなる半導体キャリア上面に形成された前記半導体素子用電極とを接続し前記導電性接着剤を硬化する工程と、前記半導体素子と前記半導体キャリアとの間に形成された隙間と周辺部とに熱硬化性樹脂を注入し熱硬化させる工程と、前記半導体キャリアと前記半導体素子の背面と対向して重ねる別の半導体キャリアの底面に形成された裏面外部電極のうちのグランド端子の位置に合わせて前記半導体素子背面に導電性材料を搭載する工程と、前記半導体キャリア上面の表面外部電極と前記別の半導体キャリアの底面の前記裏面外部電極とを接続用材料で電気的に接続し、前記導電性材料を前記別の半導体キャリア底面の前記グランド端子に電気的に接続する工程とを含む半導体装置の製造方法。
- 接続材料は、半導体キャリア上面の表面外部電極に印刷するはんだと、別の半導体キャリア底面の裏面外部電極に搭載するはんだボールとからなる請求項７記載の半導体装置の製造方法。
- 導電性材料は、ばね性あるいは伸縮性を有する請求項７記載の半導体装置の製造方法。
- 導電性材料が異方性導電シートである請求項７記載の半導体装置の製造方法。
- 半導体素子背面に導電性材料を搭載する以前に前記半導体素子の背面に金属薄膜を形成する工程を備えた請求項７記載の半導体装置の製造方法。
- 半導体キャリアと別の半導体キャリアを接続した後、前記半導体キャリアと別の半導体キャリアの間隙に熱硬化性樹脂を注入し、硬化させる工程を有する請求項７記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28627899A JP3668074B2 (ja) | 1999-10-07 | 1999-10-07 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28627899A JP3668074B2 (ja) | 1999-10-07 | 1999-10-07 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001110979A JP2001110979A (ja) | 2001-04-20 |
| JP3668074B2 true JP3668074B2 (ja) | 2005-07-06 |
Family
ID=17702305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28627899A Expired - Fee Related JP3668074B2 (ja) | 1999-10-07 | 1999-10-07 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3668074B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4110992B2 (ja) | 2003-02-07 | 2008-07-02 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 |
| JP4096774B2 (ja) | 2003-03-24 | 2008-06-04 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法 |
| JP2004349495A (ja) | 2003-03-25 | 2004-12-09 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 |
| JP3951966B2 (ja) | 2003-05-30 | 2007-08-01 | セイコーエプソン株式会社 | 半導体装置 |
| JP3867796B2 (ja) | 2003-10-09 | 2007-01-10 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP4512545B2 (ja) | 2005-10-27 | 2010-07-28 | パナソニック株式会社 | 積層型半導体モジュール |
| JP2008141059A (ja) * | 2006-12-04 | 2008-06-19 | Nec Electronics Corp | 半導体装置 |
| US7608921B2 (en) * | 2006-12-07 | 2009-10-27 | Stats Chippac, Inc. | Multi-layer semiconductor package |
| JP4970994B2 (ja) * | 2007-03-19 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 半導体パッケージ |
| US10163871B2 (en) | 2015-10-02 | 2018-12-25 | Qualcomm Incorporated | Integrated device comprising embedded package on package (PoP) device |
| JP7242342B2 (ja) * | 2019-02-22 | 2023-03-20 | 三菱重工業株式会社 | マルチチップモジュール、電子機器およびマルチチップモジュールの製造方法 |
-
1999
- 1999-10-07 JP JP28627899A patent/JP3668074B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001110979A (ja) | 2001-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7282789B2 (en) | Back-to-back semiconductor device assemblies | |
| KR101734882B1 (ko) | 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지 | |
| JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US7408257B2 (en) | Packaging chip and packaging method thereof | |
| US6548326B2 (en) | Semiconductor device and process of producing same | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| KR101299852B1 (ko) | 비대칭적으로 배열된 다이 및 몰딩을 포함하는 멀티패키지 모듈 | |
| JP3668074B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3565090B2 (ja) | 半導体装置の製造方法 | |
| CA2095609C (en) | Leadless pad array chip carrier | |
| US7846829B2 (en) | Stacked solder balls for integrated circuit device packaging and assembly | |
| TW541632B (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
| JPH10303249A (ja) | 半導体装置 | |
| CN101615607A (zh) | 芯片封装结构 | |
| KR100666990B1 (ko) | Ｂｇａ 패키지 및 그 제조방법 | |
| KR100891652B1 (ko) | 반도체 칩 실장용 기판 | |
| JPH0433348A (ja) | 半導体装置 | |
| KR101631293B1 (ko) | 집적회로 칩의 기판 본딩 방법 | |
| JP3912888B2 (ja) | パッケージ型半導体装置 | |
| US20030161123A1 (en) | Bonding structure for bonding substrates by metal studs | |
| JP2004228201A (ja) | 半導体装置およびその製造方法 | |
| JP2015135849A (ja) | 電子部品モジュール及びその製造方法 | |
| JP2000100871A (ja) | 半導体チップの実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050407 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |