JP2004228201A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004228201A JP2004228201A JP2003012079A JP2003012079A JP2004228201A JP 2004228201 A JP2004228201 A JP 2004228201A JP 2003012079 A JP2003012079 A JP 2003012079A JP 2003012079 A JP2003012079 A JP 2003012079A JP 2004228201 A JP2004228201 A JP 2004228201A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor element
- carrier
- semiconductor device
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】半導体素子をフェイスダウンでフリップチップしている半導体装置において、半導体素子の電気的接続を安定に確保し、高密度の実装を可能とする。
【解決手段】上面に複数の電極４と電極４に接続された配線パターン７とを有するとともに、電極４および配線パターン７と電気的に接続された外部接続用端子８を底面に有した絶縁性基板からなる半導体キャリア３と、半導体キャリア３上面の複数の電極４に対して導電性を有する複数の突起電極９により接合された半導体素子２と、半導体素子２と半導体キャリア３との隙間を充填被覆している封止樹脂６とを備え、封止樹脂６の切断面と半導体キャリア３の切断面と半導体素子２の側面とが半導体素子４辺の全てで略面一になり、配線パターン７は半導体素子２の領域内に配置されている。これにより、半導体装置の小型化さらにはリアルチップサイズ化を容易にかつ生産ロスなく低コストで実現できる。
【選択図】 図１
【解決手段】上面に複数の電極４と電極４に接続された配線パターン７とを有するとともに、電極４および配線パターン７と電気的に接続された外部接続用端子８を底面に有した絶縁性基板からなる半導体キャリア３と、半導体キャリア３上面の複数の電極４に対して導電性を有する複数の突起電極９により接合された半導体素子２と、半導体素子２と半導体キャリア３との隙間を充填被覆している封止樹脂６とを備え、封止樹脂６の切断面と半導体キャリア３の切断面と半導体素子２の側面とが半導体素子４辺の全てで略面一になり、配線パターン７は半導体素子２の領域内に配置されている。これにより、半導体装置の小型化さらにはリアルチップサイズ化を容易にかつ生産ロスなく低コストで実現できる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、情報通信機器、事務用電子機器、家庭用電子機器、測定装置、組立ロボット等の産業用電子機器、医療用電子機器、電子玩具等の小型化を容易にする半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
以下、従来の半導体装置について図面を参照しながら半導体装置の構成について説明する。図７（ａ），（ｂ）は従来の半導体装置の平面図および断面図である。（ｂ）の断面図は（ａ）の平面図のＢ−Ｂ’線部分の断面を示している。（ａ）において半導体素子と樹脂を一部破断している。
【０００３】
表面の電極（図示せず）に、突起バンプ９の形成された半導体素子２が、その表面側を下にしてセラミックを絶縁基体とした多層回路基板である半導体キャリア３に接合されている。半導体キャリア３の上面には半導体素子２との導通のための複数の電極４が形成されており、この電極４と半導体素子２上に形成されたＡｕバンプ９とが導電性接着剤（図示せず）で接合されている。導電性接着剤はＡｕバンプ９に予め供給されている。そして、接合された半導体素子２と半導体キャリア３との間の隙間と半導体素子２の端部とは封止樹脂６により充填被覆されている。
【０００４】
例えば、半導体キャリア３の端部より１．５ｍｍまでの領域に配線パターン７を引き回している（例えば、特許文献１参照）。さらに、搭載する半導体素子２の大きさを半導体キャリア３の端部より１．５ｍｍ小さい、いわゆる半導体キャリア３より３ｍｍ小さいものとしている。
【０００５】
また、ウェーハ上で半導体キャリアに搭載し、個片化することで、半導体装置の小型化を実現している（例えば、特許文献２参照）。
【０００６】
【特許文献１】
特開平９−２５２０２８号公報（図１）
【特許文献２】
特開平１１−１６９４７号公報（第４頁、図２（ａ）〜（ｅ）の説明）
【０００７】
【発明が解決しようとする課題】
しかしながら、特開平９−２５２０２８号に記載の従来の半導体装置では、半導体キャリア３表面の端部に配線パターン７があり、半導体素子２と半導体キャリア３のサイズを規制していることにより、半導体キャリア３の大きさを半導体素子２に近づける、いわゆる、より半導体素子サイズに近づけた小型半導体装置を実現することができない。
【０００８】
具体的には、従来の半導体装置では、半導体素子２に同等サイズの半導体装置を実現するために、例えば、半導体キャリア３をダイシング工法等で切断し、半導体素子２と半導体キャリア３のサイズを同等としようとすると、半導体キャリア３の表面の配線パターン７も切断してしまい、半導体キャリア３底面の外部電極端子８との電気的接続を阻害してしまう。
【０００９】
さらに半導体素子２と半導体キャリア３のサイズの差を利用して、封止樹脂６となるアンダーフィルを半導体素子２と半導体キャリア３の間に充填されて、半導体素子２の周囲に封止樹脂３がはみ出した形状となっている。
【００１０】
また、特開平１１−１６９４７号では、半導体素子サイズに近付けた半導体装置を実現できるが、ウェーハ上に半導体キャリアを搭載することにより、ウェーハ内の不良品も組み立て工程で検査を行い確認して抜き取らなければならなくなり、生産ロスが発生する。
【００１１】
したがって、この発明の目的は、半導体素子をフェイスダウンでフリップチップしている半導体装置において、半導体素子の集積回路部を保護し、かつ外部装置と半導体素子の電気的接続を安定に確保し、さらに最も高密度の実装を可能とした半導体装置およびその製造方法を提供することである。
【００１２】
【課題を解決するための手段】
上記課題を解決するためにこの発明の請求項１記載の半導体装置は、上面に複数の電極と前記電極に接続された配線パターンとを有するとともに、前記電極および配線パターンと電気的に接続された外部接続用端子を底面に有した絶縁性基板からなる半導体キャリアと、前記半導体キャリア上面の複数の電極に対して導電性を有する複数の突起電極により接合された半導体素子と、前記半導体素子と前記半導体キャリアとの隙間を充填被覆している封止樹脂とを備えた半導体装置であって、前記封止樹脂の切断面と前記半導体キャリアの切断面と前記半導体素子の側面とが半導体素子４辺の全てで略面一になり、前記配線パターンは前記半導体素子の領域内に配置されている。
【００１３】
このように、封止樹脂の切断面と半導体キャリアの切断面と半導体素子の側面とが半導体素子４辺の全てで略面一になり、配線パターンは半導体素子の領域内に配置されているので、半導体キャリアの表面の配線パターンを切断することがなく、半導体素子の周囲に封止樹脂がはみ出さない形状となる。このため、半導体素子をフェイスダウンでフリップチップしている半導体装置の小型化さらにはリアルチップサイズ化を容易にかつ生産ロスなく低コストで実現することができる。
【００１４】
請求項２記載の半導体装置は、請求項１記載の半導体装置において、封止樹脂の切断面と半導体キャリアの切断面と半導体素子の側面とが半導体キャリア平面に対し、垂直に形成されている。このように、封止樹脂の切断面と半導体キャリアの切断面と半導体素子の側面とが半導体キャリア平面に対し、垂直に形成されているので、半導体装置の小型化さらにはリアルチップサイズ化をさらに図ることができる。
【００１５】
請求項３記載の半導体装置は、請求項１または２記載の半導体装置において、半導体キャリアはセラミック母材からなり、半導体素子の突起電極はＡｕバンプであり、かつＡｕバンプ上に導電性接着剤を有する。このように、半導体キャリアはセラミック母材からなり、半導体素子の突起電極はＡｕバンプであり、かつＡｕバンプ上に導電性接着剤を有するので、半導体キャリアを配線密度に対応して複数層からなるセラミック基板等で構成でき、Ａｕバンプ上の導電性接着剤を硬化することで半導体キャリアと半導体素子間での電気的および機械的接続を確保することができる。
【００１６】
請求項４記載の半導体装置は、請求項１，２または３記載の半導体装置において、半導体素子は、能動素子上に格子状に電極が配列されている。このように、半導体素子は、能動素子上に格子状に電極が配列されているエリアパッド構成を採用しているので、さらに最小サイズのフリップチップタイプの半導体装置を実現できる。
【００１７】
請求項５記載の半導体装置の製造方法は、底面に外部電極端子が一定の間隔で格子状に形成され、搭載される半導体素子の領域内に配置された電極と配線パターンを有する複数の半導体キャリアを、同一のシート基板に形成する工程と、半導体素子の電極上に突起電極を形成する工程と、前記突起電極に導電性接着剤を供給する工程と、前記シート基板の複数の半導体キャリアのそれぞれの電極に前記半導体素子の突起電極をフリップチップ接合する工程と、前記導電性接着剤を熱硬化させる工程と、封止樹脂を前記半導体素子と前記半導体キャリアとの間に形成された隙間に注入し、硬化させ樹脂封止を行う工程と、半導体素子４辺の周辺端部を被覆している封止樹脂並びに半導体素子４辺の周辺端部の前記半導体キャリアを切断するに際して、前記封止樹脂の切断面と前記半導体キャリアの切断面と前記半導体素子の側面とが略面一になるように切断し複数の半導体装置に分割する工程とを含む。
【００１８】
このように、底面に外部電極端子が一定の間隔で格子状に形成され、搭載される半導体素子の領域内に配置された電極と配線パターンを有する複数の半導体キャリアを、同一のシート基板に形成する工程と、半導体素子４辺の周辺端部を被覆している封止樹脂並びに半導体素子４辺の周辺端部の半導体キャリアを切断するに際して、封止樹脂の切断面と半導体キャリアの切断面と前記半導体素子の側面とが略面一になるように切断し複数の半導体装置に分割する工程とを含むので、半導体キャリアの表面の配線パターンを切断することがなく、半導体素子の周囲に封止樹脂がはみ出さない形状となる。このため、半導体素子をフェイスダウンでフリップチップしている半導体装置の小型化さらにはリアルチップサイズ化を容易にかつ生産ロスなく低コストで実現することができる。
【００１９】
また、複数の半導体キャリアを集合したシート基板を用い、個片化された半導体素子をシート基板上の各々の半導体キャリアに一つずつフリップチップ法で電気的に導通するように接続することで、複数の半導体素子を１枚のシート基板上に搭載して製造することができる。
【００２０】
また、フリップチップ接続後、封止樹脂を後入れするＳＢＢ（スタッドバンプボンディング）工法を用いることで半導体素子を半導体キャリアに接続する時、無理な加圧をすることなく接続が可能である。
【００２１】
請求項６記載の半導体装置の製造方法は、請求項５記載の半導体装置の製造方法において、封止樹脂の切断面と半導体キャリアの切断面と半導体素子の側面とを半導体キャリア平面に対し、垂直に形成する。このように、封止樹脂の切断面と半導体キャリアの切断面と半導体素子の側面とを半導体キャリア平面に対し、垂直に形成するので、半導体装置の小型化さらにはリアルチップサイズ化をさらに図ることができる。
【００２２】
請求項７記載の半導体装置の製造方法は、請求項５または６記載の半導体装置の製造方法において、シート基板から複数の半導体装置に分割する工程は、フリップチップ接合された半導体素子の裏面の各コーナに対して外形認識を行い、各辺毎に位置補正を行う。このように、シート基板から複数の半導体装置に分割する工程は、フリップチップ接合された半導体素子の裏面の各コーナに対して外形認識を行い、各辺毎に位置補正を行うので、半導体素子を傷つけることなく、半導体キャリアの切断面と半導体素子の側面が略面一になるように切断することができる。
【００２３】
【発明の実施の形態】
この発明の実施の形態を図１〜図６に基づいて説明する。図１はこの発明の実施形態の半導体装置の斜視図であり、便宜上理解しやすいように一部断面としている。図２はこの発明の実施形態にかかる半導体装置の断面図であり、図１のＡ−Ａ’線部分の断面を示している。
【００２４】
図１および図２において、本実施形態にかかる半導体装置の構成について説明する。この半導体装置は、表面に複数の電極４と電極４に接続された配線パターン７を有すると共に、電極４及び配線パターン７と電気的に接続された外部接続用端子８を底面に有した絶縁性基板からなる半導体キャリア３と、半導体キャリア３上面の複数の電極４に対して導電性を有する複数の突起電極９により接合された半導体素子２と、半導体素子２と半導体キャリア３との隙間と半導体素子２の周辺端部を充填被覆している封止樹脂６で構成されている。また、封止樹脂６の切断面と半導体キャリア３の切断面と半導体素子２の側面とが半導体素子２の４辺の全てで略面一になり、配線パターン７は半導体素子２の領域内に配置されている。
【００２５】
この場合、半導体キャリア３には、セラッミク基板等のアルミナ系や窒化アルミナ系を用いる。また別の材料としてエポキシ基板等の有機性基板からなる絶縁性の単層及び多層回路基板等を用いても良い。また、半導体素子２の突起電極９には、半田バンプやＡｕバンプ等の金属バンプを用いる。Ａｕバンプを用いた場合、半導体キャリア３表面の複数電極４と半導体素子２の表面電極間での接合には、Ａｕバンプ上にＡｇペースト等の導電性接着剤５を供給し、半導体素子２の表面を下にして半導体キャリア３上に搭載し、導電接着剤５を硬化することで、半導体キャリア３と半導体素子２間での電気的及び機械的接続を確保している。また、封止樹脂６には、低粘度のエポキシ系の封止樹脂や液状の封止樹脂を使用することで、半導体素子２と半導体キャリア３との隙間と半導体素子２の周辺端部を封止樹脂６で充填被覆している。
【００２６】
半導体素子２の周辺端部で半導体キャリア３上を被覆している封止樹脂６のうち、半導体素子２の４辺を被覆している封止樹脂６と、この封止樹脂６の直下に位置する半導体キャリア３を切断する。このとき、封止樹脂６と半導体キャリア３の切断面が半導体キャリア３の平面に対し、垂直に形成されている。この半導体装置に用いる半導体キャリア上面の全ての配線パターン７は、半導体素子２の領域内にのみ配置される。
【００２７】
これにより、半導体キャリア３の表面の電極４ならびに配線パターン７の配置を半導体素子２の領域内のみに制限することで、ダイシング等で半導体キャリア３を半導体素子２の周縁部まで切断することができ、半導体素子２と同等サイズの小型半導体装置を実現することができる。また、配線パターン７の配置を半導体素子２の領域内のみに制限することは、カスタマイズされた実装基板に所望のサイズの半導体装置を提供することが可能である。例えば半導体素子サイズより０．１ｍｍ、０．２ｍｍサイズアップする場合、半導体キャリア３と配線パターン７の配置している範囲の外側の封止樹脂部をダイシング等で切断することで半導体装置のサイズを半導体素子サイズ＋０．１ｍｍ、０．２ｍｍと所望のサイズの小型半導体装置を実現することができる。
【００２８】
次に上記半導体装置の製造方法について説明する。図３はこの発明の実施形態にかかる半導体装置に使用する複数の半導体キャリアを集合したシート基板の平面図、図４（ａ）は図３の半導体キャリアの半導体素子搭載面側を示す拡大平面図、（ｂ）はその外部端子側を示す背面図、（ｃ）は（ｂ）のａ−ａ’断面図である。
【００２９】
この半導体装置の製造方法は、底面に外部電極端子８が一定の間隔で格子状に形成され、搭載される半導体素子２の領域内に配置された電極４と配線パターン７を有する複数の半導体キャリア３を、同一のシート基板１２に形成する工程と、半導体素子２の電極上に突起電極９を形成する工程と、突起電極９に導電性接着剤５を供給する工程と、シート基板１２の複数の半導体キャリア３のそれぞれの電極４に半導体素子２の突起電極９をフリップチップ接合する工程と、導電性接着剤５を熱硬化させる工程と、封止樹脂６を半導体素子２と半導体キャリア３との間に形成された隙間に注入し、硬化させ樹脂封止を行う工程と、半導体素子２の４辺の周辺端部を被覆している封止樹脂６並びに半導体素子２の４辺の周辺端部の半導体キャリア３を切断するに際して、封止樹脂６の切断面と半導体キャリア３の切断面と半導体素子２の側面とが略面一になるように切断し複数の半導体装置に分割する工程とを含む。
【００３０】
図３および図４に示すように、半導体キャリア３はシート基板１２上に複数配置されている。半導体キャリア３には、セラッミク基板等のアルミナ系や窒化アルミナ系を用い、基板は配線密度に対応して４〜８層の複数層の構成になっている。各層の配線材料はタングステン層からなり、各層を繋ぐビアはモリブデン材で電気的に導通される。また半導体素子２が接続される電極４や外部端子８となるセラミック基板の最表面は１０μｍから３０μｍ厚のタングステンの配線上に無電解めっきで数μｍ厚のＮｉさらに０．１μｍから０．８μｍ程度のＡｕ層をめっきする。基板の厚みは０．４ｍｍから０．６０ｍｍである。
【００３１】
図５（ａ）はこの発明の実施形態にかかる半導体素子の平面図、（ｂ）はそのａ−ａ’断面図を示す。半導体素子は配線プロセスの微細化に伴い、半導体素子の配線プロセスは現在配線ルールが０．１３μｍさらに０．１０μｍへ微細化の開発・量産が移行しつつある。高集積化が進展し、電極の数も増加する。この対応として図５に示すように、電極１４を格子状に配列させる、エリアパッドが必要となり、今後の半導体素子のパッド配列の主流となっていくと考えられる。このエリアパッドは能動素子の上に電極を配置するため、機械的応力を一定以上加えることが制限される。この実施の形態の半導体装置の製造方法に採用している、アンダーフィルとなる樹脂６を後入れするＳＢＢ工法でのフリップチップ接続では、他に採用されている接続方法、例えば異方性導電膜を使用したＡＣＰ（アンストロピック・コンダクティブ・ペースト）や接続材に導電粒子を含まないＮＣＰ（ノン・コンダクティブ・ペースト）などに比較して、半導体素子２に強い圧力を加圧して接続する必要がない。そのため半導体素子２のパッド配列に最適でかつ、最小寸法の半導体装置を実現できる。ここで本実施の形態に使用する半導体素子２の厚みは、他の半導体装置では一般的に従来０．２〜０．４ｍｍで使用されているが、０．０５〜０．１０ｍｍでも充分可能である。
【００３２】
図６（ａ）〜（ｅ）はこの実施の形態にかかる半導体装置の製造方法を工程別に示した部分断面図である。
【００３３】
まず、図６（ａ）に示すように、ワイヤーボンディング法（ボールボンディング法）を用いて、半導体素子２の電極１４上にＡｕバンプ９（Ａｕ二段突起）を形成する。この方法は、Ａｕワイヤー先端に形成したボールをアルミニウム電極１４に熱圧接することにより、二段突起の下段部を形成し、さらにキャピラリ１０を移動させることにより形成したＡｕワイヤーループをもって、二段突起の上段部を形成する。前記状態においては、Ａｕ二段突起の高さは均一でなく、また頭頂部の平坦性にも欠けているために、Ａｕ二段突起を加圧することにより高さの均一化ならびに頭頂部の平坦化、いわゆるレベリングを行う。このバンプ形成法をスタッドバンプ形成と呼んでいる。
【００３４】
次に図６（ｂ）に示すように、回転する円盤上にドクターブレード法を用いて適当な厚みにＡｇ−Ｐｄを導電物質として含有する導電性接着剤５を塗布する。この際、導電性接着剤５にＡｕバンプ９を設けた半導体素子２を押し当てた後に引き上げる方法、いわゆる転写法によって、Ａｕバンプ９に導電性接着剤５を供給する。導電性接着剤５としては、信頼性、熱応力などを考慮して例えばバインダーとしてエポキシレジン、導体フィラーとしてＡｇ−Ｐｄ共沈紛によりなる接着剤５を用いている。
【００３５】
次に図６（ｃ）に示すように、半導体素子２の表面を下にして実装する方法であるフリップチップ方式によって半導体素子２上の導電性接着剤５が供給されたＡｕバンプ９と、底面に外部接続用端子８が一定の間隔で格子状に形成されている半導体キャリア３上の電極４とを位置精度よく合わせて接合した後、一定の温度にて熱硬化させる。この接続方法をＳＢＢ（スタッドバンプボンディング）工法と呼ぶ。
【００３６】
この半導体キャリア３は、表面の電極４ならびに配線パターン７を搭載する半導体素子領域内にのみ配置している。また、この半導体キャリア３は、上記のようにシート状になっており、複数の個片化された半導体素子２を１枚のシート基板１２の半導体キャリア３に搭載することができるように設計されている。
【００３７】
次に図６（ｄ）に示すように、エポキシ系の封止樹脂６を半導体素子２の周辺端部と、半導体素子２と半導体キャリア３との間に形成された隙間に注入し、一定の温度にて硬化させて樹脂モールドする。この樹脂モールドの方法としては、封止樹脂６を注入ノズルを用いて一方向から半導体素子２と半導体キャリア３との間に形成された隙間に注入し、隙間を埋めてから半導体素子２の周辺端部を封止する。封止樹脂６としてエポキシ系樹脂に高熱伝導セラミックである窒化アルミニウム（ＡｌＮ）もしくは窒化珪素（ＳｉＣ）等をフィラーとして添加したものを用いる。封止樹脂６の供給後、オーブン中で加熱をすることにより封止樹脂６を硬化させる。
【００３８】
図６（ｅ）に示すように、シート基板１２の半導体キャリア３上に搭載された複数の各半導体素子２の４辺の周辺端部で半導体キャリア３上を被覆している封止樹脂６と封止樹脂６の直下に位置する半導体キャリア３を半導体キャリア平面に対し、垂直に切断する。切断には、例えば半導体装置の外部接続用端子８側を粘着性のあるテープ或いは、真空での吸着により固定し、半導体素子２を搭載している側からブレード１１を用いたダイサーによる切断やレーザーによる切断等を用いて切断する。このときに、搭載された半導体素子裏面の各コーナ部に対して外形認識をかけ、各辺毎に位置補正を行う。例えば切断に用いるブレード１１の幅半分の値のオフセット量を付加し、ダイシングラインを設定し切断する。このことより、搭載した半導体素子を傷つけることなく、チップサイズと同等の半導体装置を実現することができる。
【００３９】
また、このようにシート基板１２上の複数の半導体キャリア３に半導体素子２を複数搭載する場合、複数の半導体キャリア３を持つシート基板１２上の反り、または、うねりの影響で半導体素子２上の導電性接着剤５が供給されたＡｕバンプ９と、底面に外部接続用端子８が一定の間隔で格子状に形成されている半導体キャリア３上の電極４との接続安定性が低下することがある。この場合、半導体素子２の表面を下にして実装する方法であるフリップチップ方式によって半導体素子２上の導電性接着剤５が供給されたＡｕバンプ９と、半導体キャリア３上の電極４とを位置精度よく合わせて接合する際に、半導体キャリア表面の中央部分に仮固定用樹脂を塗布した後に、接合させる（図示せず）。この仮固定樹脂は、窒化珪素等が添加された熱硬化性樹脂等を用いる。この仮固定樹脂の熱収縮力によって、シート状の半導体キャリア３の反り、うねりを吸収し、より安定した接続が得られる。
【００４０】
【発明の効果】
この発明の請求項１記載の半導体装置によれば、封止樹脂の切断面と半導体キャリアの切断面と半導体素子の側面とが半導体素子４辺の全てで略面一になり、配線パターンは半導体素子の領域内に配置されているので、半導体キャリアの表面の配線パターンを切断することがなく、半導体素子の周囲に封止樹脂がはみ出さない形状となる。このため、半導体素子をフェイスダウンでフリップチップしている半導体装置の小型化さらにはリアルチップサイズ化を容易にかつ生産ロスなく低コストで実現することができる。
【００４１】
請求項２では、封止樹脂の切断面と半導体キャリアの切断面と半導体素子の側面とが半導体キャリア平面に対し、垂直に形成されているので、半導体装置の小型化さらにはリアルチップサイズ化をさらに図ることができる。
【００４２】
請求項３では、半導体キャリアはセラミック母材からなり、半導体素子の突起電極はＡｕバンプであり、かつＡｕバンプ上に導電性接着剤を有するので、半導体キャリアを配線密度に対応して複数層からなるセラミック基板等で構成でき、Ａｕバンプ上の導電性接着剤を硬化することで半導体キャリアと半導体素子間での電気的および機械的接続を確保することができる。
【００４３】
請求項４では、半導体素子は、能動素子上に格子状に電極が配列されているエリアパッド構成を採用しているので、さらに最小サイズのフリップチップタイプの半導体装置を実現できる。
【００４４】
この発明の請求項５記載の半導体装置の製造方法によれば、底面に外部電極端子が一定の間隔で格子状に形成され、搭載される半導体素子の領域内に配置された電極と配線パターンを有する複数の半導体キャリアを、同一のシート基板に形成する工程と、半導体素子４辺の周辺端部を被覆している封止樹脂並びに半導体素子４辺の周辺端部の半導体キャリアを切断するに際して、封止樹脂の切断面と半導体キャリアの切断面と前記半導体素子の側面とが略面一になるように切断し複数の半導体装置に分割する工程とを含むので、半導体キャリアの表面の配線パターンを切断することがなく、半導体素子の周囲に封止樹脂がはみ出さない形状となる。このため、半導体素子をフェイスダウンでフリップチップしている半導体装置の小型化さらにはリアルチップサイズ化を容易にかつ生産ロスなく低コストで実現することができる。
【００４５】
また、複数の半導体キャリアを集合したシート基板を用い、個片化された半導体素子をシート基板上の各々の半導体キャリアに一つずつフリップチップ法で電気的に導通するように接続することで、複数の半導体素子を１枚のシート基板上に搭載して製造することができる。
【００４６】
また、封止樹脂を後入れするＳＢＢ工法でのフリップチップ接続では、半導体素子に強い圧力を加圧して接続する必要がない。そのため、半導体素子の能動素子の上に電極を配置するエリアパッド構成を採用した半導体素子の実装に最適であり、さらに最小サイズのフリップチップタイプの半導体装置を実現できる。
【００４７】
請求項６では、封止樹脂の切断面と半導体キャリアの切断面と半導体素子の側面とを半導体キャリア平面に対し、垂直に形成するので、半導体装置の小型化さらにはリアルチップサイズ化をさらに図ることができる。
【００４８】
請求項７では、シート基板から複数の半導体装置に分割する工程は、フリップチップ接合された半導体素子の裏面の各コーナに対して外形認識を行い、各辺毎に位置補正を行うので、半導体素子を傷つけることなく、半導体キャリアの切断面と半導体素子の側面が略面一になるように切断することができる。
【図面の簡単な説明】
【図１】この発明の実施形態の半導体装置の一部破断した斜視図である。
【図２】図１のＡ−Ａ’線部分の断面図である。
【図３】この発明の実施形態にかかる半導体装置に使用する複数の半導体キャリアを集合したシート基板の平面図である。
【図４】（ａ）は図３の半導体キャリアの部分の拡大平面図、（ｂ）はその背面図、（ｃ）は（ｂ）のａ−ａ’断面図である。
【図５】（ａ）はこの発明の実施形態にかかる半導体素子の平面図、（ｂ）は（ａ）のａ−ａ’断面図である。
【図６】（ａ）〜（ｅ）はこの実施の形態にかかる半導体装置の製造方法を工程別に示した部分断面図である。
【図７】（ａ）は従来の半導体装置の平面図、（ｂ）は（ａ）のＢ−Ｂ’線部分の断面図である。
【符号の説明】
２ 半導体素子
３ 半導体キャリア
４ 電極
５ 導電性接着剤
６ 封止樹脂
７ 配線パターン
８ 外部電極端子
９ 突起電極（Ａｕバンプ）
１０ キャピラリ
１１ ブレード
１２ シート基板
１４ 電極
【発明の属する技術分野】
この発明は、情報通信機器、事務用電子機器、家庭用電子機器、測定装置、組立ロボット等の産業用電子機器、医療用電子機器、電子玩具等の小型化を容易にする半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
以下、従来の半導体装置について図面を参照しながら半導体装置の構成について説明する。図７（ａ），（ｂ）は従来の半導体装置の平面図および断面図である。（ｂ）の断面図は（ａ）の平面図のＢ−Ｂ’線部分の断面を示している。（ａ）において半導体素子と樹脂を一部破断している。
【０００３】
表面の電極（図示せず）に、突起バンプ９の形成された半導体素子２が、その表面側を下にしてセラミックを絶縁基体とした多層回路基板である半導体キャリア３に接合されている。半導体キャリア３の上面には半導体素子２との導通のための複数の電極４が形成されており、この電極４と半導体素子２上に形成されたＡｕバンプ９とが導電性接着剤（図示せず）で接合されている。導電性接着剤はＡｕバンプ９に予め供給されている。そして、接合された半導体素子２と半導体キャリア３との間の隙間と半導体素子２の端部とは封止樹脂６により充填被覆されている。
【０００４】
例えば、半導体キャリア３の端部より１．５ｍｍまでの領域に配線パターン７を引き回している（例えば、特許文献１参照）。さらに、搭載する半導体素子２の大きさを半導体キャリア３の端部より１．５ｍｍ小さい、いわゆる半導体キャリア３より３ｍｍ小さいものとしている。
【０００５】
また、ウェーハ上で半導体キャリアに搭載し、個片化することで、半導体装置の小型化を実現している（例えば、特許文献２参照）。
【０００６】
【特許文献１】
特開平９−２５２０２８号公報（図１）
【特許文献２】
特開平１１−１６９４７号公報（第４頁、図２（ａ）〜（ｅ）の説明）
【０００７】
【発明が解決しようとする課題】
しかしながら、特開平９−２５２０２８号に記載の従来の半導体装置では、半導体キャリア３表面の端部に配線パターン７があり、半導体素子２と半導体キャリア３のサイズを規制していることにより、半導体キャリア３の大きさを半導体素子２に近づける、いわゆる、より半導体素子サイズに近づけた小型半導体装置を実現することができない。
【０００８】
具体的には、従来の半導体装置では、半導体素子２に同等サイズの半導体装置を実現するために、例えば、半導体キャリア３をダイシング工法等で切断し、半導体素子２と半導体キャリア３のサイズを同等としようとすると、半導体キャリア３の表面の配線パターン７も切断してしまい、半導体キャリア３底面の外部電極端子８との電気的接続を阻害してしまう。
【０００９】
さらに半導体素子２と半導体キャリア３のサイズの差を利用して、封止樹脂６となるアンダーフィルを半導体素子２と半導体キャリア３の間に充填されて、半導体素子２の周囲に封止樹脂３がはみ出した形状となっている。
【００１０】
また、特開平１１−１６９４７号では、半導体素子サイズに近付けた半導体装置を実現できるが、ウェーハ上に半導体キャリアを搭載することにより、ウェーハ内の不良品も組み立て工程で検査を行い確認して抜き取らなければならなくなり、生産ロスが発生する。
【００１１】
したがって、この発明の目的は、半導体素子をフェイスダウンでフリップチップしている半導体装置において、半導体素子の集積回路部を保護し、かつ外部装置と半導体素子の電気的接続を安定に確保し、さらに最も高密度の実装を可能とした半導体装置およびその製造方法を提供することである。
【００１２】
【課題を解決するための手段】
上記課題を解決するためにこの発明の請求項１記載の半導体装置は、上面に複数の電極と前記電極に接続された配線パターンとを有するとともに、前記電極および配線パターンと電気的に接続された外部接続用端子を底面に有した絶縁性基板からなる半導体キャリアと、前記半導体キャリア上面の複数の電極に対して導電性を有する複数の突起電極により接合された半導体素子と、前記半導体素子と前記半導体キャリアとの隙間を充填被覆している封止樹脂とを備えた半導体装置であって、前記封止樹脂の切断面と前記半導体キャリアの切断面と前記半導体素子の側面とが半導体素子４辺の全てで略面一になり、前記配線パターンは前記半導体素子の領域内に配置されている。
【００１３】
このように、封止樹脂の切断面と半導体キャリアの切断面と半導体素子の側面とが半導体素子４辺の全てで略面一になり、配線パターンは半導体素子の領域内に配置されているので、半導体キャリアの表面の配線パターンを切断することがなく、半導体素子の周囲に封止樹脂がはみ出さない形状となる。このため、半導体素子をフェイスダウンでフリップチップしている半導体装置の小型化さらにはリアルチップサイズ化を容易にかつ生産ロスなく低コストで実現することができる。
【００１４】
請求項２記載の半導体装置は、請求項１記載の半導体装置において、封止樹脂の切断面と半導体キャリアの切断面と半導体素子の側面とが半導体キャリア平面に対し、垂直に形成されている。このように、封止樹脂の切断面と半導体キャリアの切断面と半導体素子の側面とが半導体キャリア平面に対し、垂直に形成されているので、半導体装置の小型化さらにはリアルチップサイズ化をさらに図ることができる。
【００１５】
請求項３記載の半導体装置は、請求項１または２記載の半導体装置において、半導体キャリアはセラミック母材からなり、半導体素子の突起電極はＡｕバンプであり、かつＡｕバンプ上に導電性接着剤を有する。このように、半導体キャリアはセラミック母材からなり、半導体素子の突起電極はＡｕバンプであり、かつＡｕバンプ上に導電性接着剤を有するので、半導体キャリアを配線密度に対応して複数層からなるセラミック基板等で構成でき、Ａｕバンプ上の導電性接着剤を硬化することで半導体キャリアと半導体素子間での電気的および機械的接続を確保することができる。
【００１６】
請求項４記載の半導体装置は、請求項１，２または３記載の半導体装置において、半導体素子は、能動素子上に格子状に電極が配列されている。このように、半導体素子は、能動素子上に格子状に電極が配列されているエリアパッド構成を採用しているので、さらに最小サイズのフリップチップタイプの半導体装置を実現できる。
【００１７】
請求項５記載の半導体装置の製造方法は、底面に外部電極端子が一定の間隔で格子状に形成され、搭載される半導体素子の領域内に配置された電極と配線パターンを有する複数の半導体キャリアを、同一のシート基板に形成する工程と、半導体素子の電極上に突起電極を形成する工程と、前記突起電極に導電性接着剤を供給する工程と、前記シート基板の複数の半導体キャリアのそれぞれの電極に前記半導体素子の突起電極をフリップチップ接合する工程と、前記導電性接着剤を熱硬化させる工程と、封止樹脂を前記半導体素子と前記半導体キャリアとの間に形成された隙間に注入し、硬化させ樹脂封止を行う工程と、半導体素子４辺の周辺端部を被覆している封止樹脂並びに半導体素子４辺の周辺端部の前記半導体キャリアを切断するに際して、前記封止樹脂の切断面と前記半導体キャリアの切断面と前記半導体素子の側面とが略面一になるように切断し複数の半導体装置に分割する工程とを含む。
【００１８】
このように、底面に外部電極端子が一定の間隔で格子状に形成され、搭載される半導体素子の領域内に配置された電極と配線パターンを有する複数の半導体キャリアを、同一のシート基板に形成する工程と、半導体素子４辺の周辺端部を被覆している封止樹脂並びに半導体素子４辺の周辺端部の半導体キャリアを切断するに際して、封止樹脂の切断面と半導体キャリアの切断面と前記半導体素子の側面とが略面一になるように切断し複数の半導体装置に分割する工程とを含むので、半導体キャリアの表面の配線パターンを切断することがなく、半導体素子の周囲に封止樹脂がはみ出さない形状となる。このため、半導体素子をフェイスダウンでフリップチップしている半導体装置の小型化さらにはリアルチップサイズ化を容易にかつ生産ロスなく低コストで実現することができる。
【００１９】
また、複数の半導体キャリアを集合したシート基板を用い、個片化された半導体素子をシート基板上の各々の半導体キャリアに一つずつフリップチップ法で電気的に導通するように接続することで、複数の半導体素子を１枚のシート基板上に搭載して製造することができる。
【００２０】
また、フリップチップ接続後、封止樹脂を後入れするＳＢＢ（スタッドバンプボンディング）工法を用いることで半導体素子を半導体キャリアに接続する時、無理な加圧をすることなく接続が可能である。
【００２１】
請求項６記載の半導体装置の製造方法は、請求項５記載の半導体装置の製造方法において、封止樹脂の切断面と半導体キャリアの切断面と半導体素子の側面とを半導体キャリア平面に対し、垂直に形成する。このように、封止樹脂の切断面と半導体キャリアの切断面と半導体素子の側面とを半導体キャリア平面に対し、垂直に形成するので、半導体装置の小型化さらにはリアルチップサイズ化をさらに図ることができる。
【００２２】
請求項７記載の半導体装置の製造方法は、請求項５または６記載の半導体装置の製造方法において、シート基板から複数の半導体装置に分割する工程は、フリップチップ接合された半導体素子の裏面の各コーナに対して外形認識を行い、各辺毎に位置補正を行う。このように、シート基板から複数の半導体装置に分割する工程は、フリップチップ接合された半導体素子の裏面の各コーナに対して外形認識を行い、各辺毎に位置補正を行うので、半導体素子を傷つけることなく、半導体キャリアの切断面と半導体素子の側面が略面一になるように切断することができる。
【００２３】
【発明の実施の形態】
この発明の実施の形態を図１〜図６に基づいて説明する。図１はこの発明の実施形態の半導体装置の斜視図であり、便宜上理解しやすいように一部断面としている。図２はこの発明の実施形態にかかる半導体装置の断面図であり、図１のＡ−Ａ’線部分の断面を示している。
【００２４】
図１および図２において、本実施形態にかかる半導体装置の構成について説明する。この半導体装置は、表面に複数の電極４と電極４に接続された配線パターン７を有すると共に、電極４及び配線パターン７と電気的に接続された外部接続用端子８を底面に有した絶縁性基板からなる半導体キャリア３と、半導体キャリア３上面の複数の電極４に対して導電性を有する複数の突起電極９により接合された半導体素子２と、半導体素子２と半導体キャリア３との隙間と半導体素子２の周辺端部を充填被覆している封止樹脂６で構成されている。また、封止樹脂６の切断面と半導体キャリア３の切断面と半導体素子２の側面とが半導体素子２の４辺の全てで略面一になり、配線パターン７は半導体素子２の領域内に配置されている。
【００２５】
この場合、半導体キャリア３には、セラッミク基板等のアルミナ系や窒化アルミナ系を用いる。また別の材料としてエポキシ基板等の有機性基板からなる絶縁性の単層及び多層回路基板等を用いても良い。また、半導体素子２の突起電極９には、半田バンプやＡｕバンプ等の金属バンプを用いる。Ａｕバンプを用いた場合、半導体キャリア３表面の複数電極４と半導体素子２の表面電極間での接合には、Ａｕバンプ上にＡｇペースト等の導電性接着剤５を供給し、半導体素子２の表面を下にして半導体キャリア３上に搭載し、導電接着剤５を硬化することで、半導体キャリア３と半導体素子２間での電気的及び機械的接続を確保している。また、封止樹脂６には、低粘度のエポキシ系の封止樹脂や液状の封止樹脂を使用することで、半導体素子２と半導体キャリア３との隙間と半導体素子２の周辺端部を封止樹脂６で充填被覆している。
【００２６】
半導体素子２の周辺端部で半導体キャリア３上を被覆している封止樹脂６のうち、半導体素子２の４辺を被覆している封止樹脂６と、この封止樹脂６の直下に位置する半導体キャリア３を切断する。このとき、封止樹脂６と半導体キャリア３の切断面が半導体キャリア３の平面に対し、垂直に形成されている。この半導体装置に用いる半導体キャリア上面の全ての配線パターン７は、半導体素子２の領域内にのみ配置される。
【００２７】
これにより、半導体キャリア３の表面の電極４ならびに配線パターン７の配置を半導体素子２の領域内のみに制限することで、ダイシング等で半導体キャリア３を半導体素子２の周縁部まで切断することができ、半導体素子２と同等サイズの小型半導体装置を実現することができる。また、配線パターン７の配置を半導体素子２の領域内のみに制限することは、カスタマイズされた実装基板に所望のサイズの半導体装置を提供することが可能である。例えば半導体素子サイズより０．１ｍｍ、０．２ｍｍサイズアップする場合、半導体キャリア３と配線パターン７の配置している範囲の外側の封止樹脂部をダイシング等で切断することで半導体装置のサイズを半導体素子サイズ＋０．１ｍｍ、０．２ｍｍと所望のサイズの小型半導体装置を実現することができる。
【００２８】
次に上記半導体装置の製造方法について説明する。図３はこの発明の実施形態にかかる半導体装置に使用する複数の半導体キャリアを集合したシート基板の平面図、図４（ａ）は図３の半導体キャリアの半導体素子搭載面側を示す拡大平面図、（ｂ）はその外部端子側を示す背面図、（ｃ）は（ｂ）のａ−ａ’断面図である。
【００２９】
この半導体装置の製造方法は、底面に外部電極端子８が一定の間隔で格子状に形成され、搭載される半導体素子２の領域内に配置された電極４と配線パターン７を有する複数の半導体キャリア３を、同一のシート基板１２に形成する工程と、半導体素子２の電極上に突起電極９を形成する工程と、突起電極９に導電性接着剤５を供給する工程と、シート基板１２の複数の半導体キャリア３のそれぞれの電極４に半導体素子２の突起電極９をフリップチップ接合する工程と、導電性接着剤５を熱硬化させる工程と、封止樹脂６を半導体素子２と半導体キャリア３との間に形成された隙間に注入し、硬化させ樹脂封止を行う工程と、半導体素子２の４辺の周辺端部を被覆している封止樹脂６並びに半導体素子２の４辺の周辺端部の半導体キャリア３を切断するに際して、封止樹脂６の切断面と半導体キャリア３の切断面と半導体素子２の側面とが略面一になるように切断し複数の半導体装置に分割する工程とを含む。
【００３０】
図３および図４に示すように、半導体キャリア３はシート基板１２上に複数配置されている。半導体キャリア３には、セラッミク基板等のアルミナ系や窒化アルミナ系を用い、基板は配線密度に対応して４〜８層の複数層の構成になっている。各層の配線材料はタングステン層からなり、各層を繋ぐビアはモリブデン材で電気的に導通される。また半導体素子２が接続される電極４や外部端子８となるセラミック基板の最表面は１０μｍから３０μｍ厚のタングステンの配線上に無電解めっきで数μｍ厚のＮｉさらに０．１μｍから０．８μｍ程度のＡｕ層をめっきする。基板の厚みは０．４ｍｍから０．６０ｍｍである。
【００３１】
図５（ａ）はこの発明の実施形態にかかる半導体素子の平面図、（ｂ）はそのａ−ａ’断面図を示す。半導体素子は配線プロセスの微細化に伴い、半導体素子の配線プロセスは現在配線ルールが０．１３μｍさらに０．１０μｍへ微細化の開発・量産が移行しつつある。高集積化が進展し、電極の数も増加する。この対応として図５に示すように、電極１４を格子状に配列させる、エリアパッドが必要となり、今後の半導体素子のパッド配列の主流となっていくと考えられる。このエリアパッドは能動素子の上に電極を配置するため、機械的応力を一定以上加えることが制限される。この実施の形態の半導体装置の製造方法に採用している、アンダーフィルとなる樹脂６を後入れするＳＢＢ工法でのフリップチップ接続では、他に採用されている接続方法、例えば異方性導電膜を使用したＡＣＰ（アンストロピック・コンダクティブ・ペースト）や接続材に導電粒子を含まないＮＣＰ（ノン・コンダクティブ・ペースト）などに比較して、半導体素子２に強い圧力を加圧して接続する必要がない。そのため半導体素子２のパッド配列に最適でかつ、最小寸法の半導体装置を実現できる。ここで本実施の形態に使用する半導体素子２の厚みは、他の半導体装置では一般的に従来０．２〜０．４ｍｍで使用されているが、０．０５〜０．１０ｍｍでも充分可能である。
【００３２】
図６（ａ）〜（ｅ）はこの実施の形態にかかる半導体装置の製造方法を工程別に示した部分断面図である。
【００３３】
まず、図６（ａ）に示すように、ワイヤーボンディング法（ボールボンディング法）を用いて、半導体素子２の電極１４上にＡｕバンプ９（Ａｕ二段突起）を形成する。この方法は、Ａｕワイヤー先端に形成したボールをアルミニウム電極１４に熱圧接することにより、二段突起の下段部を形成し、さらにキャピラリ１０を移動させることにより形成したＡｕワイヤーループをもって、二段突起の上段部を形成する。前記状態においては、Ａｕ二段突起の高さは均一でなく、また頭頂部の平坦性にも欠けているために、Ａｕ二段突起を加圧することにより高さの均一化ならびに頭頂部の平坦化、いわゆるレベリングを行う。このバンプ形成法をスタッドバンプ形成と呼んでいる。
【００３４】
次に図６（ｂ）に示すように、回転する円盤上にドクターブレード法を用いて適当な厚みにＡｇ−Ｐｄを導電物質として含有する導電性接着剤５を塗布する。この際、導電性接着剤５にＡｕバンプ９を設けた半導体素子２を押し当てた後に引き上げる方法、いわゆる転写法によって、Ａｕバンプ９に導電性接着剤５を供給する。導電性接着剤５としては、信頼性、熱応力などを考慮して例えばバインダーとしてエポキシレジン、導体フィラーとしてＡｇ−Ｐｄ共沈紛によりなる接着剤５を用いている。
【００３５】
次に図６（ｃ）に示すように、半導体素子２の表面を下にして実装する方法であるフリップチップ方式によって半導体素子２上の導電性接着剤５が供給されたＡｕバンプ９と、底面に外部接続用端子８が一定の間隔で格子状に形成されている半導体キャリア３上の電極４とを位置精度よく合わせて接合した後、一定の温度にて熱硬化させる。この接続方法をＳＢＢ（スタッドバンプボンディング）工法と呼ぶ。
【００３６】
この半導体キャリア３は、表面の電極４ならびに配線パターン７を搭載する半導体素子領域内にのみ配置している。また、この半導体キャリア３は、上記のようにシート状になっており、複数の個片化された半導体素子２を１枚のシート基板１２の半導体キャリア３に搭載することができるように設計されている。
【００３７】
次に図６（ｄ）に示すように、エポキシ系の封止樹脂６を半導体素子２の周辺端部と、半導体素子２と半導体キャリア３との間に形成された隙間に注入し、一定の温度にて硬化させて樹脂モールドする。この樹脂モールドの方法としては、封止樹脂６を注入ノズルを用いて一方向から半導体素子２と半導体キャリア３との間に形成された隙間に注入し、隙間を埋めてから半導体素子２の周辺端部を封止する。封止樹脂６としてエポキシ系樹脂に高熱伝導セラミックである窒化アルミニウム（ＡｌＮ）もしくは窒化珪素（ＳｉＣ）等をフィラーとして添加したものを用いる。封止樹脂６の供給後、オーブン中で加熱をすることにより封止樹脂６を硬化させる。
【００３８】
図６（ｅ）に示すように、シート基板１２の半導体キャリア３上に搭載された複数の各半導体素子２の４辺の周辺端部で半導体キャリア３上を被覆している封止樹脂６と封止樹脂６の直下に位置する半導体キャリア３を半導体キャリア平面に対し、垂直に切断する。切断には、例えば半導体装置の外部接続用端子８側を粘着性のあるテープ或いは、真空での吸着により固定し、半導体素子２を搭載している側からブレード１１を用いたダイサーによる切断やレーザーによる切断等を用いて切断する。このときに、搭載された半導体素子裏面の各コーナ部に対して外形認識をかけ、各辺毎に位置補正を行う。例えば切断に用いるブレード１１の幅半分の値のオフセット量を付加し、ダイシングラインを設定し切断する。このことより、搭載した半導体素子を傷つけることなく、チップサイズと同等の半導体装置を実現することができる。
【００３９】
また、このようにシート基板１２上の複数の半導体キャリア３に半導体素子２を複数搭載する場合、複数の半導体キャリア３を持つシート基板１２上の反り、または、うねりの影響で半導体素子２上の導電性接着剤５が供給されたＡｕバンプ９と、底面に外部接続用端子８が一定の間隔で格子状に形成されている半導体キャリア３上の電極４との接続安定性が低下することがある。この場合、半導体素子２の表面を下にして実装する方法であるフリップチップ方式によって半導体素子２上の導電性接着剤５が供給されたＡｕバンプ９と、半導体キャリア３上の電極４とを位置精度よく合わせて接合する際に、半導体キャリア表面の中央部分に仮固定用樹脂を塗布した後に、接合させる（図示せず）。この仮固定樹脂は、窒化珪素等が添加された熱硬化性樹脂等を用いる。この仮固定樹脂の熱収縮力によって、シート状の半導体キャリア３の反り、うねりを吸収し、より安定した接続が得られる。
【００４０】
【発明の効果】
この発明の請求項１記載の半導体装置によれば、封止樹脂の切断面と半導体キャリアの切断面と半導体素子の側面とが半導体素子４辺の全てで略面一になり、配線パターンは半導体素子の領域内に配置されているので、半導体キャリアの表面の配線パターンを切断することがなく、半導体素子の周囲に封止樹脂がはみ出さない形状となる。このため、半導体素子をフェイスダウンでフリップチップしている半導体装置の小型化さらにはリアルチップサイズ化を容易にかつ生産ロスなく低コストで実現することができる。
【００４１】
請求項２では、封止樹脂の切断面と半導体キャリアの切断面と半導体素子の側面とが半導体キャリア平面に対し、垂直に形成されているので、半導体装置の小型化さらにはリアルチップサイズ化をさらに図ることができる。
【００４２】
請求項３では、半導体キャリアはセラミック母材からなり、半導体素子の突起電極はＡｕバンプであり、かつＡｕバンプ上に導電性接着剤を有するので、半導体キャリアを配線密度に対応して複数層からなるセラミック基板等で構成でき、Ａｕバンプ上の導電性接着剤を硬化することで半導体キャリアと半導体素子間での電気的および機械的接続を確保することができる。
【００４３】
請求項４では、半導体素子は、能動素子上に格子状に電極が配列されているエリアパッド構成を採用しているので、さらに最小サイズのフリップチップタイプの半導体装置を実現できる。
【００４４】
この発明の請求項５記載の半導体装置の製造方法によれば、底面に外部電極端子が一定の間隔で格子状に形成され、搭載される半導体素子の領域内に配置された電極と配線パターンを有する複数の半導体キャリアを、同一のシート基板に形成する工程と、半導体素子４辺の周辺端部を被覆している封止樹脂並びに半導体素子４辺の周辺端部の半導体キャリアを切断するに際して、封止樹脂の切断面と半導体キャリアの切断面と前記半導体素子の側面とが略面一になるように切断し複数の半導体装置に分割する工程とを含むので、半導体キャリアの表面の配線パターンを切断することがなく、半導体素子の周囲に封止樹脂がはみ出さない形状となる。このため、半導体素子をフェイスダウンでフリップチップしている半導体装置の小型化さらにはリアルチップサイズ化を容易にかつ生産ロスなく低コストで実現することができる。
【００４５】
また、複数の半導体キャリアを集合したシート基板を用い、個片化された半導体素子をシート基板上の各々の半導体キャリアに一つずつフリップチップ法で電気的に導通するように接続することで、複数の半導体素子を１枚のシート基板上に搭載して製造することができる。
【００４６】
また、封止樹脂を後入れするＳＢＢ工法でのフリップチップ接続では、半導体素子に強い圧力を加圧して接続する必要がない。そのため、半導体素子の能動素子の上に電極を配置するエリアパッド構成を採用した半導体素子の実装に最適であり、さらに最小サイズのフリップチップタイプの半導体装置を実現できる。
【００４７】
請求項６では、封止樹脂の切断面と半導体キャリアの切断面と半導体素子の側面とを半導体キャリア平面に対し、垂直に形成するので、半導体装置の小型化さらにはリアルチップサイズ化をさらに図ることができる。
【００４８】
請求項７では、シート基板から複数の半導体装置に分割する工程は、フリップチップ接合された半導体素子の裏面の各コーナに対して外形認識を行い、各辺毎に位置補正を行うので、半導体素子を傷つけることなく、半導体キャリアの切断面と半導体素子の側面が略面一になるように切断することができる。
【図面の簡単な説明】
【図１】この発明の実施形態の半導体装置の一部破断した斜視図である。
【図２】図１のＡ−Ａ’線部分の断面図である。
【図３】この発明の実施形態にかかる半導体装置に使用する複数の半導体キャリアを集合したシート基板の平面図である。
【図４】（ａ）は図３の半導体キャリアの部分の拡大平面図、（ｂ）はその背面図、（ｃ）は（ｂ）のａ−ａ’断面図である。
【図５】（ａ）はこの発明の実施形態にかかる半導体素子の平面図、（ｂ）は（ａ）のａ−ａ’断面図である。
【図６】（ａ）〜（ｅ）はこの実施の形態にかかる半導体装置の製造方法を工程別に示した部分断面図である。
【図７】（ａ）は従来の半導体装置の平面図、（ｂ）は（ａ）のＢ−Ｂ’線部分の断面図である。
【符号の説明】
２ 半導体素子
３ 半導体キャリア
４ 電極
５ 導電性接着剤
６ 封止樹脂
７ 配線パターン
８ 外部電極端子
９ 突起電極（Ａｕバンプ）
１０ キャピラリ
１１ ブレード
１２ シート基板
１４ 電極
Claims (7)
- 上面に複数の電極と前記電極に接続された配線パターンとを有するとともに、前記電極および配線パターンと電気的に接続された外部接続用端子を底面に有した絶縁性基板からなる半導体キャリアと、前記半導体キャリア上面の複数の電極に対して導電性を有する複数の突起電極により接合された半導体素子と、前記半導体素子と前記半導体キャリアとの隙間を充填被覆している封止樹脂とを備えた半導体装置であって、前記封止樹脂の切断面と前記半導体キャリアの切断面と前記半導体素子の側面とが半導体素子４辺の全てで略面一になり、前記配線パターンは前記半導体素子の領域内に配置されていることを特徴とする半導体装置。
- 封止樹脂の切断面と半導体キャリアの切断面と半導体素子の側面とが半導体キャリア平面に対し、垂直に形成されている請求項１記載の半導体装置。
- 半導体キャリアはセラミック母材からなり、半導体素子の突起電極はＡｕバンプであり、かつＡｕバンプ上に導電性接着剤を有する請求項１または２記載の半導体装置。
- 半導体素子は、能動素子上に格子状に電極が配列されている請求項１，２または３記載の半導体装置。
- 底面に外部電極端子が一定の間隔で格子状に形成され、搭載される半導体素子の領域内に配置された電極と配線パターンを有する複数の半導体キャリアを、同一のシート基板に形成する工程と、半導体素子の電極上に突起電極を形成する工程と、前記突起電極に導電性接着剤を供給する工程と、前記シート基板の複数の半導体キャリアのそれぞれの電極に前記半導体素子の突起電極をフリップチップ接合する工程と、前記導電性接着剤を熱硬化させる工程と、封止樹脂を前記半導体素子と前記半導体キャリアとの間に形成された隙間に注入し、硬化させ樹脂封止を行う工程と、半導体素子４辺の周辺端部を被覆している封止樹脂並びに半導体素子４辺の周辺端部の前記半導体キャリアを切断するに際して、前記封止樹脂の切断面と前記半導体キャリアの切断面と前記半導体素子の側面とが略面一になるように切断し複数の半導体装置に分割する工程とを含む半導体装置の製造方法。
- 封止樹脂の切断面と半導体キャリアの切断面と半導体素子の側面とを半導体キャリア平面に対し、垂直に形成する請求項５記載の半導体装置の製造方法。
- シート基板から複数の半導体装置に分割する工程は、フリップチップ接合された半導体素子の裏面の各コーナに対して外形認識を行い、各辺毎に位置補正を行う請求項５または６記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003012079A JP2004228201A (ja) | 2003-01-21 | 2003-01-21 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003012079A JP2004228201A (ja) | 2003-01-21 | 2003-01-21 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004228201A true JP2004228201A (ja) | 2004-08-12 |
Family
ID=32900802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003012079A Pending JP2004228201A (ja) | 2003-01-21 | 2003-01-21 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004228201A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101393699B1 (ko) * | 2012-11-29 | 2014-05-13 | 서울과학기술대학교 산학협력단 | 팬 아웃 웨이퍼 레벨 패키징 공정용 캐리어 및 이의 제조방법 |
-
2003
- 2003-01-21 JP JP2003012079A patent/JP2004228201A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101393699B1 (ko) * | 2012-11-29 | 2014-05-13 | 서울과학기술대학교 산학협력단 | 팬 아웃 웨이퍼 레벨 패키징 공정용 캐리어 및 이의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI277187B (en) | Semiconductor device and manufacturing method for the same | |
| US8432033B2 (en) | Electronic device and manufacturing method therefor | |
| JP5579402B2 (ja) | 半導体装置及びその製造方法並びに電子装置 | |
| US8058717B2 (en) | Laminated body of semiconductor chips including pads mutually connected to conductive member | |
| US20140035161A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20030013737A (ko) | 반도체 패키지 및 그 제조 방법 | |
| KR101730916B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JPH07245360A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US20080251944A1 (en) | Semiconductor device | |
| US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
| JP2826049B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001110979A (ja) | 半導体装置およびその製造方法 | |
| JP2004193174A (ja) | 半導体装置およびその製造方法 | |
| JP2002110856A (ja) | 半導体装置の製造方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP2004228201A (ja) | 半導体装置およびその製造方法 | |
| JP2001176908A (ja) | 半導体装置の製造方法 | |
| JP3611463B2 (ja) | 電子部品の製造方法 | |
| JP3241772B2 (ja) | 半導体装置の製造方法 | |
| JPH11340352A (ja) | 実装構造体 | |
| JP2001102409A (ja) | 半導体装置およびその製造方法 | |
| JP2004186629A (ja) | 半導体装置およびその製造方法 | |
| JPH05235091A (ja) | フィルムキャリア半導体装置 | |
| WO2001033623A1 (en) | Semiconductor device and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050527 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070619 |