JPH11340352A - 実装構造体 - Google Patents

実装構造体

Info

Publication number
JPH11340352A
JPH11340352A JP10140745A JP14074598A JPH11340352A JP H11340352 A JPH11340352 A JP H11340352A JP 10140745 A JP10140745 A JP 10140745A JP 14074598 A JP14074598 A JP 14074598A JP H11340352 A JPH11340352 A JP H11340352A
Authority
JP
Japan
Prior art keywords
semiconductor device
mounting structure
circuit board
mounting
electrical connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10140745A
Other languages
English (en)
Inventor
Kazuyoshi Amami
和由 天見
Tsukasa Shiraishi
司 白石
Yoshihiro Bessho
芳宏 別所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10140745A priority Critical patent/JPH11340352A/ja
Publication of JPH11340352A publication Critical patent/JPH11340352A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】 【課題】 半導体装置と回路基板からなる実装構造体を
製造する際の半導体装置実装機の精度を緩和して生産性
を向上させるとともに、端子電極への応力集中を緩和し
て実装構造体の信頼性を向上できる実装構造体を提供す
る。 【解決手段】 半導体装置と回路基板間に設ける電気的
接続点径を半導体装置の中央部から外周部にいくにした
がって大きくすることにより、導電性接着剤等の付着量
を多くして、半導体装置を回路基板上へフィリップチッ
プ実装する際に実装機精度によるズレを吸収する。ま
た、回路基板上の入出力端子電極用配線幅を半導体の中
央部から外周部にいくにしたがって広くすることによ
り、半導体装置を回路基板上へフリップチップ実装する
際に実装機精度によるズレを吸収する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路チップ等
の半導体装置をフリップチップ実装することにより製造
される実装構造体に関するものである。
【０００２】
【従来の技術】従来、回路基板の入出力端子電極に半導
体装置を実装する際には、半田付けを用いたワイヤボン
ディング方法がよく利用されてきた。しかし、近年、半
導体装置のパッケージの小型化と接続端子数の増加によ
り、接続端子の間隔が狭くなり、従来の半田付け技術で
対処することが次第に困難になってきた。
【０００３】そこで、最近では集積回路チップ等の半導
体装置を回路基板の入出力端子電極上に直接実装するこ
とにより、実装面積を小型化して効率的使用を図ろうと
する方法が提案されてきた。
【０００４】なかでも、半導体装置を回路基板にフェイ
スダウン状態でフリップチップ実装する方法は、半導体
装置と回路基板との電気的接続が一括してできること、
および接続後の機械的強度が強いことから有用な方法で
あるとされている。
【０００５】例えば、「ＩＣ化実装技術」（工業調査
会、1980年1月15日発行、日本マイクロエレクトロニク
ス協会編）には、半田メッキ法を用いた実装方法が記載
されている。この実装方法を以下に説明する。
【０００６】図６は従来の半導体装置の実装方法の一例
を示したものであり、（Ａ）は半田バンプ電極を有する
半導体装置のバンプ電極の概略断面図、（Ｂ）は（Ａ）
に示した半導体装置を実装した実装構造体の概略断面図
である。図６に示されるように、ＩＣ基板１の電極パッ
ド３を図６（Ｂ）に示す回路基板４の入出力端子電極７
に接続する場合、図６（Ａ）に示すように、まずＩＣ基
板１の電極パッド３上に密着金属膜１１および拡散防止
金属膜１２を蒸着法によって形成し、さらに、この上に
半田からなる電気的接続接点（以下、半田バンプとい
う）１３をメッキ法により形成する。次に、このように
して形成された半導体装置を、図６（Ｂ）に示されるよ
うにフェイスダウン状態で、半田バンプ１３が入出力端
子電極７上に当接するように位置合わせを行い、回路基
板４上に載置する。その後、この半導体装置の実装構造
体を高温に加熱することにより、半田バンプ１３を回路
基板４の入出力端子電極７に融着する。
【０００７】また、最近では図７に示したように、導電
性接着剤を用いた半導体装置の実装構造体も提案されて
いる。即ち、ＩＣ基板１の電極パッド３上にワイヤボン
ディング法またはメッキ法により電気的接続接点（Ａｕ
バンプ）１４を形成し、このＡｕバンプ１４を導電性接
着剤（接合層）５を介して回路基板４の入出力端子電極
７に接続する。このような半導体装置の実装構造体にお
いては、ＩＣ基板１のＡｕバンプ１４に導電性接着剤５
を転写してから、回路基板４の入出力端子電極７にＡｕ
バンプ１４が当接するように位置合わせをし、導電性接
着剤５を硬化して電気的接続を得ている。
【０００８】さらに、接続を補強するために、図６
（Ｂ）及び図７に示したように、ＩＣ基板１と回路基板
４との間を封止樹脂６で封止した半導体装置の実装構造
体も提案されている。これを行うには、上記の工程にさ
らに封止樹脂の封止、硬化工程を必要とする。
【０００９】一方、半導体装置の高性能化による入出力
端子数の増加、小型軽量化から、回路基板との接続端子
電極配置が面格子状に設けられているエリアアレイ配列
の半導体装置が提案されだしてきている。
【００１０】
【発明が解決しようとする課題】しかしながら、半導体
装置を回路基板にフェイスダウン状態で行うフリップチ
ップ実装方法においては、接続端子間隔が狭くなるにつ
れて接続端子の位置合わせの要求精度が高まり、実装機
の精度が問題になり、生産性が低下する。また、エリア
アレイ配置の半導体装置には端子電極が全面に設けられ
ているため、半導体装置外周部の端子電極に応力が集中
し、特に樹脂基板上への実装では実装構造体としての信
頼性の点で問題がある。
【００１１】本発明は、フリップチップ実装構造体を製
造するに際し、半導体装置実装機の精度を緩和して生産
性を向上させるとともに、端子電極への応力集中を緩和
して信頼性が向上した実装構造体を提供することを目的
とする。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の実装構造体は以下の構成からなる。
【００１３】即ち、本発明の第１の構成に係る実装構造
体は、フリップチップ実装方式を用いた実装構造体にお
いて、半導体装置と回路基板間の電気的接続点の径が、
半導体装置の実装領域の中央部にある電気的接続点よ
り、半導体装置の実装領域内の角部にある電気的接続点
の方が大きいことを特徴とする。
【００１４】また、本発明の第２の構成に係る実装構造
体は、フリップチップ実装方式を用いた実装構造体にお
いて、半導体装置と回路基板間の電気的接続点の径が、
半導体装置の実装領域の中央付近にある電気的接続点よ
り、半導体装置の実装領域内の外周部にある電気的接続
点の方が大きいことを特徴とする。
【００１５】上記の第１及び第２の構成によれば、実装
構造体を形成する半導体装置と回路基板間に設けらる電
気的接続点の径を実装体の中央部から角部又は周辺部に
いくにしたがって大きくしているので、電気的接続点に
付着する導電性接着剤又は半田等の量が実装体の角部又
は周辺部にいくにしたがって増加する。半導体装置を実
装する際のズレは角部又は周辺部ほど大きくなりやすい
が、導電性接着剤又は半田等の量を多くすることができ
たことにより、前記ズレを導電性接着剤又は半田等で吸
収することができる。この結果、生産性が向上し、実装
機の精度を緩和することが可能になる。さらに実装構造
体形成後に、実装構造体が熱ストレスにさらされて回路
基板と半導体装置間の熱膨張係数差による応力が発生し
ても、応力集中が生じる角部又は周辺部の導電性接着剤
又は半田等の量が多いために応力が緩和され、信頼性の
高い実装構造体となる。
【００１６】本発明の第３の構成に係る実装構造体は、
フリップチップ実装方式を用いた実装構造体において、
半導体装置と回路基板間の電気的接続点間の間隔が、半
導体装置の実装領域の中央付近にある電気的接続点間の
間隔より、半導体装置の実装領域内の外周部にある電気
的接続点間の間隔の方が大きいことを特徴とする。
【００１７】かかる第３の構成によれば、半導体装置を
実装する際にズレが大きくなりやすい周辺部の電気的接
続点の間隔を大きくしているので、半導体装置実装時の
ズレに起因する電気的接続点間の絶縁性の劣化を防止で
きる。従って、生産性が向上するとともに、実装機の精
度を緩和することができる。
【００１８】本発明の第４の構成に係る実装構造体は、
フリップチップ実装方式を用いた実装構造体において、
回路基板上の半導体装置実装領域内に入出力端子電極用
配線が設けられており、半導体装置の実装領域内の外周
部に配置された入出力端子電極用配線の幅が、半導体装
置の実装領域の中央付近に配置された入出力端子電極用
配線の幅より大きいことを特徴とする。
【００１９】かかる第４の構成によれば、半導体装置を
実装する際にズレが大きくなりやすい周辺部の入出力端
子電極用配線の幅を大きくしているので、半導体装置実
装時の上記ズレを吸収することができる。従って、生産
性が向上するとともに、実装機の精度を緩和することが
できる。また、実装構造体形成後に、実装構造体が熱ス
トレスにさらされて回路基板と半導体装置間の熱膨張係
数差による応力が発生しても、応力集中が生じる周辺部
の入出力端子電極用配線の幅を大きくしているので、接
続部の接着力が向上して、信頼性の高い実装構造体とな
る。
【００２０】上記の各構成において、半導体装置と回路
基板間の電気的接続に導電性粒子を有する接着剤、即ち
導電性接着剤が用いられていることが好ましい。導電性
接着剤を使用することにより、実装時のズレ吸収能がよ
り向上し、生産性がより向上するとともに、実装機の精
度をより緩和することができる。また、実装構造体が熱
ストレスにさらされたときの応力吸収能がより向上し、
信頼性の高い実装構造体となる。
【００２１】上記の各構成において、半導体装置あるい
は回路基板に突起電極を有することが好ましい。電気的
接続部に突起電極を形成することにより、導電性接着剤
又は半田等の転写量を制御することが容易になり、安定
した品質の実装構造体を得ることができる。特に、突起
電極を２段型形状を有する突起電極とすることにより、
この効果はより一層顕著となる。
【００２２】また、上記の各構成において、半導体装置
と回路基板間に封止樹脂層を有することが好ましい。こ
れにより、電気的接続部の接続強度が向上し、信頼性が
より一層向上する。
【００２３】更に、前記封止樹脂層の樹脂の注入を、気
圧差を利用した樹脂注入方法を用いて行うのが好まし
い。この方法によれば、封止樹脂の物性が多少変わって
も、注入を確実に行うことができるので、封止樹脂の粘
度等の材料管理を緩和することができる。従って、生産
性が向上する。
【００２４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。
【００２５】（実施の形態１）図１（Ａ）は、径が異な
る突起電極が形成された実施の形態１にかかる半導体装
置の突起電極の形成状態の概略を示した平面図であり、
図１（Ｂ）は、図１（Ａ）の半導体装置を用いた実装構
造体を、図１（Ａ）のＩ−Ｉ線矢印方向から見た概略断
面図である。
【００２６】ＩＣ基板１に公知の方法により電気的接続
点（突起電極）２を形成する。本実施の形態では、突起
電極２をＩＣ基板１に形成しているが、半田等を用いて
突起電極なしに半導体装置と回路基板間の電気的接続を
行うことは可能である。しかし、突起電極を設けること
により半田や導電性接着剤量を制御することが容易であ
るため本実施の形態では突起電極を形成することにして
いる。本実施の形態１においては、ワイヤーボンディン
グ装置を改良したバンプボンダー装置を用いてＡｕのワ
イヤーを溶かして球状にした後に電極パッド３へ超音
波、熱と圧力を用いて接合した後にループを描き２段突
起形状の突起電極を形成する。初めに半導体装置中央付
近の十字状のエリア８に突起電極を形成し、引き続きエ
リア９にＡｕワイヤーを溶かしてつくるボールサイズを
大きくすることにより径を大きくした突起電極を形成す
る。さらに角部のエリア１０にさらに径を大きくした突
起電極を形成する。得られた半導体装置の概略平面図を
図１（Ａ）に示す。
【００２７】続いて公知の方法で上記半導体装置を回路
基板４上へフリップチップ実装を行う。本実施の形態で
は半導体装置１の突起電極２と回路基板４の入出力端子
電極７との電気的接続を導電性接着剤５を用いて行って
いるが、半田等を用いても問題はない。次に導電性接着
剤５の硬化を行い、その後封止樹脂６を供給、硬化し実
装構造体とする。上記実装構造体の概略断面図を図１
（Ｂ）に示す。
【００２８】本実施の形態１の実装構造体においては、
半導体装置に設けられている突起電極の径を半導体装置
の中央部から角部にいくにしたがって大きくしていくこ
とにより、導電性接着剤の転写量を半導体装置の中央部
から角部にいくにしたがって多くすることが可能とな
る。
【００２９】それゆえに、半導体装置を回路基板４上へ
フリップチップ実装する際に、半導体装置の突起電極２
と回路基板４の入出力端子電極７とのズレが生じやすい
角部（半導体装置の中央部からみて最遠部）の導電性接
着剤が多いために、導電性接着剤部分がズレを吸収し、
安定に実装構造体を製造することができる。
【００３０】さらに、回路基板に樹脂基板を用いた場合
には、封止樹脂硬化時等に高温にさらされるため半導体
装置の角部付近に応力が発生するが、導電性接着剤量が
多いため容易に上記応力を吸収することができ、安定に
実装構造体を製造することができる。
【００３１】また、実装構造体に熱ストレスが発生する
場合には半導体装置の外周部や角部付近に応力が集中す
るが、半導体装置と回路基板間の電気的接続に導電性接
着剤を用いることにより上記応力を緩和することが可能
となる。しかも、本実施の形態１では応力の集中する角
部付近の導電性接着剤量が多いために、信頼性面におい
ても安定な実装構造体を作製することができる。
【００３２】更に、本実施の形態の実装構造体において
は、突起電極の形状を２段形状にすることにより導電性
接着剤または半田の転写量を制御することが可能となり
安定した実装構造体を作製することができる。
【００３３】また、半導体装置と回路基板間に封止樹脂
層を設けることにより実装構造体の信頼性を向上させる
ことが可能となる。
【００３４】（実施の形態２）図２（Ａ）は、径が異な
る突起電極が形成された実施の形態２にかかる半導体装
置の突起電極の形成状態の概略を示した平面図であり、
図２（Ｂ）は、図２（Ａ）の半導体装置を用いた実装構
造体を、図２（Ａ）のII−II線矢印方向から見た概略断
面図である。
【００３５】ＩＣ基板１に、実施の形態１と同様の方法
により突起電極２を形成する。本実施の形態２において
は、ワイヤーボンディング装置を改良したバンプボンダ
ー装置を用いてＡｕのワイヤーを溶かして球状にした後
に電極パッド３へ超音波、熱と圧力を用いて接合した後
にループを描き２段突起形状の突起電極を形成する。初
めに半導体装置中央付近のエリア８に突起電極を形成
し、引き続きその周囲のエリア９にＡｕワイヤーを溶か
してつくるボールサイズを大きくすることにより径を大
きくした突起電極を形成する。さらに周辺部のエリア１
０にさらに径を大きくした突起電極を形成する。得られ
た半導体装置の概略平面図を図２（Ａ）に示す。
【００３６】続いて公知の方法で上記半導体装置を回路
基板４上へフリップチップ実装を行う。本実施の形態で
は半導体装置１の突起電極２と回路基板４の入出力端子
電極７との電気的接続を導電性接着剤５を用いて行って
いるが、半田等を用いても問題はない。次に導電性接着
剤５の硬化を行い、その後に封止樹脂６を供給、硬化し
実装構造体とする。上記実装構造体の概略断面図を図２
（Ｂ）に示す。
【００３７】本実施の形態２の実装構造体においては、
半導体装置に設けられている突起電極の径を半導体装置
の中央部から外周部にいくにしたがって大きくすること
により、導電性接着剤の転写量を半導体装置の中央部か
ら外周部にいくにしたがって多くすることが可能とな
る。
【００３８】それゆえに、半導体装置を回路基板４上へ
フリップチップ実装する際に、半導体装置の突起電極２
と回路基板４の入出力端子電極７とのズレが生じやすい
外周部や角部の導電性接着剤が多いために、導電性接着
剤部分でズレを吸収し、安定に実装構造体を製造するこ
とができる。
【００３９】また、回路基板４の反りは面積が広くなる
に伴い大きくなるが、反りの懸念される箇所の導電性接
着剤量が多いために基板の反りについても導電性接着剤
が吸収し安定に実装構造体を製造することができる。
【００４０】さらに、実装構造体に熱ストレスが発生す
る場合には半導体装置の外周部や角部付近に応力が集中
するが、本実施の形態２では応力の集中する部分の導電
性接着剤量が多いために、信頼性面においても安定な実
装構造体を作製することができる。
【００４１】（実施の形態３）図３（Ａ）は、径が異な
る突起電極が形成された実施の形態３にかかる回路基板
の突起電極の形成状態の概略を示した平面図であり、図
３（Ｂ）は、図３（Ａ）の回路基板を用いた実装構造体
を、図３（Ａ）のIII−III線矢印方向から見た概略断面
図である。
【００４２】回路基板４に、実施の形態１と同様の方法
により突起電極２を形成する。本実施の形態３において
は、ワイヤーボンディング装置を改良したバンプボンダ
ー装置を用いてＡｕのワイヤーを溶かして球状にした後
に入出力端子電極７へ超音波、熱と圧力を用いて接合し
た後にループを描き２段突起形状の突起電極を形成す
る。初めに回路基板中央付近のエリア８に突起電極を形
成し、引き続きその周囲のエリア９にＡｕワイヤーを溶
かしてつくるボールサイズを大きくすることにより径を
大きくした突起電極を形成する。さらに周辺部のエリア
１０にさらに径を大きくした突起電極を形成する。得ら
れた回路基板の概略平面図を図３（Ａ）に示す。
【００４３】続いて公知の方法で回路基板４上へ上記半
導体装置をフリップチップ実装する。本実施の形態では
半導体装置１の電極パッド３と回路基板４の突起電極２
との電気的接続を導電性接着剤５を用いて行っている
が、半田等を用いても問題はない。次に導電性接着剤５
の硬化を行い、その後に封止樹脂６を供給、硬化し実装
構造体とする。上記実装構造体の概略断面図を図３
（Ｂ）に示す。
【００４４】本実施の形態３の実装構造体においては、
回路基板に設けられている突起電極の径を半導体装置実
装領域の中央部から外周部にいくにしたがって大きくす
ることにより，導電性接着剤の転写量を半導体装置実装
領域の中央部から外周部にいくにしたがって多くするこ
とが可能となる。
【００４５】それゆえに、半導体装置を回路基板４上へ
フリップチップ実装する際に、半導体装置１の電極パッ
ト３と回路基板４の突起電極２とのズレが生じやすい外
周部や角部の導電性接着剤が多いために、導電性接着剤
部分でズレを吸収し、安定に実装構造体を製造すること
ができる。
【００４６】また、回路基板４の反りは面積が広くなる
に伴い大きくなるが、反りの懸念される箇所の導電性接
着剤量が多いために基板の反りについても導電性接着剤
が吸収し安定に実装構造体を製造することができる。
【００４７】さらに、実装構造体に熱ストレスが発生す
る場合には半導体装置の外周部や角部付近に応力が集中
するが、本実施の形態３では応力の集中する部分の導電
性接着剤量が多いために信頼性面においても安定な実装
構造体を作製することができる。
【００４８】（実施の形態４）図４は、配置間隔が異な
る突起電極が形成された実施の形態４にかかる半導体装
置の突起電極の形成状態の概略を示した平面図である。
【００４９】ＩＣ基板１に、実施の形態１と同様の方法
により突起電極２を形成する。本実施の形態４において
は、ワイヤーボンディング装置を改良したバンプボンダ
ー装置を用いてＡｕのワイヤーを溶かして球状にした後
に、ＩＣ基板上の電極パッドへ超音波、熱と圧力を用い
て接合した後にループを描き２段突起形状の突起電極を
形成する。この際、半導体装置の外周部に配置する突起
電極の間隔を、半導体装置の中央部に配置する突起電極
の間隔より広くする。得られた半導体装置の概略平面図
を図４に示す。
【００５０】続いて公知の方法で上記半導体装置を回路
基板上へフリップチップ実装を行う。本実施の形態では
半導体装置１の突起電極２と回路基板の入出力端子電極
との電気的接続を導電性接着剤を用いて行ったが、半田
等を用いても問題はない。次に導電性接着剤の硬化を行
い、その後に封止樹脂を供給、硬化し実装構造体とす
る。
【００５１】本実施の形態４の実装構造体においては、
半導体装置に設けられている突起電極間隔を半導体装置
の中央部から外周部にいくにしたがって広くすることに
より、半導体装置を回路基板上へフリップチップ実装す
る際、ズレが生じやすい外周部や角部のバンプ電極間隔
が広いため、絶縁性が保たれ、安定して実装構造体を製
造することができる。
【００５２】（実施の形態５）図５は、配線幅が異なる
入出力端子電極用配線が形成された実施の形態５にかか
る回路基板の入出力端子電極用配線の形成状態の概略を
示した平面図である。
【００５３】ＩＣ基板に、実施の形態１と同様の方法に
より２段突起形状の突起電極を形成し半導体装置とす
る。続いて公知の方法で上記半導体装置を回路基板上へ
フリップチップ実装を行う。ここで、回路基板は、図５
に示したように、半導体装置の実装領域１５内の外周部
に配置する入出力端子電極用配線７の幅を、半導体装置
の実装領域１５の中央付近に配置する入出力端子電極用
配線７の幅より広く設けている（即ち、形成する入出力
端子電極７の大きさを図５のように変化させている）。
本実施の形態では半導体装置の突起電極と回路基板４の
入出力端子電極７との電気的接続を導電性接着剤を用い
て行ったが、半田等を用いても問題はない。次に導電性
接着剤の硬化を行い、その後に封止樹脂を供給、硬化し
実装構造体とする。
【００５４】本実施の形態５の実装構造体においては、
回路基板に設けられている入出力端子電極用配線の幅
（入出力端子電極の大きさ）を半導体装置の中央部から
外周部にいくにしたがって広くすることにより、半導体
装置を回路基板上へフリップチップ実装する際、半導体
装置の突起電極と回路基板の入出力端子電極とのズレが
生じやすい外周部や角部においても上記ズレを吸収し安
定に実装構造体を製造することができる。さらに、実装
構造体に熱ストレスが発生する場合には、半導体装置の
外周部や角部付近に応力が集中するが、入出力端子電極
用配線幅が広いため回路基板と配線との接着力が向上
し、信頼性面においても安定な実装構造体を作製するこ
とができる。
【００５５】（実施の形態６)ＩＣ基板に、実施の形態
１と同様の方法により２段突起形状の突起電極を形成す
る。本実施の形態６においては、ワイヤーボンディング
装置を改良したバンプボンダー装置を用いてＡｕのワイ
ヤーを溶かして球状にした後に電極パッドへ超音波、熱
と圧力を用いて接合した後にループを描き２段突起形状
の突起電極を形成する。この際、突起電極径は、実施の
形態２と同様に、半導体装置の中央部から外周部にいく
にしたがって大きくなるように形成するとともに、突起
電極間隔を、実施の形態４と同様に、半導体装置の中央
部から外周部にいくにしたがって広くなるようにした。
【００５６】続いて公知の方法で上記半導体装置を回路
基板上へフリップチップ実装を行う。本実施の形態では
半導体装置の突起電極と回路基板の入出力端子電極との
電気的接続を導電性接着剤を用いて行ったが、半田等を
用いても問題はない。次に導電性接着剤の硬化を行い、
その後に封止樹脂を供給、硬化し実装構造体とする。
【００５７】本実施の形態６の実装構造体においては、
半導体装置に設けられている突起電極の径を半導体装置
の中央部から外周部にいくにしたがって大きくすること
により導電性接着剤の転写量を半導体装置の中央部から
外周部にいくにしたがって多くすることが可能となる。
【００５８】それゆえに、半導体装置を回路基板上へフ
リップチップ実装する際に、半導体装置の突起電極と回
路基板の入出力端子電極とのズレが生じやすい外周部や
角部の導電性接着剤が多いために、導電性接着剤部分で
ズレを吸収し、安定に実装構造体を製造することができ
る。
【００５９】また、半導体装置に設けられている突起電
極間隔を半導体装置の中央部から外周にいくにしたがっ
て広くすることにより、半導体装置を回路基板上へフリ
ップチップ実装する際、ズレが生じやすい外周部や角部
の突起電極間隔が広いため、絶縁性が保たれ、安定に実
装構造体を製造することができる。
【００６０】さらに、実装構造体に熱ストレスが発生す
る場合には、半導体装置の外周部や角部付近に応力が集
中するが、本実施の形態６では応力の集中する部分の導
電性接着剤量が多いために信頼性面においても安定な実
装構造体を作製することができる。
【００６１】（実施の形態７）ＩＣ基板に、実施の形態
１と同様の方法により２段突起形状の突起電極を形成す
る。本実施の形態７においては、ワイヤーボンディング
装置を改良したバンプボンダー装置を用いてＡｕのワイ
ヤーを溶かして球状にした後に電極パッドへ超音波、熱
と圧力を用いて接合した後にループを描き２段突起形状
の突起電極を形成する。この際、突起電極径は、実施の
形態２と同様に、半導体装置の中央部から外周にいくに
したがって大きくなるように形成した。
【００６２】続いて公知の方法で上記半導体装置を回路
基板上へフリップチップ実装を行う。回路基板では、実
施の形態５と同様に、半導体装置の実装領域内の外周部
に配置する入出力端子電極用配線の幅を、半導体装置の
実装領域の中央付近に配置する入出力端子電極用配線の
幅より広く設けている。本実施の形態では半導体装置の
突起電極と回路基板の入出力端子電極との電気的接続を
導電性接着剤を用いて行ったが、半田等を用いても問題
はない。次に導電性接着剤の硬化を行い、その後に封止
樹脂を供給、硬化し実装構造体とする。
【００６３】本実施の形態７の実装構造体においては、
半導体装置に設けられている突起電極の径を半導体装置
の中央部から外周部にいくにしたがって大きくすること
により導電性接着剤の転写量を半導体装置の中央部から
外周部にいくにしたがって多くすることが可能となる。
【００６４】それゆえに、半導体装置を回路基板上へフ
リップチップ実装する際に、半導体装置の突起電極と回
路基板の入出力端子電極とのズレが生じやすい外周部や
角部の導電性接着剤が多いために、導電性接着剤部分で
ズレを吸収し、安定に実装構造体を製造することができ
る。
【００６５】さらに、回路基板に設けられている入出力
端子電極用配線の幅を半導体装置の中央部から外周にい
くにしたがって広くすることにより、半導体装置を回路
基板上へフリップチップ実装する際、ズレが生じやすい
外周部や角部の入出力端子電極用配線の幅が広いため、
ズレを吸収することが可能となり、より一層安定した実
装構造体を製造することができる。
【００６６】また、実装構造体に熱ストレスが発生する
場合には半導体装置の外周部や角部付近に応力が集中す
るが、本実施の形態７では応力の集中する部分の導電性
接着剤量が多いために信頼性面においても安定な実装構
造体を作製することができる。
【００６７】（実施の形態８）ＩＣ基板に公知の方法に
より突起電極を形成する。本実施の形態８においては、
ワイヤーボンディング装置を改良したバンプボンダー装
置を用いてＡｕのワイヤーを溶かして球状にした後に電
極パッドへ超音波、熱と圧力を用いて接合して突起電極
を形成する。突起電極径は、実施の形態２と同様に、半
導体装置の中央部から外周にいくにしたがって大きくな
るように形成する。
【００６８】続いて公知の方法で上記半導体装置を回路
基板上へフリップチップ実装を行う。本実施の形態では
半導体装置の突起電極と回路基板の入出力端子電極との
電気的接続を導電性接着剤を用いて行ったが、半田等を
用いても問題はない。次に導電性接着剤の硬化を行い、
その後に封止樹脂を供給、硬化し実装構造体とする。
【００６９】本実施の形態８の実装構造体においては、
突起電極の径及び配置を実施の形態２と同様としたが、
突起電極の形状を２段形状ではなく、通常の１段形状に
したことにより、導電性接着剤または半田の転写量の制
御が実施の形態２に比べて若干劣っていた。
【００７０】（実施の形態９）ＩＣ基板に、実施の形態
１と同様の方法により突起電極を形成する。本実施の形
態８においては、ワイヤーボンディング装置を改良した
バンプボンダー装置を用いてＡｕのワイヤーを溶かして
球状にした後に電極パッドへ超音波、熱と圧力を用いて
接合した後にループを描き２段突起形状の突起電極を形
成する。突起電極径は、実施の形態２と同様に、半導体
装置の中央部から外周にいくにしたがって大きくなるよ
うに形成する。
【００７１】続いて公知の方法で上記半導体装置を回路
基板上へフリップチップ実装を行う。本実施の形態では
半導体装置の突起電極と回路基板の入出力端子電極との
電気的接続を導電性接着剤を用いて行ったが、半田等を
用いても問題はない。次に導電性接着剤の硬化を行った
が、実施の形態２と異なり、封止樹脂を供給しないで実
装構造体とした。
【００７２】本実施の形態では、封止樹脂を用いない点
で実施の形態２と異なる。このため、実施の形態２に比
べて電気的接続部の信頼性がやや低下していた。
【００７３】（実施の形態１０）実施の形態２と同様に
半導体装置を回路基板上へフリップチップ実装を行い、
導電性接着剤の硬化を行う。次に上記半導体装置を減圧
状態にできる装置内に設置し真空状態にする。今回は上
記装置内の雰囲気を１０-2Ｔｏｒｒ程度まで減圧した
が、この真空度に限定されない。その後半導体装置の周
辺部分に封止樹脂を供給し、常圧に戻して封止樹脂を半
導体装置と回路基板間へ充填させた。そして、大気中に
て上記封止樹脂の硬化を行い実装構造体とする。
【００７４】本実施の形態１０の実装構造体の製造方法
においては、半導体装置と回路基板間への封止樹脂の供
給を気圧差を利用して行うことにより、安定に供給する
ことができ、封止樹脂の粘度等の材料管理を緩和するこ
とが可能となる。また、熱硬化性樹脂の硬化を真空状態
ではなく大気中で行うことにより、熱の伝わりを促進
し、硬化に要する時間を短縮することができ、生産性を
向上させることが可能となる。
【００７５】
【発明の効果】以上のように、本発明の実装体は、電気
的接続点の径を実装体の角部又は周辺部にいくにしたが
って大きくしているので、電気的接続点に付着する導電
性接着剤又は半田等の量が実装体の角部又は周辺部にい
くにしたがって増加し、半導体装置を実装する際のズレ
を導電性接着剤又は半田等で吸収することができる。こ
の結果、生産性が向上し、実装機の精度を緩和すること
が可能になる。さらに実装構造体形成後に、実装構造体
が熱ストレスにさらされも、応力集中が生じる角部又は
周辺部の応力が緩和され、信頼性の高い実装構造体とな
る。
【００７６】また、本発明の実装構造体は、半導体装置
を実装する際にズレが大きくなりやすい周辺部の電気的
接続点の間隔を大きくしているので、半導体装置実装時
の電気的接続点間の絶縁性の劣化を防止できる。従っ
て、生産性が向上するとともに、実装機の精度を緩和す
ることができる。
【００７７】更に、本発明の実装構造体は、半導体装置
を実装する際にズレが大きくなりやすい周辺部の入出力
端子電極用配線の幅を大きくしているので、半導体装置
実装時の上記ズレを吸収することができる。従って、生
産性が向上するとともに、実装機の精度を緩和すること
ができる。また、実装構造体形成後に、実装構造体が熱
ストレスにさらされても、応力集中が生じる周辺部の接
続部の接着力が向上するので、信頼性の高い実装構造体
となる。
【図面の簡単な説明】
【図１】 （Ａ）は、径が異なる突起電極が形成された
実施の形態１にかかる半導体装置の突起電極の形成状態
の概略を示した平面図であり、（Ｂ）は、（Ａ）の半導
体装置を用いた実装構造体を、（Ａ）のＩ−Ｉ線矢印方
向から見た概略断面図である。
【図２】 （Ａ）は、径が異なる突起電極が形成された
実施の形態２にかかる半導体装置の突起電極の形成状態
の概略を示した平面図であり、（Ｂ）は、（Ａ）の半導
体装置を用いた実装構造体を、（Ａ）のII−II線矢印方
向から見た概略断面図である。
【図３】 （Ａ）は、径が異なる突起電極が形成された
実施の形態３にかかる回路基板の突起電極の形成状態の
概略を示した平面図であり、（Ｂ）は、（Ａ）の回路基
板を用いた実装構造体を、（Ａ）のIII−III線矢印方向
から見た概略断面図である。
【図４】 配置間隔が異なる突起電極が形成された実施
の形態４にかかる半導体装置の突起電極の形成状態の概
略を示した平面図である。
【図５】 配線幅が異なる入出力端子電極用配線が形成
された実施の形態５にかかる回路基板の入出力端子電極
用配線の形成状態の概略を示した平面図である。
【図６】 従来の半導体装置の実装方法の一例を示した
ものであり、（Ａ）は半田バンプ電極を有する半導体装
置のバンプ電極の概略断面図、（Ｂ）は（Ａ）に示した
半導体装置を実装した実装構造体の概略断面図である。
【図７】 従来の導電性接着剤を用いた実装構造体の一
例の概略断面図である。
【符号の説明】
１．ＩＣ基板 ２．電気的接続点（突起電極） ３．電極パット ４．回路基板 ５．導電性接着剤（接合層） ６．封止樹脂 ７．入出力端子電極 ８．エリア ９．エリア １０．エリア １１．密着金属膜 １２．拡散防止金属膜 １３．半田バンプ １４．電気的接続点（Ａｕバンプ）

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 フリップチップ実装方式を用いた実装構
    造体において、半導体装置と回路基板間の電気的接続点
    の径が、半導体装置の実装領域の中央部にある電気的接
    続点より、半導体装置の実装領域内の角部にある電気的
    接続点の方が大きいことを特徴とする実装構造体。
  2. 【請求項２】 フリップチップ実装方式を用いた実装構
    造体において、半導体装置と回路基板間の電気的接続点
    の径が、半導体装置の実装領域の中央付近にある電気的
    接続点より、半導体装置の実装領域内の外周部にある電
    気的接続点の方が大きいことを特徴とする実装構造体。
  3. 【請求項３】 フリップチップ実装方式を用いた実装構
    造体において、半導体装置と回路基板間の電気的接続点
    間の間隔が、半導体装置の実装領域の中央付近にある電
    気的接続点間の間隔より、半導体装置の実装領域内の外
    周部にある電気的接続点間の間隔の方が大きいことを特
    徴とする実装構造体。
  4. 【請求項４】 フリップチップ実装方式を用いた実装構
    造体において、回路基板上の半導体装置実装領域内に入
    出力端子電極用配線が設けられており、半導体装置の実
    装領域内の外周部に配置された入出力端子電極用配線の
    幅が、半導体装置の実装領域の中央付近に配置された入
    出力端子電極用配線の幅より大きいことを特徴とする実
    装構造体。
  5. 【請求項５】 半導体装置の実装領域の中央付近にある
    電気的接続点間の間隔より、半導体装置の実装領域内の
    外周部にある電気的接続点間の間隔の方が大きい請求項
    １又は２に記載の実装構造体。
  6. 【請求項６】 回路基板上の半導体装置実装領域内に入
    出力端子電極用配線が設けられており、半導体装置の実
    装領域内の外周部に配置された入出力端子電極用配線の
    幅が、半導体装置の実装領域の中央付近に配置された入
    出力端子電極用配線の幅より大きい請求項１、２又は５
    に記載の実装構造体。
  7. 【請求項７】 半導体装置と回路基板間の電気的接続に
    導電性粒子を有する接着剤が用いられている請求項１〜
    ６のいずれかに記載の実装構造体。
  8. 【請求項８】 半導体装置あるいは回路基板に突起電極
    を有する請求項１〜４のいずれかに記載の実装構造体。
  9. 【請求項９】 突起電極が２段型形状を有する請求項８
    に記載の実装構造体。
  10. 【請求項１０】 半導体装置と回路基板間に封止樹脂層
    を有する請求項１〜９のいずれかに記載の実装構造体。
  11. 【請求項１１】 封止樹脂層が、気圧差を利用した樹脂
    注入方法を用いて形成された請求項１０に記載の実装構
    造体。
JP10140745A 1998-05-22 1998-05-22 実装構造体 Withdrawn JPH11340352A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10140745A JPH11340352A (ja) 1998-05-22 1998-05-22 実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10140745A JPH11340352A (ja) 1998-05-22 1998-05-22 実装構造体

Publications (1)

Publication Number Publication Date
JPH11340352A true JPH11340352A (ja) 1999-12-10

Family

ID=15275748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10140745A Withdrawn JPH11340352A (ja) 1998-05-22 1998-05-22 実装構造体

Country Status (1)

Country Link
JP (1) JPH11340352A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006337829A (ja) * 2005-06-03 2006-12-14 Sharp Corp 駆動用ｉｃ及びそれが実装された表示装置
JP2007149828A (ja) * 2005-11-25 2007-06-14 Fujifilm Corp 電子部品実装用基板
JP2008258380A (ja) * 2007-04-04 2008-10-23 Shinko Electric Ind Co Ltd 半導体装置およびそれに用いる配線基板
JP2012028519A (ja) * 2010-07-22 2012-02-09 Denso Corp 半導体パッケージ
WO2013013204A3 (en) * 2011-07-21 2013-03-14 Qualcomm Incorporated Compliant interconnect pillars with orientation or geometry dependent on the position on a die or formed with a patterned structure between the pillar and a die pad for reduction of thermal stress
WO2021177034A1 (ja) * 2020-03-03 2021-09-10 ローム株式会社 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006337829A (ja) * 2005-06-03 2006-12-14 Sharp Corp 駆動用ｉｃ及びそれが実装された表示装置
JP2007149828A (ja) * 2005-11-25 2007-06-14 Fujifilm Corp 電子部品実装用基板
JP2008258380A (ja) * 2007-04-04 2008-10-23 Shinko Electric Ind Co Ltd 半導体装置およびそれに用いる配線基板
JP2012028519A (ja) * 2010-07-22 2012-02-09 Denso Corp 半導体パッケージ
WO2013013204A3 (en) * 2011-07-21 2013-03-14 Qualcomm Incorporated Compliant interconnect pillars with orientation or geometry dependent on the position on a die or formed with a patterned structure between the pillar and a die pad for reduction of thermal stress
US9184144B2 (en) 2011-07-21 2015-11-10 Qualcomm Incorporated Interconnect pillars with directed compliance geometry
WO2021177034A1 (ja) * 2020-03-03 2021-09-10 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US6791195B2 (en) Semiconductor device and manufacturing method of the same
US5909057A (en) Integrated heat spreader/stiffener with apertures for semiconductor package
KR20030013737A (ko) 반도체 패키지 및 그 제조 방법
US6002171A (en) Integrated heat spreader/stiffener assembly and method of assembly for semiconductor package
JP3593833B2 (ja) 半導体装置
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP2826049B2 (ja) 半導体装置およびその製造方法
JP2930186B2 (ja) 半導体装置の実装方法および半導体装置の実装体
JP2000277649A (ja) 半導体装置及びその製造方法
JPH11340352A (ja) 実装構造体
JP2003086626A (ja) 電子部品、その製造方法、電子部品の実装体および実装方法
JP3666576B2 (ja) 多層モジュールおよびその製造方法
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP4085572B2 (ja) 半導体装置及びその製造方法
JP2967080B1 (ja) 半導体装置の実装体の製造方法
JP2001345418A (ja) 両面実装構造体の製造方法及びその両面実装構造体
JPH10125734A (ja) 半導体ユニットおよびその製造方法
JP3547270B2 (ja) 実装構造体およびその製造方法
JP2001176908A (ja) 半導体装置の製造方法
JP2001035886A (ja) 半導体装置及びその製造方法
JP2002237566A (ja) 半導体装置の３次元実装構造体とその製造方法
JP2721790B2 (ja) 半導体装置の封止方法
JP3721986B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061005

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20061018