JP2012028519A - 半導体パッケージ - Google Patents

Abstract

【課題】半導体素子と基板とを半田ボールを介して電気的に接続してなる半導体パッケージにおいて、半導体素子および基板のサイズを極力増加させることなく、半田ボールの高密度化に適した半導体パッケージを提供する。
【解決手段】半導体素子２０の一面にて、格子状に配置されたパッド２１を、半田ボール３０が接続されているボール形成パッド２１ａと、半田ボール３０が接続されていない空きパッド２１ｂとよりなるとともに、ボール形成パッド２１ａを千鳥状に配置し、基板１０の一面のうち空きパッド２１ｂに対向する部位にスルーホール１２を設ける。
【選択図】図１

Description

本発明は、半導体素子と基板とを半田ボールを介して電気的に接続してなる半導体パッケージに関する。

一般に、この種の半導体パッケージは、基板の一面と半導体素子の一面とを対向させつつ、これら両一面間に半田ボールを介在させて、半導体素子と基板とを半田ボールを介して電気的に接続してなる。

近年の半導体パッケージの小型化により、半導体素子のサイズも飛躍的に縮小してきており、半田ボールの高密度化が要望されている。それに伴い、基板に信号を引き出すための半田ボールの間隔、具体的には半導体素子の一面において半田ボールが接続されるパッドのピッチが狭くなっていく傾向にあるが、この狭い間隔の半田ボールから、基板へ効率良く信号を引き出すために、当該パッドを千鳥状に配置する技術が提案されている（たとえば、特許文献１参照）。

一方で、基板については、特許文献２に記載のように、基板の一面において半田ボールが接続される基板端子の間に、スルーホールを設けるものがある。このスルーホールは、基板の一面から基板の他面側に向かって基板内部に延びるものであり、基板端子と導通しており、半導体素子からの信号を半田ボール、基板端子を介して、基板の他面側に引き出すものである。

特開平９−１７２１０５号公報 特開平１１-８４７５号公報

しかし、上記特許文献１のものでは、半導体素子の一面において、半田ボールが無い部分のスペースが無駄となり、半導体素子の小型化、ひいてはパッケージサイズの小型化を阻害する。

また、上記特許文献２に記載のものでは、半導体素子における半田ボール接続用のパッドのピッチが狭くなった場合、それに対応して、基板の一面における半田ボール接続用の基板端子の間隔も狭くなり、当該基板端子間にスルーホールを配置できなくなるという問題が生じる。

本発明は、上記問題に鑑みてなされたものであり、半導体素子と基板とを半田ボールを介して電気的に接続してなる半導体パッケージにおいて、半導体素子および基板のサイズを極力増加させることなく、半田ボールの高密度化に適した半導体パッケージを提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、基板（１０）の一面と半導体素子（２０）の一面とを対向させつつ、これら両一面間に半田ボール（３０）を介在させて、半導体素子（２０）と基板（１０）とを半田ボール（３０）を介して電気的に接続してなる半導体パッケージにおいて、
半導体素子（２０）の一面には、半田ボール（３０）を接続するための複数個のパッド（２１）が互いに間隔を開けて格子状に配置されており、
半導体素子（２０）の一面における複数個のパッド（２１）は、半田ボール（３０）が接続されているボール形成パッド（２１ａ）と、半田ボール（３０）が接続されていない空きパッド（２１ｂ）とよりなるとともに、ボール形成パッド（２１ａ）の間に少なくとも１個以上の空きパッド（２１ｂ）が介在しており、
基板（１０）の一面のうちボール形成パッド（２１ａ）に正対する部位には、半田ボール（３０）と接続される基板端子（１１）が設けられ、半田ボール（３０）を介してボール形成パッド（２１ａ）と基板端子（１１）とが電気的に接続されており、
基板（１０）の一面のうち基板端子（１１）間に位置する部位に、基板（１０）の一面から基板（１０）の内部に延び且つ基板端子（１１）と導通するスルーホール（１２）が設けられていることを特徴とする。

それによれば、隣り合うパッド（２１）同士のピッチつまりパッドピッチを、狭ピッチ化しても、ボール形成パッド（２１ａ）の間に空きパッド（２１ｂ）を配置させることで、半田ボール（３０）同士のピッチをパッドピッチよりも大きくできるから、隣り合う半田ボール（３０）同士の短絡を極力防止することができる。

また、空きパッド（２１ｂ）は半導体素子（２０）の検査用端子として使用できるだけでなく、半田ボール（３０）を接続可能なものであるから、高機能な半導体素子（２０）の場合には、半導体素子（２０）において製品時に使用する機能端子として空きパッド（２１ｂ）を構成し、その空きパッド（２１ｂ）に半田ボール（３０）を設けて基板（１０）に接続するという使用方法も可能である。

また、従来では、パッドピッチを狭ピッチ化した場合、基板の一面において基板端子間、すなわち半田ボール間にスルーホールを設けることは困難になってくるが、本発明では、半田ボールの無い空きパッド（２１ｂ）に対向する基板（１０）の一面部分にスルーホール（１２）を設けることで、スルーホール（１２）のためのスペースを別途設けることなく、基板端子（１１）間にスルーホール（１２）を設けることができる。そして、半田ボール（３０）と接続された基板端子（１１）は、このスルーホール（１２）を介して基板（１０）の他面側へ電気的に引き出すことができる。

よって、本発明によれば、半導体素子（２０）および基板（１０）のサイズを極力増加させることなく、半田ボール（３０）の高密度化に適した半導体パッケージを提供することができる。

ここで、請求項２に記載の発明のように、請求項１に記載の半導体パッケージにおいては、格子状に配置された複数個のパッド（２１）においては、縦方向にて隣り合うパッド（２１）同士のピッチが当該縦方向に沿ったパッド（２１）の幅寸法の２倍以下であり、且つ、横方向にて隣り合うパッド（２１）同士のピッチが当該横方向に沿ったパッド（２１）の幅寸法の２倍以下であるものにできる。

また、請求項３に記載の発明のように、請求項１または２に記載の半導体パッケージにおいては、複数個のパッド（２１）は、すべて同一形状、同一サイズ、同一材料であるものにできる。

また、請求項４に記載の発明では、請求項１ないし３のいずれか１つに記載の半導体パッケージにおいて、半導体素子（２０）の一面において、複数個の半田ボール（３０）は、格子状に配置された複数個のパッド（２１）における縦方向および横方向ともにパッド（２１）の１個置きに配置されて、千鳥状の配置とされることにより、ボール形成パッド（２１ａ）は当該千鳥状に配置されたものとなっており、基板（１０）の一面のうち空きパッド（２１ｂ）に正対する位置に、スルーホール（１２）が設けられていることを特徴とする。

このようにボール形成パッド（２１ａ）を千鳥状に配置すれば、半田ボール（３０）の高密度化に関して効率の良い配置が可能となる。

また、請求項５に記載の発明では、請求項１ないし４のいずれか１つに記載の半導体パッケージにおいて、基板（１０）においては、熱収縮度合が異なる部位が存在しており、熱収縮が大きい部位では、熱収縮が小さい部位に比べて、ボール形成パッド（２１ａ）間に介在する空きパッド（２１ｂ）の数を多くすることにより、隣り合う半田ボール（３０）間の間隔を大きくしていることを特徴とする。

それによれば、基板（１０）のうち熱収縮が大きい部位では、隣り合う半田ボール（３０）同士の間隔を大きくして当該半田ボール（３０）同士の短絡を防止しやすくでき、また、当該半田ボール（３０）間に位置するスルーホール（１２）と半田ボール（３０）との距離も広くなり、これらの間の短絡も防止しやすくなる。

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。

本発明の第１実施形態に係る半導体パッケージの概略断面図である。 第１実施形態に係る半導体パッケージにおける半導体素子の一面を示す概略平面図である。 第１実施形態に係る半導体パッケージにおいて、（ａ）は基板の一面を示す概略平面図、（ｂ）は基板の他面を示す概略断面図である。 本発明の第２実施形態に係る半導体パッケージの要部の概略断面図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。

（第１実施形態）
図１は、本発明の第１実施形態に係る半導体パッケージの概略断面構成を示す図である。本実施形態の半導体パッケージは、大きくは、基板１０の一面と半導体素子２０の一面とを対向させつつ、これら両一面間に半田ボール３０を介在させて、半導体素子２０と基板１０とを半田ボール３０を介して電気的に接続してなる。

基板１０は、プリント基板やセラミック基板などの板状の配線基板であり、単層基板でもよいし、貫通基板やビルドアップ基板などの多層基板でもよい。半導体素子１０は、たとえば通常の半導体プロセスにより形成されたシリコン半導体などよりなるチップであり、具体的には矩形板状のＩＣチップなどである。

半導体素子２０は、その一面を基板１０の一面に対向させた状態で、基板１０の一面上に搭載されており、互いに対向する半導体素子２０の一面と基板１０の一面との間には、半田ボール３０が介在している。この半田ボール３０は、Ｐｂフリーはんだなどの一般的な半田材料よりなり、その形成方法も一般的なものである。

ここで、図２は、基板１０の一面に対向する半導体素子２０の一面を示す概略平面図である。また、図３（ａ）は基板１０における半導体素子２０の実装面である一面を示す概略平面図、図３（ｂ）は基板１０の一面とは反対側の他面（裏面）を示す概略断面図である。

図２に示されるように、半導体素子２０の一面には、半田ボール３０を接続するための複数個のパッド２１が互いに間隔を開けて、縦方向および横方向に列をなすように格子状に配置されている。ここでは、矩形板状の半導体素子２０の互いに直交する一辺と他辺に沿って縦、横の列を成して格子状の配置とされている。

ここでは、複数個のパッド２１は、すべて同一形状、同一サイズであり、同一材料よりなる。ここでは、パッド２１はすべて同一サイズの平面円形のものとされている。このパッド２１は、一般的な半田ボール３０が接続されるものと同様のものにでき、たとえばＮｉを下地として金メッキが施されたＮｉ／Ａｕなどよりなる。

ここで、この格子状配置とされたパッド２１のピッチＰＰ、すなわちパッドピッチＰＰは、特に限定しないが、本実施形態では、格子の縦もしくは横方向にて隣り合うパッド２１間に、もう一つのパッド２１が入らない程度の大きさである。

具体的には、格子状に配置された複数個のパッド２１においては、当該格子の縦方向にて隣り合うパッド２１同士のピッチが当該縦方向に沿ったパッド２１の幅寸法の２倍以下であり、且つ、当該格子の横方向にて隣り合うパッド２１同士のピッチが当該横方向に沿ったパッド２１の幅寸法の２倍以下である。

より具体的に言えば、すべて同一の円形のパッド２１において、パッドピッチＰＰは、隣り合うパッド２１の中心間の距離であるが、このパッドピッチＰＰは、パッド２１の直径の２倍以下の寸法とされている。以下、この本実施形態の小さなパッドピッチＰＰの構成を、本実施形態の狭ピッチ構成ということとする。

そして、半導体素子２０の一面における複数個のパッド２１は、半田ボール３０が接続されているボール形成パッド２１ａと、半田ボール３０が接続されていない空きパッド２１ｂとよりなる。図２では、ボール形成パッド２１ａは半田ボール３０とともに黒丸、空きパッド２１ｂは白丸で示されている。

図２に示されるように、半田ボール３０は、パッド２１と同サイズの断面円形をなす。また、図２では、隣り合うボール形成パッド２１ａ間のピッチＢＰは、半田ボール３０のピッチいわゆるボールピッチＢＰである。

そして、半導体素子２０の一面における複数個のパッド２１においては、ボール形成パッド２１ａの間に少なくとも１個以上の空きパッド２１ｂが介在している。ここでは、図２に示されるように、半田ボール３０は、格子状に配置された複数個のパッド２１における縦方向および横方向ともに当該パッド２１の１個置きに配置されて、千鳥状の配置とされている。それによって、ボール形成パッド２１ａは同じく千鳥状に配置されたものとなっている。

ボール形成パッド２１ａは、半導体素子２０の機能端子、たとえば半導体素子２０の信号などが流れるものである。また、上記したように、空きパッド２１ｂは、ボール形成パッド２１ａと同一のものであるが、ここでは、検査用端子などとして構成される。たとえば、半導体素子２０の検査時には、この空きパッド２１ｂにプローブを当てて検査がなされる。

また、図３に示されるように、半導体素子２０の一面と対向する基板１０の一面には、半田ボール３０と接続される基板端子１１、スルーホール１２が設けられている。基板端子１１は、Ｃｕなどよりなる一般的なものであり、スルーホール１２は、基板１０の一面から基板１０の他面に向かって基板１０の内部に延びるもので、Ｃｕメッキなどよりなる一般的なものである。

ここでは、スルーホール１２は、基板１０の一面から他面に貫通するものとして構成されており、基板１０の他面において、Ｃｕなどよりなる裏面電極１３によって、基板１０の端部側に引き出され、外部に接続可能とされている。図３では、スルーホール１２は二重丸で示してある。

なお、基板１０が多層基板の場合には、スルーホール１２は、基板１０の一面から基板１０の内部の途中まで形成されたものであってもよく、その場合には、内層配線や基板１０の他面側に位置するスルーホールを介して、基板１０の他面に取りだされる。

また、基板１０の一面においては、半導体素子１０の端部側に位置する基板端子１１は、Ｃｕなどよりなる表層配線１４を介して基板１０の端部側に引き出され、外部に接続可能とされている。

また、基板１０の一面においては、スルーホール１２は、半導体素子１０の内周側に位置する基板端子１１と表層配線１４を介して電気的に接続されている。これにより、当該基板端子１１は、スルーホール１２を介して、基板１０の他面側に引き出され、外部との電気的接続が可能とされている。

ここで、図１に示されるように、基板端子１１は、基板１０の一面のうちボール形成パッド２１ａに正対する部位に設けられ、半田ボール３０を介してボール形成パッド２１ａと接続されている。また、スルーホール１２は、基板１０の一面のうち基板端子１１間に位置する部位に設けられている。ここでは、スルーホール１２は、基板１０の一面のうち空きパッド２１ｂに正対する位置に設けられている。

つまり、基板１０の一面において、基板端子１１とスルーホール１２とは、半導体素子２０の一面におけるボール形成パッド２１ａと空きパッド２１ｂとによる千鳥状配置と同様の千鳥状配置とされている。

なお、図３（ａ）では、図２に示されるボール形成パッド２１ａと空きパッド２１ｂの千鳥状配置に対応する基板端子１１とスルーホール１２との千鳥状配置の一部を示しているが、実際には両千鳥状配置は、同じ千鳥状の配置とされている。

ところで、本実施形態によれば、上記図１、図２に示されるように、パッドピッチＰＰを狭ピッチ化しても、ボール形成パッド２１ａの間に空きパッド２１ｂを配置させることで、半田ボール３０同士のピッチであるボールＢＰをパッドピッチＰＰよりも大きくできる。そのため、隣り合う半田ボール３０同士の短絡を極力防止することができる。

また、空きパッド２１ｂは半導体素子２０の検査用端子として使用できるだけでなく、半田ボール３０を接続可能なものであるから、高機能な半導体素子２０の場合には、半導体素子２０において製品時に使用する機能端子として空きパッド２１ｂを構成し、その空きパッド２１ｂに半田ボール３０を設けて基板１０に接続するという使用方法も可能である。

具体的には、図１、図２の空きパッド２１ｂに半田ボール３０を設け、空きパッド２１ｂとスルーホール１２とを、半田ボール３０を介して接続するようにする。たとえば、コストの低い製品の場合には、信号線の数が少ないなど、半導体素子２０の機能も少ないので半田ボール３０の数も少なくてよく、図１、図２のような構成が適している。一方、半導体素子２０の機能が多くコストの高い製品の場合には、半田ボール３０の数も多く、その場合には、図１、図２に対して半田ボール３０の数を多くすればよい。

特に、本実施形態では、複数個のパッド２１は、すべて同一形状、同一サイズ、同一材料であるが、空きパッド２１ｂにも半田ボール３０を接続するときは、すべてのパッド２１が同一構成であることが好ましい。

また、従来では、パッドピッチを狭ピッチ化した場合、基板の一面において基板端子間、すなわち半田ボール間にスルーホールを設けることは困難になってくる。具体的には、通常、基板の一面におけるスルーホールの平面サイズは、半田ボールの直径すなわち半導体素子におけるパッドの幅と同程度である。

そのため、上記した本実施形態の狭ピッチ構成の場合、通常ならば、パッド間に対応する基板の一面部分、つまり従来では半田ボール間となる基板の一面の部位に、スルーホールを介在させることはできない。しかし、本実施形態では、空きパッド２１ｂを介在させてボール形成パッド２１ａ間の距離を広くしているから、基板１０において、半田ボール３０間にスルーホール１２を介在させることができる。

つまり、本実施形態では、半田ボール３０の無い空きパッド２１ｂに対向する基板１０の一面部分にスルーホール１２を設けることで、スルーホール１２のためのスペースを別途設けることなく、基板端子１１間にスルーホール１２を設けることができる。

よって、本実施形態によれば、半導体素子２０および基板１０のサイズを極力増加させることなく、半田ボール３０の高密度化に適した半導体パッケージを提供することができる。

また、一般に、民生品などで使用されるＬＳＩなどの半導体パッケージでは、ボールピッチを狭くして、パッケージの面積を小さくする、という対策がとられる。しかし、車載ナビなどでは、非常に高い車両火災耐性を求められ、ボールピッチを狭くすると、異物ショートしやすくなる、という特有の課題が出てくる。

これは、パッケージの端子間に異物や半田くずなどが混入すると、信号ショートを起こし、場合によっては車両火災の原因となるため、単純にボールピッチを狭くすると、より小さな異物でもショートする可能性が高くなり、ひいては車両火災に対する耐性が悪化してしまうことにつながる。

そこで、本実施形態では、半田ボール３０の物理的な距離を保ちつつ、半導体パッケージのサイズを小さくすることを可能とし、これにより、車両火災耐性と基板１０の面積を小さくするという課題を解決しているのである。

また、本実施形態では、上記した格子状配置のパッド２１に対して、半田ボール３０を、上記千鳥状の配置とすることにより、より少ない面積でより多くの半田ボール３０を配置すること、つまり半田ボール３０の高密度化に関して効率の良い配置が可能となる。

（第２実施形態）
一般に、基板においては、熱源からの距離や構成要素の線膨張係数差の大小などにより、熱収縮の大きい部分と小さい部分とが存在する。本実施形態では、そのような熱収縮度合が異なる部位が基板１０に存在する場合に、工夫を施したものである。

図４は、本発明の第２実施形態に係る半導体パッケージの要部の概略断面構成を示す図であり、（ａ）は熱収縮度合が比較的小さな部位、（ｂ）は熱収縮度合が比較的大きな部位を示している。

図４に示されるように、本実施形態では、熱収縮が大きい部位では、熱収縮が小さい部位に比べて、ボール形成パッド２１ａ間に介在する空きパッド２１ｂの数を多くすることにより、隣り合う半田ボール３０間の間隔を大きくしている。ここでは、ボール形成パッド２１ａ間に介在する空きパッド２１ｂの数を、熱収縮が大きい部位２個、熱収縮が小さい部位では１個としている。

こうすることにより、基板１０のうち熱収縮が大きい部位では、隣り合う半田ボール３０同士の間隔を大きくして半田ボール３０同士の短絡を防止しやすくでき、また、半田ボール３０間に位置するスルーホール１２と半田ボール３０との距離も広くなり、これらの間の短絡も防止しやすくなる。

（他の実施形態）
なお、上記第１実施形態では、基板１０の一面において、スルーホール１２と基板端子１１とは、表層配線１４を介して電気的に接続されていたが、基板１０を、多層基板などの基板内部に位置する内部配線を有するものとした場合には、この内部配線を介してスルーホール１２と基板端子１１とを電気的に接続してもよい。

１０ 基板
１１ 基板端子
１２ スルーホール
２０ 半導体素子
２１ パッド
２１ａ ボール形成パッド
２１ｂ 空きパッド
３０ 半田ボール

Claims (5)

1. 基板（１０）の一面と半導体素子（２０）の一面とを対向させつつ、これら両一面間に半田ボール（３０）を介在させて、前記半導体素子（２０）と前記基板（１０）とを前記半田ボール（３０）を介して電気的に接続してなる半導体パッケージにおいて、
   前記半導体素子（２０）の一面には、前記半田ボール（３０）を接続するための複数個のパッド（２１）が互いに間隔を開けて格子状に配置されており、
   前記半導体素子（２０）の一面における前記複数個のパッド（２１）は、前記半田ボール（３０）が接続されているボール形成パッド（２１ａ）と、前記半田ボール（３０）が接続されていない空きパッド（２１ｂ）とよりなるとともに、前記ボール形成パッド（２１ａ）の間に少なくとも１個以上の前記空きパッド（２１ｂ）が介在しており、
   前記基板（１０）の一面のうち前記ボール形成パッド（２１ａ）に正対する部位には、前記半田ボール（３０）と接続される基板端子（１１）が設けられ、前記半田ボール（３０）を介して前記ボール形成パッド（２１ａ）と前記基板端子（１１）とが電気的に接続されており、
   前記基板（１０）の一面のうち前記基板端子（１１）間に位置する部位に、前記基板（１０）の一面から前記基板（１０）の内部に延び且つ前記基板端子（１１）と導通するスルーホール（１２）が設けられていることを特徴とする半導体パッケージ。
2. 前記格子状に配置された複数個の前記パッド（２１）においては、縦方向にて隣り合う前記パッド（２１）同士のピッチが当該縦方向に沿った前記パッド（２１）の幅寸法の２倍以下であり、且つ、横方向にて隣り合う前記パッド（２１）同士のピッチが当該横方向に沿った前記パッド（２１）の幅寸法の２倍以下であることを特徴とする請求項１に記載の半導体パッケージ。
3. 前記複数個のパッド（２１）は、すべて同一形状、同一サイズ、同一材料であることを特徴とする請求項１または２に記載の半導体パッケージ。
4. 前記半導体素子（２０）の一面において、複数個の前記半田ボール（３０）は、格子状に配置された複数個の前記パッド（２１）における縦方向および横方向ともに前記パッド（２１）の１個置きに配置されて、千鳥状の配置とされることにより、前記ボール形成パッド（２１ａ）は当該千鳥状に配置されたものとなっており、
   前記基板（１０）の一面のうち前記空きパッド（２１ｂ）に正対する位置に、前記スルーホール（１２）が設けられていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体パッケージ。
5. 前記基板（１０）においては、熱収縮度合が異なる部位が存在しており、熱収縮が大きい部位では、熱収縮が小さい部位に比べて、前記ボール形成パッド（２１ａ）間に介在する前記空きパッド（２１ｂ）の数を多くすることにより、隣り合う前記半田ボール（３０）間の間隔を大きくしていることを特徴とする請求項１ないし４のいずれか１つに記載の半導体パッケージ。

Images