JP5955216B2

JP5955216B2 - プローブカード用配線基板

Info

Publication number: JP5955216B2
Application number: JP2012289257A
Authority: JP
Inventors: 福永　英樹; 英樹福永
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2012-12-30
Filing date: 2012-12-30
Publication date: 2016-07-20
Anticipated expiration: 2032-12-30
Also published as: JP2014130978A

Description

本発明は、プローブカードに用いられる配線基板に関するものである。

従来、プローブカード用の配線基板として多層配線基板が用いられている。このような配線基板において、ウエハー上に縦横の並びに多数個が形成された半導体素子の隣接する複数個を同時に検査可能とするマルチＤＵＴのものがある。このようなマルチＤＵＴのプローブカード用の配線基板を図４に断面図で、図５に上面図で示す。図４に示すように、従来の配線基板２０は、絶縁層１１と導体層１２とを交互に積層することにより多層化されている。絶縁層１１を挟んで上下に位置する導体層１２同士は、絶縁層１１を貫通するビア導体１３により電気的に接続されている。

図５に示すように、配線基板２０の上面には、プローブカードのコンタクトピンと接続される電極パッド１４が形成されている。電極パッド１４は、ウエハーに形成された半導体素子の電極に対応するように配列されている。この配線基板２０では、ウエハー上に形成された隣接する半導体素子の２個分に対応する２つの接続用領域Ｄ１、Ｄ２に電極パッド１４が配列されている。これにより、ウエハー上に形成された半導体素子の２個ずつを同時に検査することが可能である。

電極パッド１４には、半導体素子の信号用電極に対応して配置された信号用の電極パッド１４Ｓと、半導体素子の電源用電極に対応して配置された電源用の電極パッド１４Ｐとがある。電源用の電極パッド１４Ｐには、接地電位に接続されるものとそれ以外の電源電位に接続されるものとがあるが、ここではそれらを区別せずに示す。なお、図５中においては、信号用の電極パッド１４Ｓを黒の塗り潰しで示し、電源用の電極パッド１４Ｐを白抜きで示している。半導体素子の電極は、一般に格子状の並びに配列されている。その中で、信号用電極は外周部の複数列にわたり配置され、電源用電極は配列の中央部に配置されていることが多い。この配線基板２０では、半導体素子の１個ずつに対応する接続用領域Ｄ１、Ｄ２のそれぞれにおける互いに対向する一方の２辺にそれぞれ３列ずつと、接続用領域Ｄ１、Ｄ２のそれぞれにおける互いに対向する他方の２辺にそれぞれ２列ずつの信号用の電極パッド１４Ｓが配列されている。そして、信号用の電極パッド１４Ｓが３列ずつ配列された一方の２辺同士が対向して隣接するようにして接続用領域Ｄ１、Ｄ２が配置されている。

これらの電極パッド１４は、図４に示すように、ビア導体１３により下層の導体層１２に接続され、下層の導体層１２で展開されて最終的には配線基板２０の下面に形成された基板接続パッド１５に接続されている。ここで、信号用の電極パッド１４Ｓに対する下層の導体層１２での展開を図６（ａ）〜（ｄ）に示す。なお、図６（ａ）〜（ｄ）は、領域Ｄ１、Ｄ２の近傍のみを信号用の電極パッド１４Ｓの展開に用いる各層毎に示した上面図である。これらの図６（ａ）〜（ｄ）においても信号用の電極パッド１４Ｓおよびそれを展開するための配線を黒の塗り潰しで示し、電源用の電極パッド１４Ｐおよびそれに接続される配線を白抜きで示している。

図６（ａ）は、配線基板２０における最上層の導体層１２を示している。ここでは最上層の導体層１２をＬ１とする。このＬ１には、上述したように、信号用の電極パッド１４Ｓと電源用の電極パッド１４Ｐとを含む電極パッド１４が上述の配列で設けられている。これらの電極パッド１４は、最上層の絶縁層１１を貫通するビア導体１３によりその下層の導体層１２であるＬ２に接続されている。

図６（ｂ）は、Ｌ２の状態を示している。信号用の電極パッド１４Ｓに接続された配線は、接続用領域Ｄ１とＤ２とを合わせた領域における主に外周から２列が接続用領域Ｄ１、Ｄ２の外側に向けて引き出されている。この配線基板２０の場合、ビア導体１３の間を１本の配線が通るように設計されている。そのため、外側から２列目までを接続用領域Ｄ１、Ｄ２の外部に引き出すことが可能である。この時点では、接続用領域Ｄ１とＤ２とが対向して隣接する部分では信号用の電極パッド１４Ｓに接続された配線が６列の並びで残っている。なお、Ｌ２で引き出されずに残った信号用の配線は、次の導体層１２であるＬ３によって引き出させる。

図６（ｃ）は、Ｌ３の状態を示している。ここでは接続用領域Ｄ１とＤ２とが対向して隣接する部分に残った配線のうち、外側から２列が接続用領域Ｄ１、Ｄ２の外側に向けて引き出されている。上述したように、この配線基板２０の場合、ビア導体１３の間を１本の配線が通るように設計されているので、接続用領域Ｄ１とＤ２とが対向して隣接する部分に２列の信号用の配線が引き出されずに残っている。Ｌ３で引き出されずに残った信号用の配線は、図６（ｄ）に示す次の導体層１２であるＬ４によって引き出される。

さらに信号用の配線を引き出すＬ２とＬ３との間、およびＬ３とＬ４との間には、通常、ベタ状の電源用の導体層１２が配置される。したがって、この配線基板２０の場合、合計で少なくとも８層の導体層１２が必要となる。しかしながら、近時の半導体素子では、電極の数が数千に及ぶものが製造されるようになってきている。このように電極の数が数千にも及ぶ半導体素子用のプローブカードに用いる配線基板では、導体層の層数が３０層を超えるようになってきている。導体層の層数が３０層を超えると、その分、配線基板の厚みも厚くなってしまうので、配線基板を用いたプローブカード装置の薄型化が困難であるとともに、積層数が増えることで配線基板の製造コストが高いものとなってしまう。

特開２００８−１３５５７４号公報

本発明の課題は、マルチＤＵＴのプローブカードに用いる配線基板の層数を少なくしてプローブカード装置の薄型化が可能であるとともに、配線基板の製造コストを低減して安価なプローブカード用配線基板を提供することにある。

本発明のプローブカード用配線基板は、絶縁層と導体層とが交互に複数層積層されて成り、上面にウエハー上の互いに隣接する複数の半導体素子に対応して互いに一方向に隣接して設けられた複数の接続用領域を有しているとともに該接続用領域の各々に格子状の同じ並びに配列された信号用の電極パッドと電源用の電極パッドとが形成されており、前記信号用の電極パッドは前記並びの外周部の複数列にわたり配置されているとともに各前記接続用領域の互いに対向する一方の２辺における合計の列数が各前記接続領域の互いに対向する他方の２辺における合計の列数よりも多く、かつ前記電源用のパッドは前記並びの中央部に配置されており、前記信号用の電極パッドが該電極パッドよりも下層の前記導体層により前記接続用領域の外側に電気的に引き出されているプローブカード用配線基板であって、前記接続領域は、互いに対向する前記他方の２辺同士が対向して隣接するように配置されていることを特徴とするものである。

本発明のプローブカード用配線基板によれば、互いに一方向に隣接して設けられた複数の接続用領域は、各接続用領域の互いに対向する２辺における信号用の電極パッドの合計の列数が少ない辺同士が対向して隣接するように配置されていることから、接続用領域同士が互いに隣接する部位からの引き出しが容易となり、その分、引き出しに要する導体層の層数を少なくすることができる。その結果、プローブカード装置の薄型化が可能であるとともに、配線基板の製造コストを低減して安価なプローブカード用配線基板を提供することができる。

図１は、本発明のプローブカード用配線基板の実施形態の一例を示す概略断面図である。図２は、図１に示すプローブカード用配線基板の概略上面図である。図３は、図１および図２に示すプローブカード用配線基板の内部を説明するための要部概略平面図である。図４は、従来のプローブカード用配線基板を示す概略断面図である。図５は、図４に示すプローブカード用配線基板の概略上面図である。図６は、図４および図５に示すプローブカード用配線基板の内部を説明するための要部概略平面図である。

次に、本発明の実施形態の一例を添付の図面を基に説明する。図１および図２に本発明のプローブカード用配線基板１０の例を示す。本例の配線基板１０は、絶縁層１と導体層２とを交互に積層することにより多層化されている。絶縁層１を挟んで上下に位置する導体層２同士は、絶縁層１を貫通するビア導体３により電気的に接続されている。絶縁層１は例えばセラミックスや有機材料系の電気絶縁材料から成る。絶縁層１の厚みは、２０〜２００μｍ程度である。導体層は、絶縁層１がセラミックスの場合であれば、タングステンや銅の焼結体からなり、絶縁層１が有機材料系から成る場合であれば、銅箔や銅めっきからなる。導体層２の厚みは、５〜５０μｍ程度である。ビア導体３は、絶縁層１がセラミックスから成る場合であれば、タングステンや銅の焼結体からなり、絶縁層１が有機材料系から成る場合であれば、銅めっきや導電性ペーストから成る。ビア導体３の直径は、３０〜１５０μｍ程度である。

図２に示すように、配線基板１０の上面には、プローブカードのコンタクトピンと接続される電極パッド４が形成されている。電極パッド４は、ウエハーに形成された半導体素子の電極に対応するように配列されている。電極パッド４は直径が５０〜２００μｍ程度の円形である。この配線基板１０では、ウエハー上に形成された隣接する半導体素子の２個分に対応する２つの接続用領域Ｄ１、Ｄ２に電極パッド４が配列されている。これにより、ウエハー上に形成された半導体素子の２個ずつを同時に検査することが可能である。

電極パッド４には、半導体素子の信号用電極に対応して配置された信号用の電極パッド４Ｓと、半導体素子の電源用電極に対応して配置された電源用の電極パッド４Ｐとがある。電源用の電極パッド４Ｐには、接地電位に接続されるものとそれ以外の電源電位に接続されるものとがあるが、ここではそれらを区別せずに示す。なお、図２中においては、信号用の電極パッド４Ｓを黒の塗り潰しで示し、電源用の電極パッド４Ｐを白抜きで示している。半導体素子の電極は、一般に格子状の並びに配列されている。その中で、信号用電極は外周部の複数列にわたり配置され、電源用電極は配列の中央部に配置されていることが多い。この配線基板１０では、半導体素子の１個ずつに対応する接続用領域Ｄ１、Ｄ２のそれぞれにおける互いに対向する一方の２辺にそれぞれ３列ずつと、接続用領域Ｄ１、Ｄ２のそれぞれにおける互いに対向する他方の２辺にそれぞれ２列ずつの信号用の電極パッド４Ｓが配列されている。そして、信号用の電極パッド４Ｓが２列ずつ配列された他方の２辺同士が対向して隣接するようにして接続用領域Ｄ１、Ｄ２が配置されている。

これらの電極パッド４は、図１に示すように、ビア導体３により下層の導体層２に接続され、下層の導体層２で展開されて最終的には配線基板１０の下面に形成された基板接続パッド５に接続されている。ここで、信号用の電極パッド４Ｓに対する下層の導体層２での展開を図３（ａ）〜（ｄ）に示す。なお、図３（ａ）〜（ｄ）は、領域Ｄ１、Ｄ２の近傍のみを信号用の電極パッド４Ｓの展開に用いる各層毎に示した上面図である。これらの図３（ａ）〜（ｄ）においても信号用の電極パッド４Ｓおよびそれを展開するための配線を黒の塗り潰しで示し、電源用の電極パッド４Ｐおよびそれに接続される配線を白抜きで示している。

図３（ａ）は、配線基板１０における最上層の導体層２を示している。ここでは最上層の導体層２をＬ１とする。このＬ１には、上述したように、信号用の電極パッド４Ｓと電源用の電極パッド４Ｐとを含む電極パッド４が上述の配列で設けられている。これらの電極パッド４は、最上層の絶縁層１を貫通するビア導体３によりその下層の導体層２であるＬ２に接続されている。

図３（ｂ）は、Ｌ２の状態を示している。信号用の電極パッド４Ｓに接続された配線は、接続用領域Ｄ１とＤ２とを合わせた領域における主に外周から２列が接続用領域Ｄ１、Ｄ２の外側に向けて引き出されている。この配線基板１０の場合、ビア導体３の間を１本の配線が通るように設計されている。そのため、外側から２列目までを接続用領域Ｄ１、Ｄ２の外部に引き出すことが可能である。この時点では、接続用領域Ｄ１とＤ２とが対向して隣接する部分では信号用の電極パッド４Ｓに接続された配線が４列の並びで残っている。なお、Ｌ２で引き出されずに残った信号用の配線は、次の導体層２であるＬ３によって引き出させる。

図３（ｃ）は、Ｌ３の状態を示している。ここでは接続用領域Ｄ１とＤ２とが対向して隣接する部分に残った配線の４列の全てが接続用領域Ｄ１、Ｄ２の外側に向けて引き出されている。上述したように、この配線基板１０の場合、ビア導体３の間を１本の配線が通るように設計されているので、接続用領域Ｄ１とＤ２とが対向して隣接する部分に残っていた４列の信号用の配線をすべて引き出すことができる。したがって、本例の配線基板１０では、従来の配線基板２０と比較して１層少ない導体層で信号用の電極パッド４Ｓを接続用領域Ｄ１、Ｄ２の外側に引き出すことができる。

このように、本例のプローブカード用配線基板１０によれば、互いに一方向に隣接して設けられた接続用領域Ｄ１、Ｄ２は、各接続用領域Ｄ１、Ｄ２の互いに対向する２辺における信号用の電極パッドの合計の列数が少ない辺同士が対向して隣接するように配置されていることから信号用の電極パッドを接続用領域Ｄ１、Ｄ２の外側に引き出すのに要する導体層２の層数を少なくすることができる。その結果、プローブカード装置の薄型化が可能であるとともに、配線基板１０の製造コストを低減して安価なプローブカード用配線基板１０を提供することができる。

１絶縁層
２導体層
４電極パッド
４Ｐ電源用の電極パッド
４Ｓ信号用の電極パッド
Ｄ１、Ｄ２接続用領域

Claims

絶縁層と導体層とが交互に複数層積層されて成り、上面にウエハー上の互いに隣接する複数の半導体素子に対応して互いに一方向に隣接して設けられた複数の接続用領域を有しているとともに該接続用領域の各々に格子状の同じ並びに配列された信号用の電極パッドと電源用の電極パッドとが形成されており、前記信号用の電極パッドは前記並びの外周部の複数列にわたり配置されているとともに各前記接続用領域の互いに対向する一方の２辺における合計の列数が各前記接続領域の互いに対向する他方の２辺における合計の列数よりも多く、かつ前記電源用のパッドは前記並びの中央部に配置されており、前記信号用の電極パッドが該電極パッドよりも下層の前記導体層により前記接続用領域の外側に電気的に引き出されているプローブカード用配線基板であって、前記接続領域は、互いに対向する前記他方の２辺同士が対向して隣接するように配置されていることを特徴とするプローブカード用配線基板。