JP3864836B2 - 回路基板の配線構造 - Google Patents
回路基板の配線構造 Download PDFInfo
- Publication number
- JP3864836B2 JP3864836B2 JP2002117457A JP2002117457A JP3864836B2 JP 3864836 B2 JP3864836 B2 JP 3864836B2 JP 2002117457 A JP2002117457 A JP 2002117457A JP 2002117457 A JP2002117457 A JP 2002117457A JP 3864836 B2 JP3864836 B2 JP 3864836B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- lands
- row
- land
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
本発明は、回路基板の配線構造に関するものである。
【0002】
【従来の技術】
従来、エリア配置型半導体素子の実装面には、複数のバンプが格子状に配列されており、複数のバンプがプリント基板に形成した複数のランドとそれぞれ接合されることによって、エリア配置型半導体素子がプリント基板上に実装される。このとき、複数のバンプ及び複数のランドは、1対1に対応しており、各1個ずつのバンプとランドとが、半導体素子とプリント基板の配線とを接続する電源端子、GND端子、入力・出力端子などの端子として機能する。
【0003】
プリント基板のランドに接続された配線は、エリア配置型半導体素子の周囲に引き出される。この場合、格子状に配列された複数のランドの内周列に属するランドからの引き出しを容易に行う為に、プリント基板は多層配線基板として構成され、その内周列に属するランドは一旦下層に接続され、配線を引き出すように構成される。ただし、格子状に配列されたランドの列の数だけの層を設けると、多層配線基板の層数が増加してしまう為、1層当たり複数の列に属するランドからの引き出し配線を形成している。
【0004】
【発明が解決しようとする課題】
従来のエリア配置型半導体素子の各バンプは、上述のように1つのランドが割り当てられている。ここで、バンプ同様格子状に配列している複数のランドとランドに接続された配線の構造を、図9に示す。
【0005】
図9(a)に示したように、例えば5列且つ最外周列12個×12個格子のランドを有するプリント基板において、第1層で最外周列である第1列目から順に配線10と接続していくとすると、第1,2列目までは全ランド4が配線10と接続でき、第3列目の4個のランド4までが配線10が可能である。ここで、図9(a)の一点鎖線で囲んだ区域は、第3列の二重丸で示したランド4aから延びる破線が示すように、スペースとしては配線一本分空いている様に見えるが、一点鎖線部を拡大した図10に示すように、実際は隣の配線10との間隔が狭くその配線構造も複雑となる。従って、配線10を無理やり通したとしても断線や絶縁抵抗といった層間接続信頼性の問題があり、歩留低下の原因となるため、配線10は行わないものとする。尚、図10(a)は図9(a)の一点鎖線部における1本配線の拡大図、図10(b)は同じく図9(a)の一点鎖線部における2本配線の拡大図である。
【0006】
第1層で配線10と接続されなかったランド4については、図9(b)に示すように、ランドオンビアにて同じ配置のまま下層である第2層へ層間接続された後、第2層にて配線10との接続が行われる。しかしながら、図9(b)に示すように、破線で囲われた第5列目の12個のランド4の内、4個のランド4aが配線10と接続できずに残る。従って、これらのランド4aを配線10と接続させるためには、更に下層である第3層を設け層間接続する必要があり、コストアップとなる。
【0007】
しかし、近年の高密度化、高速化、小型化、低コスト化の流れの中で、上記目標を達するために、プリント基板におけるランドからの配線の引き出し方法を工夫し、同一層においてより多くの配線を引き出すことによりプリント基板の層数を抑制する必要が生じてきている。尚、回路基板として上記したプリント基板の他に多層配線構造のセラミック基板も同様である。
【0008】
本発明は上記点に鑑みてなされたもので、配線とランドの接続を工夫する事で、同一層内でより多くの接続を行い、回路基板の層数をできる限り削減可能な回路基板の配線構造を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成する為に、請求項1に記載の回路基板は、格子状に配列された複数のバンプを有するエリア配置型半導体素子をその表面に実装しており、バンプと1対1で対応し電気的に接続される格子状に配列された複数のランドと、その複数のランドにそれぞれ接続され、一端がエリア配置型半導体素子の周囲に引き出された配線と、ランドと接続され、各層間を導電接続するビアホールを有する多層配線構造の回路基板であり、その配線構造は、上層である第1層では、第1列目である最外周列ランド全てと、最外周列ランドと隣接しない第3列目のランド全て、若しくは、第4列目のランド全てと、が配線と接続され、第1層にて配線と接続されたランドを除く全てのランドがビアホールと接続され、第1層における第2列目のランドが、第1層の下層である第2層の最外周列ランドと層間接続されていることを特徴とする。
【0010】
従来、最外周列ランドから内周列ランドへ向かって順に配線との接続が実施されていたのに対し、本発明においては、第1層で最外周列ランドは配線と接続されるが、第2列目のランドはビアホールにより層間接続され、第2層における最外周列ランドとなる。また、ビアホールと接続された各ランドは、ランドオンビア構造にてそのまま直下へ層間接続されている。従って、第2列目のランドを最外周列ランドとする本構造は、第3列目を第2層における最外周列ランドとする従来の構造に比べて、第2層における最外周列ランド間に内周列ランドと接続した配線を引き出すスペースを多くとることができる。
【0011】
また、第1層において、全ての最外周列ランドとともに、最外周列に隣接しない第3列目若しくは第4列目の全てのランドが配線と接続されている。すなわち、第2層において、第1層にて配線と接続された内周列のランドに対応する部分が環状の空列部となり、空列部よりも内周列のランドからの配線の引き出しの自由度が高まる。なお、第3列目のランド全てが配線と接続された場合、第2層において、最外周列ランドと第2列目のランドとの間に、環状の空列部が構成される。また、第4列目のランド全てが配線と接続された場合、第2層において、最外周列ランドに隣接する第2列目のランドと第3列目ランドとの間に、環状の空列部が構成される。したがって、第2層において、内周列のランドからの配線を、最外周列ランド間を通してエリア配置型半導体素子の周囲に引き出しやすい。以上により、本発明はランドと配線の接続構造を工夫することで、ランドに接続された配線を同一層内でより多く引き出すことができ、回路基板の層数を削減することが可能である。
【0013】
また、請求項2に記載のように、第1層にて、第2列目のランドのうち、コーナーに位置するランドが、配線と接続された構成とすると良い。
【0014】
この場合、第1層にて、配線の取りまわしの関係上、第3列目以降の内周列のランドから配線を引き出せないランド間スペースへ、配線を引き出すことができる。特に最外周列のコーナー付近のランド間スペースは、辺の中央部のランド間スペースに比べて、第3列目以降のランドからの配線を引き出しにくいが、第2列目のコーナーに位置するランドを配線と接続することで、このようなランド間スペースへも配線を引き出すことができる。すなわち、第2層での最外周列ランド間の配線引き出しスペースを減少せず(換言すれば、第2層での(特にコーナー付近の)配線の引き出しの自由度を高め)、第1層での配線と接続されるランド数を増加することができる。
【0015】
なお、請求項2に記載の発明においては、請求項3に記載のように、第1層にて、配線と接続される第2列目のランドを、コーナー部のランドと、当該ランドに隣接する2個のランドのうち、一方のランドとすると良い。このように、第1層にて、配線と接続される第2列目のランドをコーナー部の4個、それに隣接する4個の計8個とすると、第2層において、配線の引き出し自由度の低いコーナー部でのスペースが増加し、内周列のランドから配線をより引き出しやすくなる。
【0016】
請求項1〜3いずれか1項に記載の発明は、請求項4に記載のように、各層において、隣接する最外周列ランド間を通して、エリア配置型半導体素子の周囲に引き出される配線を1本のみとする構成に好適である。
【0018】
【発明の実施の形態】
(第1の実施の形態)
なお、以下に示す第1の実施の形態に記載の回路基板の配線構造及び対応する図2は、本願特許請求の範囲に係る発明に含まれないが、回路基板の配線構造が適用されるエリア配置型半導体装置の構成が後述する第2の実施の形態,第3の実施の形態と同じであるので、参考例として記載する。以下、本発明の第1の実施の形態におけるエリア配置型半導体素子を実装する回路基板の配線構造を図に基づいて説明する。
【0019】
図1は、本実施の形態におけるエリア配置型半導体装置の構成を示す断面図である。エリア配置型半導体装置はCSP(Chip Size Package)1等のエリア配置型半導体素子と回路基板として例えばガラスエポキシ樹脂等から形成されたプリント基板2からなる。尚、回路基板としてはプリント基板2以外にもセラミック基板を用いても良い。CSP1はその実装面に接続端子として複数個のバンプ3を格子状に配列しており、プリント基板2は、多層配線構造を有し、接続端子として例えばCuからなる導体パターンの端部にランド4,4a,4bを有している。ここで,ランド4は配線10と接続されるランド、ランド4aは配線10と接続されずランドオンビアにて下層に導電接続されるランド、ランド4bは配線10と接続されずスタッガートビアにて下層に導電接続されるランドを示す。
【0020】
また、プリント基板2はコア層をその中心とし、絶縁層と導体配線層を交互に積み上げるように繰り返し形成して多層化したビルドアッププリント配線基板が用いられる。プリント基板2の表面に形成した複数のランド4と配線を行う為、プリント基板2の各層間にはビアホール5やスルーホール6、コアビア7等が形成されている。また、ビアホール5としては、ランド4a下に直接延設したランドオンビア接続をするもの以外に、ランド4bとビアホール5がつなぎ配線8にて接続された後、上層側のランド4bとは異なる位置において下層へ層間接続をするスタッガートビアも存在する。
【0021】
ここでプリント基板2へのCSP1の実装は、プリント基板2のランド4,4a,4bとCSP1のバンプ3が重なり合うようにCSP1をプリント基板2に搭載し、その状態で、リフローはんだ付けを行うことによってなされる。尚、バンプ3ははんだボールであり、その材料として例えば鉛−錫共晶はんだが用いられている。その融点は183℃である。また、バンプ3の配列は、例えば5列且つ最外周列12個×12個の総計140個のはんだボールが実装面に装着されている。このときのリフロー条件としては、バンプピッチやバンプ径によっても異なるが、はんだバンプ3を溶融する為、ピーク温度がパッケージの表面で約230℃程度とする。
【0022】
一方、プリント基板2上のランド4は配線と接続され、その各配線は電源、グランド等の外部端子と接続されたり、プリント基板2上の他の素子と接続される。CSP1とプリント基板2間は充填樹脂9により封止されており、その材料としてエポキシ樹脂等が用いられる。また、エリア配置型半導体素子の例としてCSP1を挙げたが、それ以外にもBGA(Ball Grid Array)やベアチップであるFC(Flip Chip)等が適用できる。
【0023】
以下、第1の実施の形態を含む複数の実施の形態を図2〜図8に基づいて説明するに当たり、本発明の基本となる多層配線構造の回路基板におけるランドと配線の接続方法について説明する。
【0024】
本発明の基本的な考え方のポイントは2つ有り、1つは第2層以降の各層において最外周列ランド間の配線の引き出しスペースを多く設けることである。つまり、できるだけ外周側の列のランド4a,4bを下層における最外周列のランド4となるようにビアホール5を通して導電接続することである。最外周列のランド間スペースが増加すると、より多くの配線10を引き出すことができるため、同一層内で配線10と接続できるランド数を増やすことができる。
【0025】
もう一方は、ランド4と接続された配線10の自由度を高めることである。配線10の自由度を高めるために、上述の配線10を引き出すスペースを増やすこと以外にも、格子状に配列されたランド4の中に空列部を設けることにより配線10の自由度を高めることが可能である。自由度が高まるとすなわち配線10の取り回しが容易となり、配線10を外部端子へ引き出しやすくなる。すなわち、より多くのランド4と配線10を接続することができる。尚、空列部とは同列に存在し隣接するランドが少なくとも2個無い状態を示す。
【0026】
そのためには、上層より下層へ導電接続させる接続位置を、上述した2つのポイントを考慮した下層のランド配置に合わせて設定することが重要である。その結果、第2層以降の各層内で、第2列目以降のランド4からの配線10の引き出しスペースの増加と配線10の引き出しの自由度を高めることができ、結果として配線密度を高め、配線層数を削減することができるものである。
【0027】
図2(a)はプリント基板2の上層である第1層におけるランド4,4aと各ランド4に接続された配線10の配線構造を示す図であり、図2(b)はプリント基板2の下層である第2層におけるランド4と各ランド4に接続された配線10の配線構造を示す図である。尚、本例においてはCSP1のバンプ3とプリント基板2のランド4,4aは1:1で対応するものとする。
【0028】
図2(b)のランド4は、図2(a)のランド4,4aのうち、第1層にて配線10と接続されなかったランド4aを層間接続されたビアホール5を通してランドオンビアにて直下の第2層のランド4へ導電接続したものであり、第2層のランド4にて配線10と接続される。
【0029】
このとき、第1層目から第2層目への導通接続に使用するビアホール5の形成法としては、CO2やUV−YAG等のレーザー加工等が用いられる。
【0030】
ここで、ランド4と配線10を接続する場合、複数のランド4,4a,4bが形成する格子の最外周列から内周側へ向かって順に第1,2・・列とすると、図2(a)に示すように、第1層での接続は最外周列である第1列目とそれに隣接しない第3列目以降のランド4を配線10と接続させると良い。従って、第1層における第2列目が第2層における最外周列となることができる。このようなランド4と配線10の接続構造をとることにより、図2(b)に示すように、従来の第1層における第3列目を最外周とする場合と比較して、最外周列のランド間スペースすなわち配線10の引き出しスペースが増加し、尚且つ第2層におけるランド4の格子内に部分的な空列部ができるため、ランド4と接続した配線10の引き出し自由度を高めることができ、より多くの配線10を最外周列ランド間を通して引き出すことができる。尚、最外周列ランド4のランド間に配線引き出しスペースが余っており、それに対して第2列目のランド4に接続した配線10を用いる際には、配線10の取りまわしの関係上、第3列目以降のランド4からの配線10を引き出せないスペース、例えば図2(a)に示されるような最外周列のコーナー付近の配線引き出しスペースに用いられることが好ましい。第2列目のランド4に接続した配線10を最外周列ランド間の配線引き出しスペースに多く通してしまうと、下層に層間接続される内周側の列のランド4aが増加し、下層において内周列のランド4から配線10の全てを引き出すことができなくなるため、下層において内周列のランド4からの配線10の引き出しに影響が無いことを十分に確認した上で第2列目のランド4から配線10を引き出す必要がある。逆にいえば、下層において内周列のランド4からの配線10の引き出しに悪影響が無ければ、第2列目のランド4を配線10と接続して最外周列ランド間に引き出して良い。その場合、下層において、最外周ランド間の配線引き出しスペースが増えより多くの内周列のランド4から接続された配線10を引き出すことができる。
【0031】
ここで、従来技術と比較してみると、図2(b)における破線で囲われた第5列目内において、図9(b)で示した従来技術では8個のランド4が配線10と接続可能であったが、本発明においては12個全てのランド4が接続可能であり、更に破線状の矢印11(以下接続可能配線と言う)で示すように1ヶ所を追加して配線10と接続可能である。従って、上記接続可能配線11を追加すると、総数13個のランド4までが配線と接続可能であり、その分プリント基板2の配線層数を削減することができる。
【0032】
(第2の実施の形態)
次に本発明の第2の実施の形態を図3(a)、図3(b)に基づいて説明する。
【0033】
第2の実施の形態におけるCSP1とプリント基板2の接合方法は、第1の実施の形態によるものと共通するので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
【0034】
第2の実施の形態において、第1の実施の形態と異なる点は、第1層で配線10と優先的に接続されるのが、最外周列である第1列目と内周列である第3列目のランド4であることである。ここで、図3(a)はプリント基板2の第1層におけるランド4,4aと各ランド4に接続された配線10の配線構造を示す図であり、図3(b)はプリント基板2の第2層におけるランド4と各ランド4に接続された配線10の配線構造を示す図である。
【0035】
第1の実施の形態同様、例えば第1層で5列且つ最外周列12個×12個のランド配置を有しているプリント基板2において、図3(a)に示すように、先ず第1層にて最外周列である第1列目と第3列目のランド4を配線10と接続し、余った配線引き出しスペースに対しては第4列目以降のランド4か或いは第1の実施の形態同様に第2列目のランド4を用いる。
【0036】
次いで、第1層で配線10と接続されなかったランド4aはその直下よりランドオンビアにて第2層のランド4へ導電接続される。図3(b)に示すように、第2層におけるランド4と配線10との接続は、第1層における第2列目を最外周列としたことで従来よりも内周列からより多くの配線10を引き出すことができ、更に第1層の第3列目のランド4が第1層にて全て配線10と接続されたため,第2層における対応する箇所が空列部となり、第2層の最外周列と第2列目の間隔を広く設定できる。その結果配線10の取り回しの自由度がより高まり、第5列目のランド4は12個全て接続でき、更に接続可能配線11を4本確保できる。
【0037】
従って、第2層における第5列目以降を従来と比較すると、2倍の数のランド4との配線10の接続が可能であり、その結果としてプリント基板2の配線層数を削減するのに大いに貢献することができる。
【0038】
(第3の実施の形態)
次に本発明の第3の実施の形態を図4(a)、図4(b)に基づいて説明する。
【0039】
第3の実施の形態におけるCSP1とプリント基板2の接合方法は、第1の実施の形態によるものと共通するので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
【0040】
第3の実施の形態において、第1の実施の形態と異なる点は、第1層で配線10と優先的に接続されるのが、最外周列である第1列目と内周列の第4列目のランド4であることである。ここで、図4(a)はプリント基板2の第1層におけるランド4,4aと各ランド4に接続された配線10の配線構造を示す図であり、図4(b)はプリント基板2の第2層におけるランド4と各ランド4に接続された配線10の配線構造を示す図である。
【0041】
第1の実施の形態同様、例えば第1層で5列且つ最外周列12個×12個のランド配置を有しているプリント基板2において、図4(a)に示すように、最外周列である第1列目と第4列目のランド4を配線10と優先的に接続し、その後最外周列ランド間で配線10が引き出されていない配線引き出しスペースについては、第3列目以降のランド4か或いは第1の実施の形態同様に第2列目のランド4と配線10を接続させて引き出すものとする。
【0042】
以上の操作により、第1層にて配線10と接続できないランド4aはランドオンビアにて第2層のランド4に導電接続される。本例においても第1層における第2列目を第2層において最外周列とすることで、従来よりも第2層における内周列からの配線10の引き出しスペースが増加し、更に第1層で第4列目のランド4が配線10と接続されることにより、第2層において複数のランド4が形成する格子の内部に空列部ができ、それより内周列のランド4と接続された配線10の自由度が高まる。その結果、図4(b)に示すように、第2層における第5列目のランド4と配線10との接続個数は12個全てであり、更に破線状の矢印で示したように接続可能配線11を8本確保できるため、総計20箇所まで第5列目以降のランド4と配線10を接続させることができ、従来技術の8個と比較すると、2.5倍の数値を示す。従って、よりランド数の多い列を下層での最外周列とし、更に最外周列ランドと内周列のランドの列の間に空列部を設けることで、ランド4と接続する配線10のCSP1の周囲への引き出しが効率的に実施でき、結果としてより多くのランド4と配線10の接続が可能となるため、プリント基板2の配線層数を削減することができる。
【0043】
なお、以下に示す第4の実施の形態〜第7の実施の形態に記載の内容及び対応する図5〜図8は、本願特許請求の範囲に係る発明に含まれないが、参考例として記載する。
(第4の実施の形態)
次に本発明の第4の実施の形態を図5(a)、図5(b)に基づいて説明する。
【0044】
第4の実施の形態におけるCSP1とプリント基板2の接合方法は、第1の実施の形態によるものと共通するので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
【0045】
第4の実施の形態において、第1の実施の形態と異なる点は、最外周列のランド4から内周側へ向かって順に配線10と接続される点と、その層にて配線10と接続されないランド4a,4bの内、最外周側の列から少なくとも1列のランド4bをスタッガートビアにて異なる位置のビアホール5を通し、下層のランド4と導電接続される点である。尚、図5(a)はプリント基板2の第1層におけるランド4,4a,4bと各ランド4に接続された配線10の配線構造を示す図、図5(b)はプリント基板2の第2層におけるランド4と各ランド4に接続された配線10の配線構造を示す図である。
【0046】
例えば5列且つ最外周列12個×12個のランド配置にて、図5(a)に示すように最外周列の第1列目のランド4から内周側に向かって順に配線10と接続していくと、第3列目の4個のランド4までが第1層で配線10と接続することができる。そこで、配線10と接続できないランド4a,4bが存在する列の内、最外周である第3列目が第2層での最外周列となるようにスタッガートビアにて第2層のランド4と導電接続される。
【0047】
ここで、図5(a)に示すように、第3列目のみをスタッガートビアし、第2層のランド4と導電接続する。この際、スタッガートビアされるランド4bとそれに隣接する第3列目のランド4,4b及び隣接する第2列目のランド4とで形成する破線の四角枠の略中心にビアホール5が形成され、ランド4bから当該ビアホール5につなぎ配線8が形成される。この際、つなぎ配線8は、接続されるランド4bを含む格子列に対して略45度の方向に配されている。
【0048】
次に、第1層で配線10と接続されなかった第3列目の各ランド4b及び第4列目以降のランド4aは、ビアホール5を通して、第2層のランド4と導電接続される。図5(b)に示すように、第2層においては、スタッガートビアされた最外周列ランド4とランドオンビアで第2層側へ導電接続されたランド4が存在しており、最外周列がスタッガートビアされたことにより、最外周列と内周列との間には空列ができている。従って、ランドオンビアされたランド4に接続された配線10の自由度が高くなり、その結果、第5列目は12個全てのランド4を配線10と接続でき、従来と比較してより多くのランド4と配線10を接続できることから、プリント基板2の層数を削減することができる。
【0049】
(第5の実施の形態)
次に本発明の第5の実施の形態を図6(a)、図6(b)に基づいて説明する。
【0050】
第5の実施の形態におけるCSP1とプリント基板2の接合方法は、第1の実施の形態によるものと共通するので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
【0051】
第5の実施の形態において、第4の実施の形態と異なる点は、その層にて配線10と接続できなかったランド4を、外周側から連続する2列分スタッガートビアにて下層のランド4に導電接続することである。尚、図6(a)はプリント基板2の第1層におけるランド4,4a,4bと各ランド4に接続された配線10の配線構造を示す図、図6(b)はプリント基板2の第2層目におけるランド4と各ランド4に接続された配線10の配線構造を示す図である。
【0052】
例えば5列且つ最外周列12個×12個のランド配置にて、図6(a)に示すように、最外周列である第1列目のランド4から配線10と接続させると、第4の実施の形態同様、第3列目の4個のランド4までしか配線10と接続させることはできない。そこで、第3列目と第4列目の2列分のランド4bをスタッガートビアにて第2層のランド4と導通接続させる。尚、つなぎ配線8の方向は第4の実施の形態と同様である。
【0053】
この場合、図6(b)に示すように、第2層において最外周となる列とその列に隣接する列のランド4bをスタッガートビアにて導電接続したため、第2層における格子の各コーナー付近において、最外周列のコーナーランド4を含む配線引き出しスペースが、第4の実施の形態と比較して第2列目のコーナーランド4が隣接することにより、当該ランド4からの配線10にて充填されやすくなる。また第2層において、スタッガートビアされた最外周から2列目のランド4とランドオンビアされたランド4との間には空列部ができるため、ランドオンビアされたランド4からの配線10の自由度が高まり、より多くのランド4と配線10との接続が可能となる。その結果、第5列目のランド12個は全て配線10と接続され、更に接続可能配線11が2本あることから、従来と比較してプリント基板2の層数を削減することができる。
【0054】
(第6の実施の形態)
次に本発明の第6の実施の形態を図7(a)、図7(b)に基づいて説明する。
【0055】
第6の実施の形態におけるCSP1とプリント基板2の接合方法は、第1の実施の形態によるものと共通するので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
【0056】
第6の実施の形態において、第4の実施の形態と異なる点は、その層にて配線10と接続できなかったランド4a,4bを、外周列側から少なくとも1列分スタッガートビアにて下層のランド4に導電接続する際、そのつなぎ配線8の接続方向をその層の複数のランド4a,4bが形成する格子の各辺の中心線12に対して左右対称となるように外周コーナー方向へ設ける点である。尚、図7(a)はプリント基板2の第1層におけるランド4,4a,4bと各ランド4に接続された配線10の配線構造を示す図、図7(b)はプリント基板2の第2層目におけるランド4と各ランド4に接続された配線10の配線構造を示す図である。
【0057】
例えば5列且つ最外周列12個×12個のランド配置にて、図7(a)に示すように、最外周列である第1列目のランド4から順に配線10と接続すると、第3列目の4個のランド4まで接続できる。そこで、第3列目及び第4列目のランド4bをスタッガートビアし、第2層のランド4へ導電接続する。この際、スタッガートビアされるランド4bからビアホール5へのつなぎ配線8の接続方向は、格子の各辺の中心を通る中心線12を境に略45度の角度をもって外周列のコーナー方向へ配され、スタッガートビアされるランド4bとそれに隣接する同列のランド4b及び隣接する外周列のランド4,4bとで形成する破線の四角枠の略中心に形成されたビアホール5に接続される。従って、各辺のつなぎ配線8の接続方向は、中心線12を挟んで左右対称となっている。
【0058】
次に図7(b)に示すように、第2層において、スタッガートビアされた最外周列と第2列目のランド4とランドオンビアされた第3列目のランド4との間には空列部があり、ランドオンビアされたランド4に接続された配線10の取り回し自由度が高くなると共に、つなぎ配線8を各辺の中心線12を境に外周列側へ対称的に設けたため、第2層のランド4の各辺の中心には空きの配線引き出しスペースができ、第4、5の実施の形態と比較して更に内周列からの配線10の引き出しが容易となる。その結果、破線で囲われた第5列目の12個のランド4は全て配線10と接続することができ、更に破線状の矢印で示された接続可能配線11が4本可能であることから、本実施の形態においても、従来と比較してプリント基板2の層数を削減することができる。
【0059】
(第7の実施の形態)
次に、本発明の第7の実施の形態を図8(a)、図8(b)に基づいて説明する。
【0060】
第7の実施の形態におけるCSP1とプリント基板2の接合方法は、第1の実施の形態によるものと共通するので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
【0061】
第7の実施の形態において、第4の実施の形態と異なる点は、その層にて配線10と接続できなかったランド4a,4bを、外周列側から少なくとも1列スタッガートビアにて下層のランド4に導電接続する際、その層の複数のランド4,4a,4bが形成する格子の中心点13に対して、スタッガートビアされる同列内のランド4bからビアホール5へのつなぎ配線8の接続方向が同一旋回方向となるように設けられる点である。尚、図8(a)はプリント基板2の第1層におけるランド4,4a,4bと各ランド4に接続された配線10の配線構造を示す図、図8(b)はプリント基板2の第2層目におけるランド4と各ランド4に接続された配線10の配線構造を示す図である。
【0062】
例えば5列且つ最外周列12個×12個のランド配置にて、図8(a)に示すように、最外周列である第1列目のランド4から順に配線10と接続して行くと、第3列目の4個のランド4まで接続できる。そこで、第3列目及び第4列目のランド4bをスタッガートビアし、第2層のランド4へ導電接続する。この際、スタッガートビアされるランド4bからビアホール5へのつなぎ配線8の接続方向は、格子の中心点13に対してスタッガートビアされる同一列内のランド4bにおいて同一旋回方向且つ略45度外周コーナー方向へ設けられる。尚、旋回方向は中心点に対して時計回りでも或いは反時計回りでもどちらでも良く、更に複数列がスタッガートビアされる場合は、列により旋回方向が同じでも或いは異なっていてもどちらでも良い。
【0063】
次に図8(b)に示すように、第2層においてスタッガートビアされた最外周列と第2列目のランド4とランドオンビアされたランド4との間には空列部があり、ランドオンビアされたランド4と接続された配線10の取り回し自由度が高くなる。また、同一列のランド4bとつなぎ配線8の接続方向を格子の中心点13に対して同一旋回方向に設けることで、第2層におけるランドオンビアされたランド4からの配線10の引き出しを全て直線で行うことができ、第4,5の実施の形態と比較して断線等による歩留まり低下を防ぐことができる。以上より破線で囲われた第5列目の12個のランド4は全て配線10と接続することができ、本実施の形態においても、従来と比較してプリント基板2の層数を削減することができる。
【0064】
以上本発明における好ましい実施形態について説明したが、本発明は上述の実施形態にのみ限定されず種々変更して実施することができる。
【0065】
本発明の実施例として、5列且つ最外周列12個×12個のランドの例を示したが、3列以上のランドを有するものであれば列数及び個数は特に限定されないものである。
【0066】
また、本例においては5列ランドの例で有った為、2層の配線層数であったが、それ以上の複数層にまたがってランドからの配線の引き出しを行う場合には、各層において請求項1〜4に記載のいずれかの配線構造を用いて処理することができ、その結果回路基板の配線層数を削減することができるものである。
【図面の簡単な説明】
【図1】第1の実施形態におけるエリア配置型半導体装置の断面図を示す。
【図2】第1の実施形態における配線構造を示し、(a)はプリント基板第1層のランドの配列を示す配列図、(b)はプリント基板第2層のランドの配列を示す配列図である。
【図3】第2の実施形態における配線構造を示し、(a)はプリント基板第1層のランドの配列を示す配列図、(b)はプリント基板第2層のランドの配列を示す配列図である。
【図4】第3の実施形態における配線構造を示し、(a)プリント基板第1層のランドの配列を示す配列図、(b)はプリント基板第2層のランドの配列を示す配列図である。
【図5】第4の実施の形態における配線構造を示し、(a)プリント基板第1層目のランドの配列を示す配列図、(b)はプリント基板第2層のランドの配列を示す配列図である。
【図6】第5の実施の形態における配線構造を示し、(a)プリント基板第1層目のランドの配列を示す配列図、(b)はプリント基板第2層のランドの配列を示す配列図である。
【図7】第6の実施の形態における配線構造を示し、(a)プリント基板第1層目のランドの配列を示す配列図、(b)はプリント基板第2層のランドの配列を示す配列図である。
【図8】第7の実施の形態における配線構造を示し、(a)プリント基板第1層目のランドの配列を示す配列図、(b)はプリント基板第2層のランドの配列を示す配列図である。
【図9】従来技術における配線構造を示し、(a)プリント基板第1層のランドの配列を示す配列図、(b)はプリント基板第2層のランドの配列を示す配列図である。
【図10】図9(a)の一点鎖線部の拡大図を示し、(a)配線が1本の場合の配線図、(b)配線が2本の場合の配線図である。
【符号の説明】
1・・・CSP、2・・・プリント基板、3・・・バンプ、4・・・配線と接続されるランド、4a・・・ランドオンビアにて下層へ層間接続されるランド、4b・・・スタッガートビアにて下層へ層間接続されるランド、5・・・ビアホール、8・・・(スタッガートビアにおける)つなぎ配線、10・・・配線、11・・・接続可能配線、12・・・中心線、13・・・中心点
Claims (4)
- 実装面に複数のバンプが格子状に配列されたエリア配置型半導体素子を、多層配線構造の回路基板に実装する回路基板の配線構造であって、
前記回路基板には、前記バンプと同様の格子状に配置されると共に前記バンプと導電接続される接続端子としての複数のランドと、当該複数のランドにそれぞれ接続され、一端が前記エリア配置型半導体素子の周囲に引き出された配線と、前記ランドと接続され、各層間を導電接続するビアホールが形成されており、
前記ビアホールにより層間接続される両層において、上層である第1層では、第1列目である最外周列ランド全てと、前記最外周列ランドと隣接しない第3列目のランド全て、若しくは、第4列目のランド全てと、が前記配線と接続され、
前記第1層にて前記配線と接続されたランドを除く全ての前記ランドが前記ビアホールと接続され、前記第1層における第2列目のランドが、前記第1層の下層である第2層の最外周列ランドと層間接続されていることを特徴とする回路基板の配線構造。 - 前記第1層にて、前記第2列目のランドのうち、コーナーに位置する前記ランドが、前記配線と接続されていることを特徴とする請求項1に記載の回路基板の配線構造。
- 前記第1層にて、前記配線と接続される前記第2列目のランドは、前記コーナー部のランドと、当該ランドに隣接するランドのうち、一方のランドであることを特徴とする請求項2に記載の回路基板の配線構造。
- 前記各層において、隣接する前記最外周列ランド間を通して、前記エリア配置型半導体素子の周囲に引き出される前記配線は、1本のみであることを特徴とする請求項1〜3いずれか1項に記載の回路基板の配線構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002117457A JP3864836B2 (ja) | 2002-04-19 | 2002-04-19 | 回路基板の配線構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002117457A JP3864836B2 (ja) | 2002-04-19 | 2002-04-19 | 回路基板の配線構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003318310A JP2003318310A (ja) | 2003-11-07 |
JP3864836B2 true JP3864836B2 (ja) | 2007-01-10 |
Family
ID=29534654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002117457A Expired - Fee Related JP3864836B2 (ja) | 2002-04-19 | 2002-04-19 | 回路基板の配線構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3864836B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7214886B2 (en) | 2003-11-25 | 2007-05-08 | International Business Machines Corporation | High performance chip carrier substrate |
JP4086816B2 (ja) | 2004-07-01 | 2008-05-14 | 株式会社Nec情報システムズ | Bga部品搭載基板の層数見積もり装置及び方法並びに層数見積もりプログラム |
JP5955216B2 (ja) * | 2012-12-30 | 2016-07-20 | 京セラ株式会社 | プローブカード用配線基板 |
-
2002
- 2002-04-19 JP JP2002117457A patent/JP3864836B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003318310A (ja) | 2003-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180012831A1 (en) | Semiconductor device | |
US6037665A (en) | Mounting assembly of integrated circuit device and method for production thereof | |
JP3352970B2 (ja) | 複数の相互接続基板の組立方法 | |
JP5352146B2 (ja) | 半導体装置 | |
US7253526B2 (en) | Semiconductor packaging substrate and method of producing the same | |
JP5096683B2 (ja) | 半導体装置 | |
KR100969441B1 (ko) | 반도체칩이 실장된 인쇄회로기판 및 그 제조방법 | |
KR20060079754A (ko) | 반도체 패키지용 칩 패드가 라우트된 리드 프레임 | |
US7923825B2 (en) | Integrated circuit package | |
JP3730625B2 (ja) | フリップチップボンディングのための有機基板 | |
US20180315691A1 (en) | Semiconductor device | |
US20100327452A1 (en) | Mounting structure and method of manufacturing the same | |
JP3864836B2 (ja) | 回路基板の配線構造 | |
JP2010232616A (ja) | 半導体装置及び配線基板 | |
JP4629912B2 (ja) | はんだバンプの形成方法 | |
JP2003258149A (ja) | エリア配置型半導体装置の配線構造 | |
JP2011222901A (ja) | 半導体装置 | |
JP2009277940A (ja) | 半導体パッケージ、実装用回路基板および実装構造体 | |
JP2002270723A (ja) | 半導体装置、半導体チップおよび実装基板 | |
JP4640950B2 (ja) | 半導体装置 | |
JP3424515B2 (ja) | 電子部品の実装構造 | |
US20110074042A1 (en) | Electronic device | |
JPH1174399A (ja) | 半導体装置 | |
JP2010056121A (ja) | 積層型半導体装置 | |
JP4255447B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040729 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060925 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3864836 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131013 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |