JP3352970B2 - 複数の相互接続基板の組立方法 - Google Patents
複数の相互接続基板の組立方法Info
- Publication number
- JP3352970B2 JP3352970B2 JP06412499A JP6412499A JP3352970B2 JP 3352970 B2 JP3352970 B2 JP 3352970B2 JP 06412499 A JP06412499 A JP 06412499A JP 6412499 A JP6412499 A JP 6412499A JP 3352970 B2 JP3352970 B2 JP 3352970B2
- Authority
- JP
- Japan
- Prior art keywords
- interconnect
- solder
- circuit board
- double
- sided circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09572—Solder filled plated through-hole in the final product
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10666—Plated through-hole for surface mounting on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
に関し、特に複数の相互接続用基板を互いに結合して製
造する際に用いられるハンダによる相互接続構造に関す
る。
上に電気的接点部品のパッケージとそれらを搭載するハ
ンダバンプによる相互接続構造が、電子部品のデバイス
の製造に幅広く用いられるようになってきている。ここ
で用語「相互接続用基板」とは、例えばエポキシ製ボー
トとセラミックス製基板等の電子デバイスを支持するい
くつかの形態があるが、本明細書においては、プリント
回路基板を一般的な用語としてこのようなサポート部品
として用いる。
複数枚の両面回路基板を有し、この両面回路基板は、他
の支持用構造体(通常別のプリント回路基板)に結合す
るためのハンダバンプを有している。接点用パッドが、
プリント回路基板を適正に整合するように対応する列状
で両方のプリント回路基板上に形成されている。一方あ
るいは他方の接点用パッド列上の各接点表面には、ボー
ル(球)の形態あるいは局部的に厚くなったハンダ層の
形態でハンダ母材を具備している。
パッド列間でハンダ結合を形成することにより行われ
る。このハンダは、さまざまな形態を採る、例えばバン
プ(凸部),ボール(球),パッドあるいは印刷したハ
ンダペースト層を有する厚い層の形態を採る。用語「ハ
ンダバンプ」は、これらのハンダ母材のいずれかを指す
ものとして本明細書で一般的に用いる。
あるいはボールグリッドアレイの構成部品の製造に際し
て用いられる標準部品である。この両面基板(ボード)
は、基板に貫通孔をドリルで孔開けして、導電材料
(例、銅)で貫通孔の内面をメッキすることにより形成
された貫通孔接続構造を具備している。接点領域は通常
捕獲パッド(capture pad)と称し、貫通孔の両側に形
成されて回路基板の一側にある回路用ランナーと他側に
ある回路用ランナーとを相互に接続している。この接点
領域は、貫通孔に整合許容誤差が許す程度に近接して整
合し、かつ位置合わせが確実になる程度に貫通孔よりも
遥かに大きく形成されている。
構成され、端部に配列した相互接続系でプリント回路基
板の端部に沿って配置されるか、あるいはある領域に配
列された相互接続構造でプリント回路基板上の部位に配
置されるかのいずれかである。両方の場合において、貫
通孔部位は、基板間のハンダバンプ相互接続用の不可侵
領域である。これはハンダバンプが、ハンダバンプ結合
プロセスの間溶融状態にあるときにハンダが貫通孔にし
み出す傾向があるためである。
ンダバンプの相互接続構造は、貫通孔から横方向にずれ
た位置にあり、そして個々のプリント回路基板の相互接
続構造がハンダバンプと貫通孔との間に具備される。こ
の相互接続の効率は、このような構造では低くなり、さ
らに別のプリント回路特徴に必要とされるボードの領域
が増加することになる。
なくすために、貫通孔の一側を例えばハンダマスクで覆
い、そしてハンダバンプを他側に形成することが提案さ
れている。これによりハンダが貫通孔にしみ出すのを阻
止できるが、組立体を加熱する際に貫通孔内に圧力が発
生することになる。この圧力は閉じ込められた領域内に
おいてハンダフラックスの蒸気と空気が膨張することに
起因し、その結果大きなボイド(空房)が形成され、極
端な場合にはハンダバンプが吹き飛ばされてしまう問題
がある。
回路基板上の貫通孔にハンダバンプがしみ出すことを回
避し、これにより相互接続領域をより有効に活用し、さ
らにより短い相互接続をを提供し、電気的効率を改善す
る回路基板を提供することである。
バンプがメッキされた貫通孔の接点に直接形成されてい
るような両面のプリント回路基板を結合する方法とその
ようなハンダバンプを形成する方法を提供することであ
る。ハンダのしみ出しの問題は、本発明の方法によりメ
ッキされた貫通孔にハンダバンプを接合する前に融点の
高いハンダ材料を充填することにより回避できる。
板13がハンダバンプ26により相互接続用基板20に
ハンダバンプ接合された状態が示されている。このハン
ダバンプは従来の接点用パッド25,27を具備する。
通常貫通孔を有する両面基板は、銅製のプリント回路を
有し、この接点用パッド25は銅製である。
により基板の上部表面に接合されたICチップ11を有
する。このICチップ11は、基板上のプリント回路部
分17にワイヤボンド18により電気的に接続されてい
る。このICチップ11は、標準のプラスチックカプセ
ル材19でカプセル化されている。両面プリント回路基
板13は貫通孔14を具備し、この貫通孔14は貫通孔
の内側にメッキ領域15を有している。このメッキ領域
15は回路基板の上側にある相互接続部位を回路基板の
下側にある相互接続部位に電気的に接続している。この
相互接続部位は、メッキされた貫通孔の周囲にある接点
用パッド16を有する。
分は基板の底部にもある(図示せず)。基板の上側にあ
る回路は、ハンダづけプロセスの間ハンダマスク22に
より保護されている。このメッキ処理された貫通孔14
は、ICチップ11を相互接続用基板20にワイヤボン
ド18とプリント回路部分17とメッキされた貫通孔接
点用パッド16とメッキ領域15と両面プリント回路基
板13の下側のプリント回路部分24と接点用パッド2
5とハンダバンプ26と接点用パッド27を介して接続
する。ハンダバンプは、貫通孔の領域から側面方向に意
図的にずらして、ハンダバンプが貫通孔にしみ出すのを
阻止し、ハンダバンプの完全性を維持している。そのた
めプリント回路部分24がオフセットしたハンダバンプ
26と貫通孔14を接続するのに必要である。
パッド16の上に直接配置する構成が好ましい。この方
法は基板のスペースを削減して、図1のプリント回路部
分24を取り除くことにより相互接続構造の長さを短く
できる。この好ましい方法と従来用いられた構成との比
較を図2に示す。同図において貫通孔31はその周囲に
延びる接点用パッド32を具備している。ハンダバンプ
が接点用パッド32の上に直接配置されると、必要とさ
れる基板領域は左側の貫通孔で示す長さ「a」で表され
る。貫通孔とハンダバンプがずれている要件の場合に
は、ハンダバンプに必要とされる基板領域は寸法「b」
で表される。このずれた相互接続の長さは、約1/2a
だけ長い。
プを貫通孔接点に直接接触させるように移動すると図3
に示したような問題が発生する。図3においては、両面
基板41が基板42にハンダバンプ44,45によりハ
ンダバンプ接合されている。図3のハンダバンプ45
は、貫通孔43と同一の場所を占めている。接合プロセ
スの間ハンダが融けると、ハンダのしみ出しの問題が発
生し、ハンダバンプ45の歪と破壊が起こる。
通孔が図4に示すようにカバーされる。ハンダマスク4
6を用いて貫通孔43をカバーする。その結果ハンダバ
ンプが加熱され、ハンダが融け接合に影響を及ぼすと、
貫通孔内の残留フラックスは、蒸発してその結果「栓を
された状態の」貫通孔43内に閉じ込められた空気が膨
張し、これがハンダバンプが風船のように膨張した状態
になり、これがさらに進むと図4に示すようにハンダバ
ンプが吹き飛ばされる。
ば、貫通孔は図5の51で示すように高融点ハンダ材料
で完全に栓を(充填)する。これにより図3,4で説明
した問題点を解決し、ハンダバンプと貫通孔の一致した
位置取りが可能となる。
即ちハンダ材料の貫通孔へのしみ出しの現象を利用す
る。本発明はハンダ材料を貫通孔に故意にしみ出させる
が、高融点のハンダ材料の選択がこの問題を解決するカ
ギである。高融点ハンダ材料の部分的なしみ出しは、そ
のハンダ材料が貫通孔のハンダバンプ側からしみ出す場
合には、ある種の利益がある。そのため本発明の技術
は、高融点ハンダ材料を基板のハンダバンプ側に形成す
ることである。
る場合にも本発明が摘要される。貫通孔内への部分的な
充填のみが行われると、低融点ハンダ材料が、溶融状態
で栓をした状態の高融点ハンダ材料の表面を濡らし、貫
通孔中に充填されていない空の部分から閉じ込められた
空気とフラックスを逃がすということにより吹き飛ばし
が回避できる。
においては、貫通孔はハンダの濡れ特性により完全に充
填され、それによりハンダバンプは基板のハンダバンプ
側上の貫通孔の上に配置され、そしてハンダ付けされた
構成要素I/Oパッドが基板の上部表面上の貫通孔の
上、あるいはその極近くに配置される。このようにして
貫通孔の相互接続構造の長さは、基板の厚さ、即ち最適
の相互接続長さにより決定される。本発明を定義するた
めに、メッキされた貫通孔をハンダ材料で充填するステ
ップは、貫通孔の断面部分をブロックし、これは貫通孔
の深さの全部あるいは一部を充填することを含む。
とハンダペーストの印刷等の適切な技術により形成でき
る。このアプリケーション用の一般的なハンダバンプの
厚さは、5−30ミル(0.1225−0.735m
m)の間である。上記のプロセスで用いられたハンダバ
ンプの例は、次の通りである。
(の高融点)ハンダの固相点以下でなければならない。
接合用ハンダの固相温度(固相線温度、凝固温度:soli
dus temperatures)は、充填用ハンダの液相温度(液相
線温度、溶融温度:liquidus temperatures) よりも2
0℃以上好ましくは40℃以上低い方が好ましい。前掲
の表から分かることは共通の接合用ハンダの液相温度
は、190℃以下であることである。表中の高融点組成
は、220℃以上の固相温度を有する。一般的に本発明
のためには高融点ハンダは、200℃以上の固相温度を
有する。
内を完全に貫通する貫通孔を有する。貫通孔の相互接続
を複数層のプリント回路基板のレベル間に用い、このこ
とは両面ボードの形態で公知である。本明細書およびク
レーム中では、ここに用いられた両面ボードとは、単一
レベルのボードおよび複数レベルのボードの両方に適用
できる。
るハンダ母材は、一方の基板あるいは両方の基板に形成
することができる。ハンダバンプあるいはハンダボール
は、一方の回路基板に通常形成されるが図5のBGAパ
ッケージにおいては、ハンダ母材は、両面の回路基板に
適用される。
ハンダペーストおよびリフロー技術により適用される。
プリントハンダペーストと、リフローを適用する場合に
は、それらは前述したように、基板の底部表面に適用す
るのが好ましい。貫通孔充填ステップは、銅による貫通
孔のメッキを行った後、行うかあるいは低融点接合用ハ
ンダを形成する前の基板の組立体のいかなる時点で行っ
てもよい。
面プリント回路基板構造体のどのような種類にも適用で
きる。貫通孔を基板の製造中、即ち貫通孔を孔開けしメ
ッキした後、高融点ハンダ材料で充填するのが好まし
い。
両面プリント回路基板の側面図
を比較するための図
ント回路基板を表す側面図
ント回路基板を表す側面図
て本発明によるボールグリッドアレイのパッケージを示
す側面図
Claims (16)
- 【請求項1】 メッキされた貫通孔を具備する両面回路
基板を少なくとも1枚有する複数の相互接続用基板を組
み立てる方法において、 (a)第1ハンダ材料を前記相互接続用基板の少なくと
も一方の基板に形成するステップと、 (b)前記貫通孔を第2ハンダ材料で充填するステップ
と、 (c)前記第1ハンダ材料を、前記第2ハンダ材料の固
相点以下の温度で溶融することにより、前記相互接続用
基板を接合するステップと、 を有し、 前記第2ハンダ材料は、前記第1ハンダ材料の液相点よ
りも20℃以上高い固相点を有することを特徴とする複
数の相互接続用基板の組立方法。 - 【請求項2】 前記相互接続用基板は、ハンダバンプを
用いて接合されることを特徴とする請求項1記載の方
法。 - 【請求項3】 両面回路基板を相互接続用基板に接着す
る方法において、 前記両面回路基板は、 その上部表面上の回路に接続された同じく上部表面上の
第1の相互接続部位と、 その底部側上の第2の相互接続部位と、 前記第1の相互接続部位を第2の相互接続部位に接続す
る前記両面回路基板に開けられたメッキされた貫通孔
と、 を有し、 (a)前記メッキされた貫通孔を第1のハンダ材料で充
填するステップと、 (b)前記両面回路基板を相互接続用基板に第2ハンダ
材料のハンダバンプの列を用いて取り付けるステップ
と、 を有し、前記ハンダバンプのアレイは、前記両面回路基
板の第2の相互接続部位に取り付けられ、 前記第1ハンダ材料の固相温度は、前記第2ハンダ材料
の液相温度よりも20℃以上高いことを特徴とする両面
回路ボードを相互接続用基板に取り付ける方法。 - 【請求項4】 前記(a)のステップは、前記第1ハン
ダ材料を前記両面回路ボードの底部側に形成するステッ
プを含むことを特徴とする請求項3記載の方法。 - 【請求項5】 相互接続用基板にハンダバンプのアレイ
で取り付けられた両面回路ボードを有する相互接続組立
体において、 前記両面回路基板は、 その上部表面上の回路に接続された同じく上部表面上の
第1の相互接続部位と、 その底部側上の第2の相互接続部位と、 前記第1の相互接続部位を第2の相互接続部位に接続す
る前記両面回路基板に開けられたメッキされた貫通孔
と、 を有し、 前記貫通孔は、第1ハンダ材料で充填され、 前記ハンダバンプのアレイの1つは前記回路基板の第2
相互接続部位に取り付けられることを特徴とする相互接
続組立体。 - 【請求項6】 前記第1ハンダ材料の固相温度は、前記
第2相互接続部位に取り付けられたハンダバンプの液相
温度よりも20℃以上高いことを特徴とする請求項5記
載の組立体。 - 【請求項7】 前記第1相互接続部位は、前記両面回路
基板の上部側の回路のI/Oパッドであることを特徴と
する請求項6記載の組立体。 - 【請求項8】 両面回路ボードを有する相互接続組立体
において、 前記両面回路基板は、 その上部表面上の第1の相互接続部位と、 その底部側上の第2の相互接続部位と、 前記第1の相互接続部位を第2の相互接続部位に接続す
る前記両面回路基板に開けられたメッキされた貫通孔
と、 を有し、 前記メッキされた貫通孔は、200℃以上の固相温度を
有するハンダ材料で充填されることを特徴とする相互接
続組立体。 - 【請求項9】 前記第1相互接続部位は、前記両面回路
基板の上部側の回路のI/Oパッドであることを特徴と
する請求項8記載の組立体。 - 【請求項10】 両面回路ボードを有する相互接続組立
体において、 前記両面回路基板は、 その上部表面上の第1の相互接続部位と、 その底部側上の第2の相互接続部位と、 前記第1の相互接続部位を第2の相互接続部位に接続す
る前記両面回路基板に開けられたメッキされた貫通孔
と、 前記両面回路ボードの底部側に取り付けられたハンダバ
ンプのアレイと、 を有し、 前記ハンダバンプは、第1ハンダ材料を有し、 前記メッキされた貫通孔は、第2ハンダ材料で充填さ
れ、 前記第2ハンダ材料の固相温度は、前記第1ハンダ材料
の液相温度よりも20℃以上高いことを特徴とする相互
接続組立体。 - 【請求項11】 前記第1相互接続部位は、前記両面回
路基板の上部側の回路のI/Oパッドであることを特徴
とする請求項10記載の組立体。 - 【請求項12】 前記第1ハンダ材料の液相温度は、1
90℃以下であることを特徴とする請求項10記載の組
立体。 - 【請求項13】 前記第2ハンダ材料の固相温度は、2
20℃以上であることを特徴とする請求項12記載の組
立体。 - 【請求項14】 前記ハンダバンプは、ハンダボールで
あり、前記相互接続組立体は、ボールグリッドアレイで
あることを特徴とする請求項10記載の組立体。 - 【請求項15】 前記ハンダバンプは、前記両面回路ボ
ードにハンダパッドで固着されることを特徴とする請求
項10記載の組立体。 - 【請求項16】 前記ハンダパッドは、前記メッキされ
た貫通孔に配置されることを特徴とする請求項15記載
の組立体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/041157 | 1998-03-12 | ||
US09/041,157 US6013877A (en) | 1998-03-12 | 1998-03-12 | Solder bonding printed circuit boards |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11330164A JPH11330164A (ja) | 1999-11-30 |
JP3352970B2 true JP3352970B2 (ja) | 2002-12-03 |
Family
ID=21915051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06412499A Expired - Fee Related JP3352970B2 (ja) | 1998-03-12 | 1999-03-10 | 複数の相互接続基板の組立方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6013877A (ja) |
EP (1) | EP0942636A3 (ja) |
JP (1) | JP3352970B2 (ja) |
KR (1) | KR19990077732A (ja) |
Families Citing this family (83)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10275966A (ja) * | 1997-01-30 | 1998-10-13 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
US6406939B1 (en) | 1998-05-02 | 2002-06-18 | Charles W. C. Lin | Flip chip assembly with via interconnection |
SG75841A1 (en) | 1998-05-02 | 2000-10-24 | Eriston Invest Pte Ltd | Flip chip assembly with via interconnection |
KR100302593B1 (ko) * | 1998-10-24 | 2001-09-22 | 김영환 | 반도체패키지및그제조방법 |
RU2134498C1 (ru) * | 1998-12-08 | 1999-08-10 | Таран Александр Иванович | Контактный узел |
KR100882173B1 (ko) * | 1998-12-16 | 2009-02-06 | 이비덴 가부시키가이샤 | 도전성접속핀 및 패키지기판 |
SG82591A1 (en) * | 1998-12-17 | 2001-08-21 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with solder via |
TW522536B (en) | 1998-12-17 | 2003-03-01 | Wen-Chiang Lin | Bumpless flip chip assembly with strips-in-via and plating |
SG82590A1 (en) | 1998-12-17 | 2001-08-21 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with strips and via-fill |
US6316737B1 (en) * | 1999-09-09 | 2001-11-13 | Vlt Corporation | Making a connection between a component and a circuit board |
JP3664001B2 (ja) * | 1999-10-25 | 2005-06-22 | 株式会社村田製作所 | モジュール基板の製造方法 |
US6274474B1 (en) * | 1999-10-25 | 2001-08-14 | International Business Machines Corporation | Method of forming BGA interconnections having mixed solder profiles |
WO2001047013A1 (en) * | 1999-12-21 | 2001-06-28 | Advanced Micro Devices, Inc. | Organic packages with solders for reliable flip chip connections |
US20010028556A1 (en) * | 2000-04-11 | 2001-10-11 | Qun Lu | Printed circuit board assembly |
US6350633B1 (en) | 2000-08-22 | 2002-02-26 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint |
US6436734B1 (en) | 2000-08-22 | 2002-08-20 | Charles W. C. Lin | Method of making a support circuit for a semiconductor chip assembly |
US6403460B1 (en) | 2000-08-22 | 2002-06-11 | Charles W. C. Lin | Method of making a semiconductor chip assembly |
US6660626B1 (en) | 2000-08-22 | 2003-12-09 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint |
US6562657B1 (en) | 2000-08-22 | 2003-05-13 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint |
US6402970B1 (en) | 2000-08-22 | 2002-06-11 | Charles W. C. Lin | Method of making a support circuit for a semiconductor chip assembly |
US6551861B1 (en) | 2000-08-22 | 2003-04-22 | Charles W. C. Lin | Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive |
US6562709B1 (en) | 2000-08-22 | 2003-05-13 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint |
US6350386B1 (en) | 2000-09-20 | 2002-02-26 | Charles W. C. Lin | Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly |
US6511865B1 (en) | 2000-09-20 | 2003-01-28 | Charles W. C. Lin | Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly |
US6350632B1 (en) | 2000-09-20 | 2002-02-26 | Charles W. C. Lin | Semiconductor chip assembly with ball bond connection joint |
US6448108B1 (en) | 2000-10-02 | 2002-09-10 | Charles W. C. Lin | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment |
US6544813B1 (en) | 2000-10-02 | 2003-04-08 | Charles W. C. Lin | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment |
US6492252B1 (en) | 2000-10-13 | 2002-12-10 | Bridge Semiconductor Corporation | Method of connecting a bumped conductive trace to a semiconductor chip |
US6673710B1 (en) | 2000-10-13 | 2004-01-06 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip |
US7414319B2 (en) * | 2000-10-13 | 2008-08-19 | Bridge Semiconductor Corporation | Semiconductor chip assembly with metal containment wall and solder terminal |
US6667229B1 (en) | 2000-10-13 | 2003-12-23 | Bridge Semiconductor Corporation | Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip |
US6576539B1 (en) | 2000-10-13 | 2003-06-10 | Charles W.C. Lin | Semiconductor chip assembly with interlocked conductive trace |
US6548393B1 (en) | 2000-10-13 | 2003-04-15 | Charles W. C. Lin | Semiconductor chip assembly with hardened connection joint |
US6440835B1 (en) | 2000-10-13 | 2002-08-27 | Charles W. C. Lin | Method of connecting a conductive trace to a semiconductor chip |
US6699780B1 (en) | 2000-10-13 | 2004-03-02 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching |
US6576493B1 (en) | 2000-10-13 | 2003-06-10 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps |
US6537851B1 (en) | 2000-10-13 | 2003-03-25 | Bridge Semiconductor Corporation | Method of connecting a bumped compliant conductive trace to a semiconductor chip |
US6740576B1 (en) | 2000-10-13 | 2004-05-25 | Bridge Semiconductor Corporation | Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly |
JP3420203B2 (ja) * | 2000-10-27 | 2003-06-23 | Necエレクトロニクス株式会社 | ハンダバンプの形成方法 |
US6586744B1 (en) * | 2000-11-24 | 2003-07-01 | Marconi Medical Systems, Inc. | Method of cooling high density electronics |
US6444489B1 (en) | 2000-12-15 | 2002-09-03 | Charles W. C. Lin | Semiconductor chip assembly with bumped molded substrate |
US6653170B1 (en) | 2001-02-06 | 2003-11-25 | Charles W. C. Lin | Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit |
US20020127771A1 (en) * | 2001-03-12 | 2002-09-12 | Salman Akram | Multiple die package |
SG95637A1 (en) * | 2001-03-15 | 2003-04-23 | Micron Technology Inc | Semiconductor/printed circuit board assembly, and computer system |
US6441483B1 (en) * | 2001-03-30 | 2002-08-27 | Micron Technology, Inc. | Die stacking scheme |
US6686664B2 (en) * | 2001-04-30 | 2004-02-03 | International Business Machines Corporation | Structure to accommodate increase in volume expansion during solder reflow |
FR2828983A1 (fr) * | 2001-08-23 | 2003-02-28 | Novatec | Interface d'interconnexion electrique et d'absorption de contraintes thermomecaniques et procede de realisation |
WO2003046610A1 (en) * | 2001-11-21 | 2003-06-05 | Koninklijke Philips Electronics N.V. | Method of cooling high density electronics |
US7190060B1 (en) | 2002-01-09 | 2007-03-13 | Bridge Semiconductor Corporation | Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same |
US6936495B1 (en) | 2002-01-09 | 2005-08-30 | Bridge Semiconductor Corporation | Method of making an optoelectronic semiconductor package device |
US6891276B1 (en) | 2002-01-09 | 2005-05-10 | Bridge Semiconductor Corporation | Semiconductor package device |
US6987034B1 (en) | 2002-01-09 | 2006-01-17 | Bridge Semiconductor Corporation | Method of making a semiconductor package device that includes singulating and trimming a lead |
SG115459A1 (en) | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Flip chip packaging using recessed interposer terminals |
JP3560599B2 (ja) * | 2002-04-26 | 2004-09-02 | 松下電器産業株式会社 | 電子回路装置 |
US7042098B2 (en) * | 2003-07-07 | 2006-05-09 | Freescale Semiconductor,Inc | Bonding pad for a packaged integrated circuit |
US7993983B1 (en) | 2003-11-17 | 2011-08-09 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with chip and encapsulant grinding |
US7425759B1 (en) | 2003-11-20 | 2008-09-16 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped terminal and filler |
US7538415B1 (en) | 2003-11-20 | 2009-05-26 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped terminal, filler and insulative base |
US6888360B1 (en) * | 2004-02-20 | 2005-05-03 | Research In Motion Limited | Surface mount technology evaluation board having varied board pad characteristics |
US6988899B2 (en) * | 2004-04-19 | 2006-01-24 | General Electric Company | Electronic assembly, and apparatus and method for the assembly thereof |
US7217597B2 (en) | 2004-06-22 | 2007-05-15 | Micron Technology, Inc. | Die stacking scheme |
US7750483B1 (en) | 2004-11-10 | 2010-07-06 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal |
US7838779B2 (en) * | 2005-06-17 | 2010-11-23 | Nec Corporation | Wiring board, method for manufacturing same, and semiconductor package |
US7298036B2 (en) * | 2005-11-18 | 2007-11-20 | Lsi Corporation | Scaling of functional assignments in packages |
US7323968B2 (en) * | 2005-12-09 | 2008-01-29 | Sony Corporation | Cross-phase adapter for powerline communications (PLC) network |
US7811863B1 (en) | 2006-10-26 | 2010-10-12 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment |
JP5194471B2 (ja) * | 2007-02-06 | 2013-05-08 | パナソニック株式会社 | 半導体装置 |
US8134235B2 (en) | 2007-04-23 | 2012-03-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Three-dimensional semiconductor device |
US8143631B2 (en) | 2008-03-06 | 2012-03-27 | Metrospec Technology Llc | Layered structure for use with high power light emitting diode systems |
US10334735B2 (en) | 2008-02-14 | 2019-06-25 | Metrospec Technology, L.L.C. | LED lighting systems and methods |
US11266014B2 (en) | 2008-02-14 | 2022-03-01 | Metrospec Technology, L.L.C. | LED lighting systems and method |
US8851356B1 (en) | 2008-02-14 | 2014-10-07 | Metrospec Technology, L.L.C. | Flexible circuit board interconnection and methods |
US8007286B1 (en) | 2008-03-18 | 2011-08-30 | Metrospec Technology, Llc | Circuit boards interconnected by overlapping plated through holes portions |
US8410720B2 (en) | 2008-04-07 | 2013-04-02 | Metrospec Technology, LLC. | Solid state lighting circuit and controls |
US8053900B2 (en) * | 2008-10-21 | 2011-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate vias (TSVs) electrically connected to a bond pad design with reduced dishing effect |
DE102010003533B4 (de) * | 2010-03-31 | 2013-12-24 | Infineon Technologies Ag | Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung |
JP2014192476A (ja) * | 2013-03-28 | 2014-10-06 | Fujitsu Ltd | プリント基板の半田実装方法及び半田実装構造 |
CN103464852B (zh) * | 2013-07-10 | 2015-10-07 | 南京信息职业技术学院 | 一种电子器件三维回流焊方法 |
EP3236244A4 (en) * | 2014-12-19 | 2018-11-14 | Satake Corporation | Grain quality discrimination device |
EP3274124A1 (en) * | 2015-03-26 | 2018-01-31 | SABIC Global Technologies B.V. | Use of dynamic cross-linked polymer compositions in soldering applications |
US9883582B2 (en) * | 2015-11-20 | 2018-01-30 | Hamilton Sundstrand Corporation | Circuit boards and circuit board assemblies |
US10461021B2 (en) | 2017-02-28 | 2019-10-29 | Deere & Company | Electronic assembly with enhanced thermal dissipation |
US10849200B2 (en) | 2018-09-28 | 2020-11-24 | Metrospec Technology, L.L.C. | Solid state lighting circuit with current bias and method of controlling thereof |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3684602D1 (de) * | 1986-10-08 | 1992-04-30 | Ibm | Verfahren zum herstellen von loetkontakten fuer ein keramisches modul ohne steckerstifte. |
US5061548A (en) * | 1987-02-17 | 1991-10-29 | Rogers Corporation | Ceramic filled fluoropolymeric composite material |
US5611140A (en) * | 1989-12-18 | 1997-03-18 | Epoxy Technology, Inc. | Method of forming electrically conductive polymer interconnects on electrical substrates |
US5865365A (en) * | 1991-02-19 | 1999-02-02 | Hitachi, Ltd. | Method of fabricating an electronic circuit device |
US5337219A (en) * | 1991-06-24 | 1994-08-09 | International Business Machines Corporation | Electronic package |
JP2716336B2 (ja) * | 1993-03-10 | 1998-02-18 | 日本電気株式会社 | 集積回路装置 |
US5275330A (en) * | 1993-04-12 | 1994-01-04 | International Business Machines Corp. | Solder ball connect pad-on-via assembly process |
US5463191A (en) * | 1994-03-14 | 1995-10-31 | Dell Usa, L.P. | Circuit board having an improved fine pitch ball grid array and method of assembly therefor |
JPH07321437A (ja) * | 1994-05-25 | 1995-12-08 | Hitachi Ltd | 実装構造 |
US5506754A (en) * | 1994-06-29 | 1996-04-09 | Thin Film Technology Corp. | Thermally matched electronic components |
JP3076953B2 (ja) * | 1994-08-09 | 2000-08-14 | 株式会社三井ハイテック | Tga型半導体装置 |
CA2156795C (en) * | 1994-08-31 | 1999-08-17 | Yuzo Shimada | An electronic device assembly and a manufacturing method of the same |
US5761051A (en) * | 1994-12-29 | 1998-06-02 | Compaq Computer Corporation | Multi-layer circuit board having a supply bus and discrete voltage supply planes |
JP2735045B2 (ja) * | 1995-09-18 | 1998-04-02 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP2820108B2 (ja) * | 1996-03-13 | 1998-11-05 | 日本電気株式会社 | 電子部品の実装構造およびその製造方法 |
US5764485A (en) * | 1996-04-19 | 1998-06-09 | Lebaschi; Ali | Multi-layer PCB blockade-via pad-connection |
US5796038A (en) * | 1997-06-16 | 1998-08-18 | Vlsi Technology, Inc. | Technique to produce cavity-up HBGA packages |
-
1998
- 1998-03-12 US US09/041,157 patent/US6013877A/en not_active Expired - Lifetime
- 1998-04-27 US US09/067,271 patent/US6100475A/en not_active Expired - Lifetime
-
1999
- 1999-03-02 EP EP99301531A patent/EP0942636A3/en not_active Withdrawn
- 1999-03-10 KR KR1019990007851A patent/KR19990077732A/ko not_active Application Discontinuation
- 1999-03-10 JP JP06412499A patent/JP3352970B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11330164A (ja) | 1999-11-30 |
US6100475A (en) | 2000-08-08 |
EP0942636A2 (en) | 1999-09-15 |
EP0942636A3 (en) | 2001-03-14 |
US6013877A (en) | 2000-01-11 |
KR19990077732A (ko) | 1999-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3352970B2 (ja) | 複数の相互接続基板の組立方法 | |
US5715144A (en) | Multi-layer, multi-chip pyramid and circuit board structure | |
US5907903A (en) | Multi-layer-multi-chip pyramid and circuit board structure and method of forming same | |
US6037665A (en) | Mounting assembly of integrated circuit device and method for production thereof | |
US6659512B1 (en) | Integrated circuit package employing flip-chip technology and method of assembly | |
US7049692B2 (en) | Stacked semiconductor device | |
US6514845B1 (en) | Solder ball contact and method | |
US20010018231A1 (en) | Bumpless flip chip assembly with strips and via-fill | |
KR100244965B1 (ko) | 인쇄회로기판과 볼 그리드 어레이 패키지의 제조 방법 | |
US20070176297A1 (en) | Reworkable stacked chip assembly | |
US20070023910A1 (en) | Dual BGA alloy structure for improved board-level reliability performance | |
US6812570B2 (en) | Organic packages having low tin solder connections | |
US6229207B1 (en) | Organic pin grid array flip chip carrier package | |
US6984792B2 (en) | Dielectric interposer for chip to substrate soldering | |
US6284984B1 (en) | Printed circuit board, for mounting BGA elements and a manufacturing method of a printed circuit board for mounting BGA elements | |
JP2005216696A (ja) | 中継基板、中継基板付き基板 | |
KR100839075B1 (ko) | 아이씨 패키지 및 그 제조방법 | |
JP4629912B2 (ja) | はんだバンプの形成方法 | |
KR100746365B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
JP2715945B2 (ja) | ボールグリッドアレイパッケージの実装構造 | |
JP4802679B2 (ja) | 電子回路基板の実装方法 | |
JP3563170B2 (ja) | 半導体装置の製造方法 | |
JPH0945807A (ja) | 半導体装置 | |
US20020170746A1 (en) | Organic packages with solders for reliable flip chip connections | |
JP3465809B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100920 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110920 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120920 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130920 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |