JP2820108B2 - 電子部品の実装構造およびその製造方法 - Google Patents

電子部品の実装構造およびその製造方法

Info

Publication number
JP2820108B2
JP2820108B2 JP8055683A JP5568396A JP2820108B2 JP 2820108 B2 JP2820108 B2 JP 2820108B2 JP 8055683 A JP8055683 A JP 8055683A JP 5568396 A JP5568396 A JP 5568396A JP 2820108 B2 JP2820108 B2 JP 2820108B2
Authority
JP
Japan
Prior art keywords
hole
flexible
solder
mounting structure
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8055683A
Other languages
English (en)
Other versions
JPH09246683A (ja
Inventor
龍雄 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8055683A priority Critical patent/JP2820108B2/ja
Priority to CA002199796A priority patent/CA2199796C/en
Priority to US08/816,671 priority patent/US5892657A/en
Priority to EP97104269A priority patent/EP0795906A3/en
Publication of JPH09246683A publication Critical patent/JPH09246683A/ja
Application granted granted Critical
Publication of JP2820108B2 publication Critical patent/JP2820108B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は、電子部品の実装構
造に関し、特に複数の基板が積層される電子部品の実装
構造に関する。
【０００１】
【従来の技術】複数の基板が積層される実装構造の従来
技術の一例は、ラオ・アール・ツンマラ、エウゲン・ジ
ェイ・リマスツキー共著、１９８９年ファン・ノストラ
ンド・ラインホルド社刊行の「マイクロエレクトロニク
ス・パッケージング・ハンドブック」（Rao R. Tummal
a, Eugene J. Rymaszewski, "Microelectronics Packag
ing Hnadbook", 1989, Van Nostrand Reinhold, New Yo
rk）第４６２頁から第４６４頁に記載されている。
【０００２】同文献第７−７図を参照すると、この技術
では、２つのセラミック基板が積層される。これらセラ
ミック基板間は、上部基板の下面から突出したピンを、
下部基板の上面上ハンダ付けすることにより接続されて
いる。
【０００３】
【発明が解決しようとする課題】この従来技術では、次
のような問題があった。
【０００４】第１に、基板間の接続状態が確認し難い。
接続部分が上部基板に被覆されるためである。
【０００５】第２に、設計変更に長時間を要する。テー
プ・オウトメイティッド・ボンディング（ＴＡＢ）テー
プなどの可撓性基板に比べて、セラミック基板の設計変
更が長時間を要するためである。具体的には、ＴＡＢテ
ープの設計変更が数日で完了するのに対し、セラミック
基板の設計変更には数カ月を要する。特に時間を要する
のは、内部配線のマスクやスクリーンの変更工程であ
る。
【０００６】このような従来技術の問題に鑑み、本発明
の第１の目的は、基板間の接続状態の確認が容易な電子
部品の実装構造を提供することにある。
【０００７】本発明の第２の目的は、短時間に設計変更
できる電子部品の実装構造を提供することにある。
【０００８】本発明の第３の目的は、電子部品間の接続
配線長を短縮することにある。
【０００９】
【課題を解決するための手段】本発明の電子部品の実装
構造は、各々がスルーホールを有する積層された複数の
可撓性基板を含み、前記複数の可撓性基板の前記スルー
ホールのうち前記可撓性基板の積層方向に隣接するもの
同士がハンダ接続される。
【００１０】このような実装構造の製造方法は、第１の
スルーホールを有する第１の可撓性基板と第２のスルー
ホールを有する第２の可撓性基板とを含む電子部品の実
装構造の製造方法において、前記第１のスルーホールの
上にハンダを位置づける第１のステップと、前記第２の
スルーホールが前記ハンダと対向するように前記第２の
可撓性基板を位置づける第２のステップと、前記ハンダ
を溶解し、前記ハンダの少なくとも一部を前記第２のス
ルーホール内に移動させ、前記ハンダにより前記第１お
よび第２のスルーホールを接続する第３のステップとを
含む。
【００１１】また、他の製造方法は、各々がスルーホー
ルを有する積層された複数の可撓性基板を接続するため
の電子部品の実装構造の製造方法おいて、前記複数の可
撓性基板のスルーホールのうち前記可撓性基板の積層方
向に隣接するもの同士をハンダで接続する第１のステッ
プと、前記複数の可撓性基板のうち最上のものの前記ス
ルーホール内に前記ハンダが出現したことにより、前記
スルーホール間の接続状態を確認する第２のステップと
を含む。
【００１２】
【発明の実施の形態】次に本発明の第１の実施例につい
て、図面を参照して説明する。
【００１３】図１を参照すると、本発明の第１の実施例
の電子部品の実装構造は、配線基板３０と配線基板３０
の上面に積層された複数のフィルムキャリア１を含む。
図１には、４層のフィルムキャリア１ａ〜１ｄが図示さ
れているが、フィルムキャリア１の層数に制約はない。
隣接するフィルムキャリア１の間は、後述する接続構造
により接続されている。各フィルムキャリア１の中央部
には、ＬＳＩチップ２０が実装されている。ＬＳＩチッ
プ２０の回路面は、プラスチックモールド樹脂２２で被
覆されている。隣接するＬＳＩチップ２０の間には、図
示しない伝熱板が介在する。伝熱板は、銅−タングステ
ン合金などの良熱伝導性材料で形成される。配線基板３
０の下面には、複数の入出力ピン５０が立設されてい
る。
【００１４】図２および図３を参照すると、各々のフィ
ルムキャリア１は、可撓性フィルム１０を含む。可撓性
フィルム１０の材料は、ポリイミド樹脂やエポキシ樹脂
などの絶縁材料である。可撓性フィルム１０は、一辺約
５０ｍｍの正方形を呈す。可撓性フィルム１０は、約５
０μｍの厚さを有し、可撓性を示す。
【００１５】可撓性フィルム１０の中央部には、ＬＳＩ
チップ２０を収容するためのデバイスホールが設けられ
る。デバイスホールの外側には、複数のスルーホール１
２が格子状に配置される。格子間隔は約１．２７ｍｍで
ある。スルーホール１２の直径は、約１００μｍであ
る。スルーホール１２の周囲及び内側面には、導体パタ
ーンであるランド１３が設けられる。ランド１３の直径
は、約３００μｍである。
【００１６】可撓性フィルム１０上には、配線パターン
１１が設けられる。配線パターン１１の線幅は、約５０
μｍである。配線パターン１１の一端は、スルーホール
１２に接続される。配線パターン１１の他端は、デバイ
スホールの周縁において、ビームリード１４の一端に接
続される。ビームリード１４の他端は、デバイスホール
の内部に突出し、ＬＳＩチップ２０の接続端子に接続さ
れる。
【００１７】フィルムキャリア１の製造およびＬＳＩチ
ップ２０の実装には、テープ・オートメイティッド・ボ
ンディング（ＴＡＢ）技術を利用できる。ＴＡＢ技術の
詳細は、例えば、ラオ・アール・ツンマラ、エウゲン・
ジェイ・リマスツキー共著、１９８９年ファン・ノスト
ランド・ラインホルド社刊行の「マイクロエレクトロニ
クス・パッケージング・ハンドブック」（Rao R. Tumma
la, Eugene J. Rymaszewski, "Microelectronics Packa
ging Hnadbook", 1989, Van Nostrand Reinhold, New Y
ork）第４０９頁〜第４５４頁に記載されている。ＴＡ
Ｂ技術で製造されたフィルムキャリア１は、ＴＡＢテー
プキャリアと呼称される。
【００１８】配線基板３０の材料は、ガラス繊維で補強
されたエポキシ樹脂やポリイミド樹脂などである。配線
基板３０は、一辺約６０ｍｍの正方形を呈する。配線基
板３０は約２．５ｍｍの厚さを有し、堅固な剛性を示
す。配線基板３０は、多層配線基板である。配線基板３
０の内部には、接地配線層３４および３６と、電源配線
層３５および３７とが設けられる。
【００１９】配線基板３０の上面には、複数のパッド３
１が設けられる。パッド３１は、フィルムキャリア１の
スルーホール１２に対応する位置に配置される。つま
り、パッド３１は格子状に配置される。格子間隔は約
１．２７ｍｍである。配線基板３０の上面のパッド３１
を除く領域には、ソルダーレジスト３２が被覆されてい
る。
【００２０】配線基板３０の下面には、複数の入出力ピ
ン５０が立設される。入出力ピン５０は格子状に配置さ
れる。格子間隔は、約１．２７ｍｍである。実装構造が
マザーボードに実装されるとき、入出力ピン５０がこの
マザーボードに接続される。入出力ピン５０を配線基板
３０の下面全面に配置したので、ＬＳＩチップ２０の直
下もしくはその近傍の入出力ピン５０を利用して、配線
の長さを最短にできる。
【００２１】図３を参照すると、入出力ピン５０の一端
は、配線基板３０の穴部３８に挿入される。入出力ピン
５０の挿入部分には、絶縁皮膜５５が被覆されている。
絶縁皮膜５５の一部は除去され、この部分から入出力ピ
ン５０の側面が露出する。絶縁皮膜５５の除去部分に応
じて、３種の入出力ピン５１〜５３が用意されている。
入出力ピン５１では、上部の絶縁皮膜５５が除去されて
いる。このため、入出力ピン５１は電源配線層３５に接
続する。入出力ピン５２では、下部の絶縁皮膜５５が除
去される。入出力ピン５２は電源配線層３７に接続す
る。入出力ピン５３では、中間部の絶縁皮膜５５が除去
されている。入出力ピン５３は接地配線層３６に接続す
る。このように、ピン種の選択により、配線基板３０の
内部配線層と入出力ピン５０とを選択的に接続できる。
また、配線基板３０には、信号ピン用のスルーホールも
設けられている。信号ピン用のスルーホールには、絶縁
被覆のないピンが挿入される。
【００２２】図２及び図３を参照すると、最上のフィル
ムキャリア１ｄに実装されたＬＳＩチップ２０の上に
は、放熱用のヒートシンク６０が取り付けられる。
【００２３】次に、フィルムキャリア１ａ〜１ｄ間の接
続構造について説明する。
【００２４】図３を参照すると、フィルムキャリア１ａ
〜１ｄのスルーホール１２ａ〜１２ｄは、配線基板３０
のパッド３１上に一直線上に位置づけられる。これらス
ルーホール１２ａ〜１２ｄは、ハンダ１５により接続さ
れる。ハンダ１５は、スルーホール１２ａ〜１２ｄの内
部に充填されている。
【００２５】次に、本実施例の実装構造の製造方法につ
いて、図面を参照して説明する。具体的には、フィルム
キャリア１ａおよび１ｂを配線基板３０上に積層する方
法について説明する。この積層方法では、複数のフィル
ムキャリア１が一度に接続される。
【００２６】図４（ａ）を参照すると、第１のステップ
において、配線基板３０のパッド３１上にハンダ１５が
位置づけられる。例えば、クリーム状のハンダ１５が、
パッド３１上に印刷される。
【００２７】図４（ｂ）を参照すると、第２のステップ
において、積層されたフィルムキャリア１ａおよび１ｂ
が、ハンダ１５の上に位置づけられる。
【００２８】図４（ｃ）を参照すると、第３のステップ
において、ハンダ１５が加熱される。ハンダ１５は溶解
し、その一部はスルーホール１２ａおよび１２ｂの内部
へ吸い上げられる。この後、ハンダ１５が冷却され、パ
ッド３１とスルーホール１２ａおよび１２ｂが接続され
る。
【００２９】次に、他の積層方法について説明する。こ
の積層方法では、フィルムキャリア１が順次積層され
る。
【００３０】図５（ａ）を参照すると、第１のステップ
において、パッド３１の上にハンダ１５ａが位置づけら
れる。
【００３１】図５（ｂ）を参照すると、第２のステップ
において、図４（ｂ）および（ｃ）と同様の方法で、フ
ィルムキャリア１ａのスルーホール１２ａがパッド３１
に接続される。
【００３２】図５（ｃ）を参照すると、第３のステップ
において、ハンダ１５ａの上にハンダ１５ｂが位置づけ
られる。ハンダ１５ｂの融点は、ハンダ１５ａのものよ
り高い。
【００３３】図５（ｄ）を参照すると、第４のステップ
において、図４（ｂ）および（ｃ）と同様の方法で、フ
ィルムキャリア１ｂのスルーホール１２ｂがスルーホー
ル１２ａに接続される。ハンダ１５ｂの加熱温度は、ハ
ンダ１５ａの融点より低い。このため、ハンダ１５ａは
第４のステップで溶解しない。
【００３４】以上の製造方法では、スルーホール１２ａ
および１２ｂの接続状態を容易に確認できる。具体的に
は、最上のスルーホール１２ｂの内部にハンダ１５が出
現したことを確認すればよい。これは、フィルムキャリ
ア１ｂを上方から目視するだけで確認できる。
【００３５】第１の実施例において、ＬＳＩチップ２０
の一辺が２０ｍｍとし、ＬＳＩチップ２０と熱伝導板と
プラスチックモールド樹脂２０とを合わせた高さを１ｍ
ｍとし、ＬＳＩチップ２０が２ｍｍの間隔で積層される
とし、フィルムキャリア１の一辺を５０ｍｍとし、１つ
のフィルムキャリア１に４つのＬＳＩチップ２０が実装
されるとすると、１６個のＬＳＩチップ２０は、１辺４
０ｍｍ，高さ４ｍｍの正四角柱の領域内に配置される。
これらＬＳＩチップ２０の配線領域は、一辺５０ｍｍ、
高さ４ｍｍの正四角柱になる。したがって、ＬＳＩチッ
プ２０が３次元直行系配線で相互接続されるとき、最遠
のＬＳＩチップ２０間を結ぶ配線長は、１０４ｍｍ以下
となる。
【００３６】一方、上述した１６個のＬＳＩチップ２０
を１層の基板に実装したとき、ＬＳＩチップ２０の実装
領域は１辺８０ｍｍの正方形となる。この構造におい
て、最遠のＬＳＩチップ２０同士を結ぶ配線長は、約１
６０ｍｍに及ぶ。このように、本発明によるとＬＳＩチ
ップ２０間の配線長を短縮できる。
【００３７】次に、本発明の第２の実施例について、図
面を参照して説明する。第２の実施例の特徴はスルーホ
ール１２の構造にある。他の構造は第１の実施例のもの
と本質的に同じである。
【００３８】図６を参照すると、第２の実施例のスルー
ホール１２にはテーパが設けられている。
【００３９】次に、本発明の第３の実施例について、図
面を参照して説明する。第２の実施例の特徴は、設計変
更を容易にするための設計変更用フィルムキャリアにあ
る。他の構造は、第１の実施例のものと本質的に同じで
ある。設計変更用フィルムキャリアには、切断手段、接
続手段、および、切換手段が適宜設けられ、これら手段
の組合せにより設計変更が実現される。
【００４０】図７（ａ）を参照すると、設計変更用フィ
ルムキャリア４の切断手段は、スルーホールを設けない
ことによって実現される。フィルムキャリア１は、格子
点上にスルーホール１２が設けられている。しかし、設
計変更用フィルムキャリア４は、この格子点上にスルー
ホールを持たず、上下面間は絶縁されている。スルーホ
ールに代わって、設計変更用フィルムキャリア４の上面
にはランド４１が設けられる。ランド４１は、フィルム
キャリア１のスルーホール１２にハンダ接続される。こ
のようにして、信号スルーホール３３とスルーホール１
２とが電気的に切断される。なお、設計変更用フィルム
キャリア４の可撓性フィルム４０の材料、寸法、およ
び、形状は、可撓性フィルム１０のものと同じで良い。
【００４１】図７（ｂ）を参照すると、設計変更用フィ
ルムキャリア４の接続手段は、設計変更用フィルムキャ
リア４上に設けられた配線パターン４３により実現され
る。配線パターン４３は、設計変更用フィルムキャリア
４のスルーホール４２１およびスルーホール４２２を接
続する。これにより、信号スルーホール３３１と信号ス
ルーホール３３２とが接続される。
【００４２】図７（ｃ）を参照すると、設計変更用フィ
ルムキャリア４の切換手段は、切断手段と接続手段の組
合せで実現される。フィルムキャリア１は格子点上にス
ルーホール１２有する。しかし、設計変更用フィルムキ
ャリア４は、この格子点にスルーホール１２を有さな
い。このため、スルーホール１２は信号スルーホール３
３１と電気的に切断される。スルーホールの代わりに、
設計変更用フィルムキャリア４の上面には、ランド４４
が設けられる。ランド４４は、配線パターン４３を介し
てスルーホール４２に接続される。スルーホール４２
は、スルーホール１２とは別の格子点に位置する。この
ようにして、本来は信号スルーホール３３１に接続さる
はずのスルーホール１２を、信号スルーホール３３２に
切換接続することができる。
【００４３】切断手段、接続手段、および、切換手段を
組み合わせることにより、様々な設計変更に対応でき
る。多層配線基板に比べて、設計変更用フィルムキャリ
ア４は短時間で作成できる。このため、実装構造を短時
間で設計変更できる。現在のところ、設計変更用フィル
ムキャリア４は２〜３日程度で作成できる。
【００４４】本実施例では、配線基板３０と最下層のフ
ィルムキャリア１の間に、設計変更用フィルムキャリア
４を設置した。しかし、設計変更用フィルムキャリア４
を他の層間位置に設置することも可能である。また、複
数の設計変更用フィルムキャリア４を用いても良い。
【００４５】次に、本発明の第４の実施例について、図
面を参照して説明する。
【００４６】図８を参照すると、本実施例の特徴は、ヒ
ートシンク６０を支持するための支持部材６１を設けた
ことにある。他の構造は、第１の実施例のものと本質的
に同じである。
【００４７】支持部材６１は柱状の脚部とこの脚部の上
に設けられた板部とを有する。支持部材６１の脚部は、
可撓性フィルム１０に設けられた穴に挿入され、配線基
板３０上に固定される。このとき、最上のフィルムキャ
リア１のＬＳＩチップ２０と、支持部材６１の板部の下
面とが接触する。板部は、最上のスルーホール１２を収
容する穴を有する。この穴により、スルーホール１２と
板部との電気的接触が防止される。支持部材６１の上面
には、ヒートシンク６０が取り付けられる。
【００４８】隣接する可撓性フィルム１０間に樹脂が充
填されても構わない。また、支持部材６１と最上の可撓
性フィルム１０の間に樹脂が充填されても構わない。こ
れら樹脂として、絶縁性と良熱伝導性を兼ね備えるもの
が好ましい。
【００４９】このような構造では、各ＬＳＩチップ２０
から発生した熱が、ＬＳＩチップ２０の間隙に設けられ
た熱伝導板を介して、最上のＬＳＩチップ２０に伝わ
る。最上のＬＳＩチップ２０に伝わった熱は、支持部材
６１の板部を介してヒートシンク６０に伝わる。ヒート
シンク６０に伝わった熱は、外気に排熱される。
【００５０】第４の実施例では、ヒートシンク６０が支
持部材６１により支持されるので、ヒートシンク６０の
重量がＬＳＩチップ２０に加わらない。このため、大型
のヒートシンク６０を用いても、ＬＳＩチップ２０の信
頼性が低下しない。また、支持部材６１の脚部は、フィ
ルムキャリア１のガイドとしても機能する。
【００５１】次に、本発明の他の実施態様について説明
する。
【００５２】１つのフィルムキャリア１に複数のＬＳＩ
チップ２０が実装されても良い。上述の各実施例の特徴
を組み合わせても良い。
【００５３】
【発明の効果】以上のように、本発明では、ＬＳＩチッ
プ２０をフィルムキャリア１に実装し、複数のフィルム
キャリア１を積層した。フィルムキャリア１間は、フィ
ルムキャリア１に設けられたスルーホール１２同士をハ
ンダづけすることにより接続される。設計変更は、設計
変更用フィルムキャリア４を、フィルムキャリア１間に
介在させることによって実現される。このような構成に
より、以下の効果が達成される。
【００５４】第１に、フィルムキャリア１間の接続状態
が容易に確認できる。具体的には、最上のスルーホール
１２内にハンダが出現したことを目視で確認すればよ
い。
【００５５】第２に、短時間で設計変更ができる。具体
的には、設計変更用フィルムキャリア４を挿入すれば良
い。設計変更用フィルムキャリア４は、短時間で作成で
きる。
【００５６】第３に、電子部品間の接続配線長を短縮で
きる。電子部品を３次元的に実装したためである。
【図面の簡単な説明】
【図１】 本発明の第１の実施例の構造を示す図。
【図２】 本発明の第１の実施例の構造を示す分解図。
【図３】 本発明の第１の実施例の詳細な構造を示す
図。
【図４】 本発明の第１の実施例の製造方法を示す図。
【図５】 本発明の第１の実施例の他の製造方法を示す
図。
【図６】 本発明の第２の実施例のスルーホール１２の
構造を示す図。
【図７】 本発明の第３の実施例の設計変更用フィルム
キャリア４の構造を示す図。
【図８】 本発明の第４の実施例の構造を示す図。
【符号の説明】
１、１ａ〜１ｄ フィルムキャリア １０、１０ａ〜１０ｄ 可撓性フィルム １１ 配線パターン １２、１２ａ〜１２ｄ スルーホール １２１ スルーホール １２２ スルーホール １３ ランド １４ ビームリード １５ ハンダ ２０ ＬＳＩチップ ２２ プラスチックモールド樹脂 ３０ 配線基板 ３１ パッド ３２ ソルダーレジスト ３３ 信号スルーホール ３３１ 信号スルーホール ３３２ 信号スルーホール ３４ 接地配線層 ３５ 電源配線層 ３６ 接地配線層 ３７ 電源配線層 ３８ 穴部 ４ 設計変更用フィルムキャリア ４０ 可撓性フィルム ４１ ランド ４２ スルーホール ４２１ スルーホール ４２２ スルーホール ４３ 配線パターン ４４ ランド ５０ 入出力ピン ５１ 入出力ピン ５２ 入出力ピン ５３ 入出力ピン ５５ 絶縁皮膜 ６０ ヒートシンク ６１ 支持部材

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 各々がスルーホールを有する積層された
    複数の可撓性基板を含み、 前記複数の可撓性基板の前記スルーホールのうち前記可
    撓性基板の積層方向に隣接するもの同士がハンダ接続さ
    れ、 前記複数の可撓性基板の各々において、前記スルーホー
    ルが格子点上に配置され、 前記複数の可撓性基板の少なくとも１つが切断手段を含
    み、 この切断手段が、前記格子点の少なくとも１つにおい
    て、当該可撓性基板の両面間を絶縁することを特徴とす
    る電子部品の実装構造。
  2. 【請求項２】 各々がスルーホールを有する積層された
    複数の可撓性基板を含み、 前記複数の可撓性基板の前記スルーホールのうち前記可
    撓性基板の積層方向に隣接するもの同士がハンダ接続さ
    れ、 前記複数の可撓性基板の少なくとも１つが接続手段を含
    んだ設計変更用の基板であって、 この接続手段が、当該可撓性基板上の少なくとも２つの
    前記スルーホール間を電気的に接続することを特徴とす
    る電子部品の実装構造。
  3. 【請求項３】 各々がスルーホールを有する積層された
    複数の可撓性基板を含み、 前記複数の可撓性基板の前記スルーホールのうち前記可
    撓性基板の積層方向に隣接するもの同士がハンダ接続さ
    れ、 前記複数の可撓性基板の各々において、前記スルーホー
    ルが格子点上に配置され、 前記複数の可撓性基板の少なくとも１つが切換手段を含
    んだ設計変更用の基板であって、 前記切換手段は、前記格子点のうちの第１の格子点にお
    いて当該可撓性基板の両面間を絶縁するとともに、前記
    第１の格子点とこの第１の格子点とは異なる第２の格子
    点とを電気的に接続することを特徴とする電子部品の実
    装構造。
  4. 【請求項４】 各々がスルーホールを有する積層された
    複数の可撓性基板を接続するための電子部品の実装構造
    の製造方法おいて、 前記複数の可撓性基板のスルーホールのうち前記可撓性
    基板の積層方向に隣接するもの同士をハンダで接続する
    第１のステップと、 前記複数の可撓性基板のうち最上のものの前記スルーホ
    ール内に前記ハンダが出現したことにより、前記スルー
    ホール間の接続状態を確認する第２のステップとを含む
    ことを特徴とする電子部品の実装構造の製造方法。
  5. 【請求項５】 第１のスルーホールを有する第１の可撓
    性基板と、第２のスルーホールを有する設計変更用の可
    撓性基板と、第３のスルーホールを有する第２の可撓性
    基板とを含む電子部品の実装構造の製造方法において、 前記第１のスルーホールの上にハンダを位置づける第１
    のステップと、 前記第２のスルーホールが前記ハンダと対向するように
    前記設計変更用の可撓性基板を位置づける第２のステッ
    プと、 前記ハンダを溶解し、前記ハンダの少なくとも一部を前
    記第２のスルーホール内に移動させ、前記ハンダにより
    前記第１および第２のスルーホールとを接続する第３の
    ステップと前記第３のスルーホールが前記ハンダと対向
    するように前記第２の可撓性基板を位置づける第４のス
    テップと、 前記ハンダを溶解し、前記ハンダの少なくとも一部を前
    記第２のスルーホール内に移動させ、前記ハンダにより
    前記第１および第２のスルーホールとを接続する第５の
    ステップとを含むことを特徴とする電子部品の実装構造
    の製造方法。
  6. 【請求項６】 各々がスルーホールを有する積層された
    複数の可撓性フィルムを含み、 前記複数の可撓性フィルムの前記スルーホールのうち前
    記可撓性フィルムの積層方向に隣接するもの同士がハン
    ダ接続され、 前記複数の可撓性フィルムの各々において、前記スルー
    ホールが格子点上に配置され、 前記複数の可撓性フィルムの少なくとも１つが切断手段
    を含み、 この切断手段が、前記格子点の少なくとも１つにおい
    て、当該可撓性フィルムの両面間を絶縁することを特徴
    とする電子部品の実装構造。
  7. 【請求項７】 各々がスルーホールを有する積層された
    複数の可撓性フィルムを含み、 前記複数の可撓性フィルムの前記スルーホールのうち前
    記可撓性フィルムの積層方向に隣接するもの同士がハン
    ダ接続され、 前記複数の可撓性フィルムの各々において、前記スルー
    ホールが格子点上に配置され、 前記複数の可撓性フィルムの少なくとも１つが切換手段
    を含み、 前記切換手段は、前記格子点のうちの第１の格子点にお
    いて当該可撓性フィルムの両面間を絶縁するとともに、
    前記第１の格子点とこの第１の格子点とは異なる第２の
    格子点とを電気的に接続することを特徴とする電子部品
    の実装構造。
  8. 【請求項８】 パッドを有する配線基板と、第１のスル
    ーホールを有する第１の可撓性フィルムと、第２のスル
    ーホールを有する第２の可撓性フィルムとを含む電子部
    品の実装構造の製造方法において、 前記配線基板の前記パッドの上にハンダを位置づける第
    １のステップと、 前記第１のスルーホールが前記ハンダに対向するように
    前記第１の可撓性フィルムを位置づけるとともに、前記
    第２のスルーホールが前記第１のスルーホールに対向す
    るように前記第２の可撓性フィルムを位置づける第２の
    ステップと、 前記ハンダを溶解し、前記ハンダの少なくとも一部を前
    記第１および第２のスルーホール内に移動させ、前記ハ
    ンダにより前記配線基板の前記パッドと前記第１の可撓
    性フィルムの前記第１のスルーホールと前記第２の可撓
    性フィルムの前記第２のスルーホールとを接続する第３
    のステップとを含むことを特徴とする電子部品の実装構
    造の製造方法。
  9. 【請求項９】 パッドを有する配線基板と、第１のスル
    ーホールを有する第１の可撓性フィルムと、第２のスル
    ーホールを有する第２の可撓性フィルムとを含む電子部
    品の実装構造の製造方法において、 前記配線基板の前記パッドの上に第１のハンダを位置づ
    ける第１のステップと、 前記第１のスルーホールが前記第１のハンダに対向する
    ように前記第１の可撓性フィルムを位置づける第２のス
    テップと、 前記第１のハンダを溶解し、前記第１のハンダの少なく
    とも一部を前記第１のスルーホール内に移動させ、前記
    第１のハンダにより前記配線基板の前記パッドと前記第
    １の可撓性フィルムの前記第１のスルーホールとを接続
    する第３のステップと、 前記第１のスルーホールの上に前記第１のハンダよりも
    融点が低い第２のハンダを位置づける第４のステップ
    と、 前記第２のスルーホールが前記第２のハンダに対向する
    ように前記第２の可撓性フィルムを位置づける第５のス
    テップと、 前記第２のハンダを前記第１のハンダの融点以下の温度
    で溶解し、前記第２のハンダの少なくとも一部を前記第
    ２のスルーホール内に移動させ、前記第２のハンダによ
    り前記第１および第２のスルーホールを接続する第６の
    ステップとを含むことを特徴とする電子部品の実装構造
    の製造方法。
  10. 【請求項１０】 各々がスルーホールを有する積層され
    た複数の可撓性フィルムを接続するための電子部品の実
    装構造の製造方法おいて、 前記複数の可撓性フィルムのスルーホールのうち前記可
    撓性フィルムの積層方向に隣接するもの同士をハンダで
    接続する第１のステップと、 前記複数の可撓性フィルムのうち最上のものの前記スル
    ーホール内に前記ハンダが出現したことにより、前記ス
    ルーホール間の接続状態を確認する第２のステップとを
    含むことを特徴とする電子部品の実装構造の製造方法。
JP8055683A 1996-03-13 1996-03-13 電子部品の実装構造およびその製造方法 Expired - Fee Related JP2820108B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8055683A JP2820108B2 (ja) 1996-03-13 1996-03-13 電子部品の実装構造およびその製造方法
CA002199796A CA2199796C (en) 1996-03-13 1997-03-12 An electronic-circuit assembly and its manufacturing method
US08/816,671 US5892657A (en) 1996-03-13 1997-03-13 Electronic-circuit assembly and its manufacturing method
EP97104269A EP0795906A3 (en) 1996-03-13 1997-03-13 An electronic-circuit assembly and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8055683A JP2820108B2 (ja) 1996-03-13 1996-03-13 電子部品の実装構造およびその製造方法

Publications (2)

Publication Number Publication Date
JPH09246683A JPH09246683A (ja) 1997-09-19
JP2820108B2 true JP2820108B2 (ja) 1998-11-05

Family

ID=13005709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8055683A Expired - Fee Related JP2820108B2 (ja) 1996-03-13 1996-03-13 電子部品の実装構造およびその製造方法

Country Status (4)

Country Link
US (1) US5892657A (ja)
EP (1) EP0795906A3 (ja)
JP (1) JP2820108B2 (ja)
CA (1) CA2199796C (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734545B1 (en) * 1995-11-29 2004-05-11 Hitachi, Ltd. BGA type semiconductor device and electronic equipment using the same
US6013877A (en) * 1998-03-12 2000-01-11 Lucent Technologies Inc. Solder bonding printed circuit boards
US6288344B1 (en) * 1999-08-20 2001-09-11 Cardiac Pacemakers, Inc. Integrated EMI shield utilizing a hybrid edge
US6462950B1 (en) * 2000-11-29 2002-10-08 Nokia Mobile Phones Ltd. Stacked power amplifier module
DE10152475A1 (de) * 2001-10-24 2003-05-08 Hella Kg Hueck & Co Wärmeleitendes Verbindungsstück
JP3826875B2 (ja) 2002-10-29 2006-09-27 セイコーエプソン株式会社 圧電デバイスおよびその製造方法
US6657864B1 (en) * 2002-12-16 2003-12-02 International Business Machines Corporation High density thermal solution for direct attach modules
JPWO2004112450A1 (ja) * 2003-06-12 2006-07-20 富士通株式会社 基板実装方法及び実装構造
US6974333B2 (en) * 2004-03-30 2005-12-13 General Electric Company High-density connection between multiple circuit boards
JP2007273654A (ja) * 2006-03-31 2007-10-18 Sumitomo Bakelite Co Ltd フレキシブル回路基板、フレキシブル回路基板の製造方法および電子機器
US7926173B2 (en) * 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
WO2010070771A1 (ja) * 2008-12-19 2010-06-24 古河電気工業株式会社 多層プリント基板およびその製造方法
JP5741105B2 (ja) * 2011-03-22 2015-07-01 セイコーエプソン株式会社 電気光学装置
KR102223784B1 (ko) * 2014-06-03 2021-03-08 삼성디스플레이 주식회사 연성 회로 필름 및 이를 포함하는 표시 장치
DE102014013565A1 (de) * 2014-09-18 2016-03-24 Plastic Electronic Gmbh Schaltungsträgerfolie-Leiterplatten-Aufbau
WO2018220717A1 (ja) * 2017-05-30 2018-12-06 新電元工業株式会社 電子装置およびその製造方法
US11257742B2 (en) * 2020-07-02 2022-02-22 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
US11355426B2 (en) * 2020-07-31 2022-06-07 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6447081U (ja) * 1987-09-16 1989-03-23
US5128831A (en) * 1991-10-31 1992-07-07 Micron Technology, Inc. High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias
DE69233259T2 (de) * 1991-12-31 2004-08-26 Tessera, Inc. Mehrlageschaltungsherstellung und Stuktur mit Anpassungsmöglichkeit und Komponenten dafür
JP2758099B2 (ja) * 1992-02-27 1998-05-25 シャープ株式会社 多層フレキシブルプリント配線板
JP2748768B2 (ja) * 1992-03-19 1998-05-13 株式会社日立製作所 薄膜多層配線基板およびその製造方法
US5386627A (en) * 1992-09-29 1995-02-07 International Business Machines Corporation Method of fabricating a multi-layer integrated circuit chip interposer
JPH0766557A (ja) * 1993-08-31 1995-03-10 Mitsubishi Gas Chem Co Inc リジッドフレキシブル多層プリント板の製造方法
CA2157259C (en) * 1994-08-31 2000-08-29 Koetsu Tamura Electronic device assembly and a manufacturing method of the same

Also Published As

Publication number Publication date
EP0795906A3 (en) 1998-07-22
JPH09246683A (ja) 1997-09-19
CA2199796C (en) 2002-01-22
US5892657A (en) 1999-04-06
EP0795906A2 (en) 1997-09-17
CA2199796A1 (en) 1997-09-13

Similar Documents

Publication Publication Date Title
JP2820108B2 (ja) 電子部品の実装構造およびその製造方法
JP2996510B2 (ja) 電子回路基板
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
US5895967A (en) Ball grid array package having a deformable metal layer and method
US8381394B2 (en) Circuit board with embedded component and method of manufacturing same
US6297141B1 (en) Mounting assembly of integrated circuit device and method for production thereof
CA1310099C (en) Customizable circuitry
JP3669004B2 (ja) プリント回路板を使用した電子部品パッケージの立体相互接続方法
CA1037615A (en) Functional package for complex electronic systems and method of fabrication
JPH11121897A (ja) 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造
JP2001127243A (ja) 積層半導体装置
JPH07263625A (ja) 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体
JPH08181275A (ja) 半導体デバイスのパッケージ方法および半導体デバイスのパッケージ
JPH09512668A (ja) テープ貼付けプラットフォームおよびその製造方法
JP3483280B2 (ja) 電子コンポーネントパッケージの３次元相互接続方法及びそれによって形成される３次元コンポーネント
CN105789173B (zh) 整合中介层及双布线结构的线路板及其制作方法
US6686222B2 (en) Stacked semiconductor device manufacturing method
JP3930222B2 (ja) 半導体装置の製造方法
JP2871636B2 (ja) Ｌｓｉモジュールとその製造方法
JP3158073B2 (ja) 電子素子のパッケージ方法および電子素子パッケージ
JPH10242335A (ja) 半導体装置
JPH1145977A (ja) マルチチップモジュールおよびその製造方法
EP0607656A1 (en) Device having thin film overlay for interconnecting bond pads of a semiconductor device to a lead frame or flex circuit and method of making same
JP5115241B2 (ja) 電子部品の実装方法
JPH0482244A (ja) 半導体集積回路装置およびその配線変更方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980414

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980728

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070828

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080828

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080828

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090828

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees