FR2828983A1 - Interface d'interconnexion electrique et d'absorption de contraintes thermomecaniques et procede de realisation - Google Patents

Interface d'interconnexion electrique et d'absorption de contraintes thermomecaniques et procede de realisation Download PDF

Info

Publication number
FR2828983A1
FR2828983A1 FR0111018A FR0111018A FR2828983A1 FR 2828983 A1 FR2828983 A1 FR 2828983A1 FR 0111018 A FR0111018 A FR 0111018A FR 0111018 A FR0111018 A FR 0111018A FR 2828983 A1 FR2828983 A1 FR 2828983A1
Authority
FR
France
Prior art keywords
interconnection
interface
bosses
solderable
soldered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR0111018A
Other languages
English (en)
Inventor
Francis Bourrieres
Clement Kaiser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatec SA
Original Assignee
Novatec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatec SA filed Critical Novatec SA
Priority to FR0111018A priority Critical patent/FR2828983A1/fr
Publication of FR2828983A1 publication Critical patent/FR2828983A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Interface d'interconnexion électrique et d'absorption de contraintes thermomécaniques et procédé de réalisation. Interface (A) d'interconnexion électrique et d'absorption de contraintes thermomécaniques entre un composant électronique ou puce (1) dont les entrées/ sorties (8) sont surfaciques et brasables à un autre composant (2) ou à tout autre organe de type circuit imprimé comportant des plages d'accueil (8) brasables se présentant sous la forme d'un substrat isolant électrique (3) souple ou rigide dont le coefficient de dilatation est compris entre celui du composant (1) et celui du circuit imprimé (2). Ce substrat isolant (3) comporte des éléments unitaires d'interconnexion constitués de traversées métallisées (4) dont les extrémités (5) et (6) sont brasables et surélevées par des bossages d'interconnexion (7).

Description

<Desc/Clms Page number 1>
INTERFACE D'INTERCONNEXION ELECTRIQUE ET D'ABSORPTION DE
CONTRAINTES THERMOMECANIQUES ET PROCEDE DE REALISATION
La présente invention trouve son application dans le domaine de l'électronique et de la microélectronique et plus particulièrement dans l'interconnexion des composants électroniques ayant leurs entrées/sorties sous forme matricielle. Ces composants appelés BGA, CSP ou Flip Chips, permettent d'obtenir des densités d'entrées/sorties très importantes et il existe des composants de ce type ayant plus de 1000 entrées/sorties sur un même boîtier. Les pas d'interconnexion deviennent de plus en plus restreints et il n'est pas rare de voir des puces nues montées retournées ou Flip Chips avec des pas d'interconnexion inférieur ou égal à 200 microns. Le point commun de tous ces boîtiers ou composants est que leurs entrées/sorties sont réparties sur leur face inférieure selon une disposition surfacique matricielle. Généralement chaque entrée/sortie est pourvue d'un bossage en vue de son interconnexion avec le substrat devant recevoir le composant. Ces bossages, habituellement réalisés en alliage brasables, assurent à la fois la connexion électrique et la fixation mécanique du composant sur son substrat d'accueil.
La liaison brasée rigide obtenue entre le composant et le substrat subit donc les effets des contraintes thermomécaniques auxquelles l'assemblage est soumis.
En effet, les puces en silicium présentent un coefficient de dilatation de 3,5 ppm par degré Celsius alors que les substrats de type verre époxy ou polyimide présentent un coefficient de dilatation supérieur à 15 ppm par degré Celsius. La capacité d'un assemblage électronique à supporter les contraintes thermomécaniques a donc une importance capitale sur la durée de vie et la fiabilité de cet assemblage.
Plusieurs techniques visant à améliorer la fiabilité des assemblages ont donc été proposées par le passé. Les brevets US 6,050, 832 ou US 6,064, 576 décrivent des interposeurs composés d'un film rendu flexible grâce à la réalisation d'ouvertures dans le film dans le but de le rendre moins rigide et de permettre une certaine déformation élastique de la liaison ainsi obtenue. Ces techniques nécessitent donc la découpe du film intermédiaire afin de réduire sa tenue mécanique, or cette réduction de tenue mécanique va générer en plus du surcoût lié à cette opération, une difficulté lors de l'interconnexion à la fois sur le composant et sur le substrat car la planéité des
<Desc/Clms Page number 2>
interconnexions n'est pas assurée. En effet, le film ainsi ajouré se déforme et est donc difficile à manipuler pour sa mise en oeuvre.
Les brevets US 5,682, 061 et US 6,221, 750 décrivent des moyens de réalisation de liaisons déformables mais qui encore une fois sont difficiles à réaliser ce qui génère immanquablement des coûts élevés. Ces techniques consistent à assurer la flexibilité en jouant sur la déformation des pistes de redistribution latérale soit en ménageant un espace sous ladite piste, soit en disposant un corps élastique dessous.
De façon générale, toutes ces solutions proposées dans l'art antérieur sont réalisables moyennant des coûts de fabrication élevés et surtout sont limités à des pas d'interconnexion importants. En effet, ces techniques semblent difficiles à mettre en oeuvre sur des composants ayant des pas d'interconnexion inférieurs à 800 microns.
La présente invention vise à apporter une solution plus performante sur le plan technique, qui permette d'atteindre des pas d'interconnexion beaucoup plus petits, et moins coûteuse de réalisation que les solutions actuellement proposées.
Le but de l'invention est de proposer une interface d'interconnexion électrique et d'absorption de contraintes thermomécaniques entre un composant électronique ou puce dont les entrées/sorties sont surfaciques et brasables à un autre composant ou à tout autre organe de type circuit imprimé comportant des plages d'accueil brasables. L'interface d'interconnexion se caractérise essentiellement en ce qu'elle est composée d'un substrat isolant électrique souple ou rigide dont le coefficient de dilatation est compris entre celui du composant et celui du circuit imprimé et que le substrat isolant comporte des traversées métallisés et que les extrémités des traversées métallisés sont brasables et présentent des bossages d'interconnexion.
Selon l'invention, l'interface remplit deux fonctions simultanées qui sont : l'interconnexion de deux éléments comportant une multitude de points à connecter électriquement et l'absorption de contraintes thermomécaniques dans des plages de températures pouvant s'étendre de-50 C à 120 C en fonctionnement et de 20 C à 250 C en cours de fabrication. Il est évident que le non respect de la fonction absorption des contraintes thermomécaniques a pour conséquence une rupture de la connexion électrique. En cours de fonctionnement cette rupture ne doit apparaître qu'après plusieurs milliers de cycles.
<Desc/Clms Page number 3>
Selon l'invention, l'interface est constituée d'un substrat isolant supportant plusieurs éléments unitaires d'interconnexion qui présentent deux faces actives, reliées entre elles par une traversée métallisée se présentant sous la forme d'un cylindre ou d'un parallélépipède, chacune des extrémités de la traversée est placée en regard de l'élément à connecter qui généralement est un composant en silicium pour l'une des deux faces et un circuit imprimé en matériau composite pour l'autre face. Chacune des extrémités forme une plage d'accueil brasable, qui est surmontée d'un bossage d'interconnexion brasé.
Selon l'invention, l'interface constitue simultanément un moyen de support et de positionnement collectif de l'ensemble des éléments d'interconnexion agissant individuellement entre les deux éléments caractérisée en ce que la matière du substrat isolant supportant collectivement les éléments d'interconnexion peut absorber des variations dimensionnelles différentielles liées à des différences de dilatation des deux éléments à connecter. Ces contraintes sont d'autant mieux absorbées que le matériau du substrat isolant présente une valeur de coefficient de dilatation comprise entre les deux valeurs extrêmes des deux composants à connecter, l'idéal étant une valeur médiane. Ainsi la matière constituant le substrat isolant de l'interface joue un rôle d'accompagnateur de contraintes en équilibrant leur répartition.
L'élément unitaire d'interconnexion supporté par le substrat isolant est constitué d'un trou métallisé formant la traversée et dont chacune des deux extrémités forme une plage d'accueil pouvant recevoir par brasage, un bossage d'interconnexion.
Ainsi, chaque élément unitaire d'interconnexion est constitué d'un cylindre dont chaque extrémité est surélevée par un bossage brasé. En comparaison à un système de connexion direct par une seule bille, l'invention proposée permet d'accéder à de meilleures caractéristiques de déformation avant rupture de chaque interconnexion car la hauteur de la connexion est beaucoup plus importante que dans le cas d'une seule bille.
Afin d'augmenter la tenue des bossages d'interconnexion par rapport au trou métallisé de chaque élément unitaire d'interconnexion, il peut être judicieux d'augmenter une ou les deux extrémités du trou métallisé par une surface d'accueil sur laquelle peut être brasé le bossage d'interconnexion.
<Desc/Clms Page number 4>
Selon une autre caractéristique de l'invention, un premier procédé de réalisation de l'interface d'interconnexion selon la présente invention, consiste à réaliser dans le substrat isolant des traversées métallisées dont les extrémités sont bouchées et brasables, puis de braser des bossages d'interconnexion sur les extrémités des traversées métallisées ainsi constituées. Pour obtenir des traversées métallisées dont les extrémités sont bouchées, il est envisageable d'utiliser une technique de réalisation d'un trou métallisé telle que pratiquée pour la fabrication des circuits imprimés et de déposer un renfort de cuivre électrolytique suffisant pour que le trou soit bouché, ce qui revient à réaliser un cylindre plein. Afin de rendre les extrémités brasable, il convient ensuite par exemple de faire un dépôt de nickel/or chimique.
En ce qui concerne la réalisation des bossages d'interconnexion sur les extrémités de traversée métallisée, différentes techniques connues par l'homme de l'art peuvent être utilisées. A titre d'exemple, on peut citer les techniques d'évaporation sous vide, de dépôt électrolytique, de report de billes préformées ou encore de sérigraphie et de refusion de crème à braser.
Selon une autre caractéristique de l'invention, un deuxième procédé de réalisation de l'interface d'interconnexion selon la présente invention, consiste à réaliser dans le substrat isolant des trous métallisés débouchants sur les deux faces et brasables. Par rapport au premier procédé précédement décrit, il s'agit de ne pas poursuivre le renfort électrolytique de cuivre jusqu'au bouchage complet du trou mais de le stopper de manière à conserver un canal ce qui revient à réaliser un cylindre creux.
Il s'ensuit la formation de bossages qui sont préférentiellement réalisés par refusion de crème à braser. Sur la première face est déposé un volume de crème à braser suffisant, qui permet lors de la refusion de générer simultanément un bossage d'interconnexion sur la dite première face et une remontée capillaire à travers le canal métallisé jusqu'à la face opposée en formant un dôme dont le dépassement par rapport à la deuxième face se fige en position d'équilibre. La dimension de la partie dépassante en deuxième face dépend de plusieurs paramètres mais plus particulièrement du diamètre du trou ou du canal débouchant et de sa hauteur. Ce dépassement sur la deuxième face est particulièrement intéressant, car lors de la réalisation des bossages d'interconnexion sur la deuxième face, pour laquelle il est fait usage d'un alliage présentant une température de fusion inférieure à celle de l'alliage utilisé sur la première face et si on ne fait pas
<Desc/Clms Page number 5>
repasser l'alliage de la première face en fusion, on va englober le dôme dépassant dans l'alliage des bossages de la deuxième face, ce qui a pour effet d'augmenter la tenue mécanique des bossages par rapport au substrat isolant. Ainsi selon ce procédé, à une augmentation de la hauteur d'interconnexion donnée par la constitution de l'interface, il est ajouté une caractéristique mécanique améliorée conférant à l'assemblage une meilleure tenue dans le temps.
D'autres caractéristiques de la présente invention apparaîtront à la lecture de la description des figures suivantes.
La figure 1 représente les deux éléments à assembler selon une méthode de l'art antérieur ne faisant pas intervenir d'interface d'interconnexion. Il est représenté une puce nue retournée ou flip chip (1) équipée de bossages (7) directement connectée à un circuit imprimé (2).
La figure 2 représente une interface d'interconnexion selon la présente invention avant son brasage sur un composant électronique et sur un circuit imprimé.
La figure 3 représente un procédé de réalisation d'une interface d'interconnexion selon la présente invention.
En figure 2, on peut voir un composant (1), ainsi qu'un circuit imprimé (2) présentant des plages d'accueil (8) surfaciques et disposées selon une répartition matricielle.
Pour interconnecter par brasage ces deux élément, l'inventeur propose de réaliser une interface d'interconnexion (A) réalisée à partir d'un substrat isolant (3) comprenant des trous métallisés (4) présentant sur leurs extrémités (5) et (6) des bossages d'interconnexion (7) destinés à être brasés sur les plages d'accueil (8). Comme cela a été expliqué précédemment et dans le but d'augmenter la tenue mécanique des bossages (7) sur le trou métallisé (4), il est envisageable de recouvrir les extrémités (5) et (6) par une plage d'accueil (9) brasable sur laquelle les bossages d'interconnexion seront réalisés.
En figure 3, est représentée une autre forme de réalisation d'interface d'interconnexion selon la présente invention. Cette figure montre en coupe un élément unitaire d'interconnexion sur un substrat isolant (3). Comme on peut le voir ici, le trou métallisé (4) est débouchant sur les deux faces et lors de la réalisation du bossage d'interconnexion (7A) sur la première face par refusion de crème à braser, ce dernier
<Desc/Clms Page number 6>
occupe le volume du trou débouchant (4) et présente une partie dépassante par rapport à l'extrémité (6) du fait de la remontée capillaire. Cette partie dépassante constitue une zone d'accrochage mécanique supplémentaire pour le bossage d'interconnexion (7B) réalisé ultérieurement. Comme cela a été précisé précédemment, dans ce cas de figure il faut que l'alliage utilisé pour réaliser les bossages (7A) présente un point de fusion supérieur à celui des bossages (7B), afin que lors de la réalisation des bossages (7B), les bossages (7A) ne repassent pas en fusion. A titre d'exemple il est possible d'utiliser un alliage étain/argent ou étain/indium dont la température de fusion est de l'ordre de 220 degrés celsius pour la réalisation des bossages (7A) et d'utiliser un alliage de type étain/plomb 63/37 dont la température de fusion est de 183 degrés celsius pour la réalisation des bossages (7B). La formation des bossages (7A) intervient avant la formation des bossages (7B) et la température maximum atteinte par le profil thermique lors de la refusion des bossages (7B) est inférieur au point de fusion de l'alliage utilisé pour réaliser les bossages (7A).

Claims (4)

Revendications :
1) Interface (A) d'interconnexion électrique et d'absorption de contraintes thermomécaniques entre un composant électronique ou puce (1) dont les entrées/sorties (8) sont surfaciques et brasables à un autre composant (2) ou à tout autre organe de type circuit imprimé comportant des plages d'accueil (8) brasables caractérisée en ce que la dite interface (A) est composée d'un substrat isolant électrique (3) souple ou rigide dont le coefficient de dilatation est compris entre celui du composant (1) et celui du circuit imprimé (2), ledit substrat isolant comportant des éléments unitaires d'interconnexion constitués de traversées métallisées (4) dont les extrémités (5) et (6) sont brasables et surélevées par des bossages d'interconnexion (7).
2) Interface (A) d'interconnexion électrique et d'absorption de contraintes thermomécaniques entre un composant électronique ou puce (1) dont les entrées/sorties (8) sont surfaciques et brasables à un autre composant (2) ou à tout autre organe de type circuit imprimé à plages d'accueil (8) brasables selon la revendication 1 caractérisée en ce que au moins l'une des deux extrémités (5), (6) des traversées métallisées (4) soit augmentée d'une surface d'accueil (9) sur laquelle peut être brasé un bossage d'interconnexion (7).
3) Procédé permettant de réaliser une interface (A) d'interconnexion électrique et d'absorption de contraintes thermomécaniques par brasage entre un composant électronique ou puce (1) dont les entrées/sorties (8) sont surfaciques et brasables à un autre composant (2) ou à tout autre organe de type circuit imprimé comportant des plages d'accueil (8) brasables conforme à la revendication 1 caractérisé en ce qu'il consiste à : - réaliser dans ledit substrat isolant des trous métallisés (14) dont les extrémités (5) et (6) sont bouchées et brasables.
- braser des bossages d'interconnexion (7) sur les extrémités (5) et (6).
4) Procédé permettant de réaliser une interface (A) d'interconnexion électrique et d'absorption de contraintes thermomécaniques par brasage entre un composant électronique ou puce (1) dont les entrées/sorties (8) sont surfaciques et brasables à un autre composant (2) ou à tout autre organe de type circuit imprimé
<Desc/Clms Page number 8>
comportant des plages d'accueil (8) brasables conforme à la revendication 1 caractérisé en ce qu'il consiste à : - réaliser dans ledit substrat isolant de l'interface des trous métallisés (4) débouchants sur les deux faces et brasables, - braser par refusion de crème à braser des bossages d'interconnexion (7A) sur une première face du substrat isolant, afin de provoquer une remontée capillaire de l'alliage en fusion et un dépassement sur la face opposée, - réaliser des bossages d'interconnexion (7B) sur la deuxième face du substrat isolant avec un alliage présentant une température de fusion inférieure à celui utilisé pour les bossages de la première face et sans refondre les bossages de ladite première face afin d'englober le dépassement d'alliage provoqué lors de la remontée capillaire.
FR0111018A 2001-08-23 2001-08-23 Interface d'interconnexion electrique et d'absorption de contraintes thermomecaniques et procede de realisation Withdrawn FR2828983A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0111018A FR2828983A1 (fr) 2001-08-23 2001-08-23 Interface d'interconnexion electrique et d'absorption de contraintes thermomecaniques et procede de realisation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0111018A FR2828983A1 (fr) 2001-08-23 2001-08-23 Interface d'interconnexion electrique et d'absorption de contraintes thermomecaniques et procede de realisation

Publications (1)

Publication Number Publication Date
FR2828983A1 true FR2828983A1 (fr) 2003-02-28

Family

ID=8866672

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0111018A Withdrawn FR2828983A1 (fr) 2001-08-23 2001-08-23 Interface d'interconnexion electrique et d'absorption de contraintes thermomecaniques et procede de realisation

Country Status (1)

Country Link
FR (1) FR2828983A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1667225A1 (fr) * 2003-09-24 2006-06-07 Ibiden Co., Ltd. Element intermediaire et carte a circuit imprime multicouche

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783722A (en) * 1985-07-16 1988-11-08 Nippon Telegraph And Telephone Corporation Interboard connection terminal and method of manufacturing the same
US5491303A (en) * 1994-03-21 1996-02-13 Motorola, Inc. Surface mount interposer
JPH09214088A (ja) * 1996-01-31 1997-08-15 Sumitomo Kinzoku Electro Device:Kk セラミック基板のプリント配線基板への実装構造
US5715144A (en) * 1994-12-30 1998-02-03 International Business Machines Corporation Multi-layer, multi-chip pyramid and circuit board structure
JPH1186931A (ja) * 1997-09-12 1999-03-30 Ngk Spark Plug Co Ltd 中継基板およびその製造方法
US6100475A (en) * 1998-03-12 2000-08-08 Lucent Technologies, Inc. Solder bonding printed circuit boards
US6163462A (en) * 1997-12-08 2000-12-19 Analog Devices, Inc. Stress relief substrate for solder ball grid array mounted circuits and method of packaging

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783722A (en) * 1985-07-16 1988-11-08 Nippon Telegraph And Telephone Corporation Interboard connection terminal and method of manufacturing the same
US5491303A (en) * 1994-03-21 1996-02-13 Motorola, Inc. Surface mount interposer
US5715144A (en) * 1994-12-30 1998-02-03 International Business Machines Corporation Multi-layer, multi-chip pyramid and circuit board structure
JPH09214088A (ja) * 1996-01-31 1997-08-15 Sumitomo Kinzoku Electro Device:Kk セラミック基板のプリント配線基板への実装構造
JPH1186931A (ja) * 1997-09-12 1999-03-30 Ngk Spark Plug Co Ltd 中継基板およびその製造方法
US6163462A (en) * 1997-12-08 2000-12-19 Analog Devices, Inc. Stress relief substrate for solder ball grid array mounted circuits and method of packaging
US6100475A (en) * 1998-03-12 2000-08-08 Lucent Technologies, Inc. Solder bonding printed circuit boards

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 1997, no. 12 25 December 1997 (1997-12-25) *
PATENT ABSTRACTS OF JAPAN vol. 1999, no. 08 30 June 1999 (1999-06-30) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1667225A1 (fr) * 2003-09-24 2006-06-07 Ibiden Co., Ltd. Element intermediaire et carte a circuit imprime multicouche
EP1667225A4 (fr) * 2003-09-24 2009-04-01 Ibiden Co Ltd Element intermediaire et carte a circuit imprime multicouche

Similar Documents

Publication Publication Date Title
KR100452025B1 (ko) 반도체 장치 및 그 제조 방법
US8117982B2 (en) Method and apparatus for depositing coplanar microelectronic interconnectors using a compliant mold
FR2700416A1 (fr) Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
JP2002513510A (ja) 電子デバイス用インターフェース構造
FR3030109B1 (fr) Methode de fabrication d&#39;un module electronique et module electronique
US20140008786A1 (en) Bump-on-trace packaging structure and method for forming the same
FR3018953A1 (fr) Puce de circuit integre montee sur un interposeur
EP0717442B1 (fr) Support de connexion d&#39;un circuit intégré à un autre support par l&#39;intermédiare de boules
EP2070399B1 (fr) Substrat imprime permettant le passage de tres forts courants et procede de realisation correspondant
EP2738796A2 (fr) Procédé de réalisation d&#39;une structure pour l&#39;assemblage de dispositifs microélectroniques en puce retournée comprenant un bloc isolant de guidage d&#39;un élément de connexion et dispositif correspondant
FR2549641A1 (fr) Ensemble a integration a grande echelle comportant un substrat en ceramique multicouche
KR20100080352A (ko) 금속 범프를 가진 반도체 패키지 기판
US8749989B1 (en) Carrier for LTCC components
EP3035017B1 (fr) Capteur differentiel de temperature
JP7421622B2 (ja) 半導体装置
FR2828983A1 (fr) Interface d&#39;interconnexion electrique et d&#39;absorption de contraintes thermomecaniques et procede de realisation
FR2464010A1 (fr) Structure de circuit a plusieurs couches et son procede de production
EP1427008B1 (fr) Procédé de fabrication d&#39;un module électronique comportant un composant actif sur une embase
FR2748856A1 (fr) Dispositif diode a semiconducteur a montage en surface
CN113410129B (zh) 半导体结构的制备方法及半导体结构
EP0877539A1 (fr) Améliorations dans les procédés de fabrication de boítes de services et de leurs parties
FR2864342A1 (fr) Procede d&#39;interconnexion de composants electroniques sans apport de brasure et dispositif electronique obtenu par un tel procede
WO2018002368A1 (fr) Dispositif electronique ayant une banque integree de composants passifs
FR2569052A1 (fr) Procede d&#39;interconnexion de circuits integres
FR2789225A1 (fr) Circuit integre de type montable en surface

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20070430