JP2002513510A - 電子デバイス用インターフェース構造 - Google Patents

電子デバイス用インターフェース構造

Info

Publication number
JP2002513510A
JP2002513510A JP52900198A JP52900198A JP2002513510A JP 2002513510 A JP2002513510 A JP 2002513510A JP 52900198 A JP52900198 A JP 52900198A JP 52900198 A JP52900198 A JP 52900198A JP 2002513510 A JP2002513510 A JP 2002513510A
Authority
JP
Japan
Prior art keywords
interface
pad
conductive
floating
metallization layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP52900198A
Other languages
English (en)
Inventor
ウォナロウスキー,ロバート・ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/781,972 external-priority patent/US5900674A/en
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2002513510A publication Critical patent/JP2002513510A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01021Scandium [Sc]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0373Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10257Hollow pieces of metal, e.g. used in connection between component and PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Abstract

(57)【要約】 インターフェースは、誘電体インターフェース層上でパターン化された浮動パッド金属化層(30または630)を含み、この金属化層の第1部分が中央パッド(26または626)を形成し、第2部分が中央部分から延在してインターフェースビア中に入り込む延長部(28または628)を形成する。別のインターフェースは、穴を被覆する導電材料(214)を含む浮動接点構造を備え、浮動パッド金属化層の少なくとも一部が穴からの延長部(216)を形成する。導電性接点区域インターフェースは、第1および第2接点区域(112および118)間に連結された少なくとも1個のインターフェース構造(22、24、26、28、30)を含み、この構造は、第1および第2接点区域間に順応性接合部を形成する部分的にオープンな内部を有する導体を含む。

Description

【発明の詳細な説明】 電子デバイス用インターフェース構造 従来の技術 ボールグリッドアレイ(BGA=ball grid array)技術は単位面積当たりの 相互接続部の密度を高くすることができるが、セラミックまたはポリマーBGA 基板とプリント回路板とを接合する場合に熱膨張係数(CTE)の不一致が起こ り、その結果、しばしばはんだ接合部にクラックが生じ、特に基板の寸法が大き くなり、温度範囲が広くなるにつれてこの傾向は強くなる。カラムグリッドアレ イ(CGA=column grid array)技術や他のBGA技術では、共晶はんだをプ リント回路板やマルチチップモジュールのアレイパッドに適用し、得られる接合 部を、溶融しないより高温のはんだカラムまたはボールにはんだ付けする。BG AおよびCGA構造はともに可撓性でなく、損傷を受けやすい。種々の形式のB GAおよびCGAについて、インターフェースを補強し、熱膨張係数不一致のは んだ接合部への影響を軽減するために、構造体をポリマー接着剤で精密に下側充 填することにより、信頼性を高める試みがなされている。しかし、硬化後に接着 剤を除去するのは難しいので、ポリマー接着剤では修理適性が損なわれる。さら に、このような形式の構造は、2つの別々のはんだ工程を必要とし、通常のはん だ構造より高価となり、接合部の高さが高いため、より大きな縦方向スペースを 必要とする。 半導体回路チップを基板に直接取りつける従来のマイクロボールグリッドアレ イインターフェース技術では、チップの中心に密集させた一連のはんだバンプを 用いて、異なる熱膨張係数間に応力が生じる区域を限定する。この例では、チッ プはそのパッドを成形し直し、はんだマイクロバンプをこれらの成形し直された パッドに適用する。1例では、ボールグリッドアレイ法を用い、熱膨張係数の応 力効果を回避するために、温度範囲を装置の動作時に30−70℃に限定する。 別のボールグリッドアレイインターフェース法では、チップがプリント回路板ま たは基板に対面する区域を直接の相互接続に使用しない。その代わりに、金属化 層をチップから隣接する支持構造にまわし、その隣接支持構造にはんだボール接 続部を設ける。この方法は、寸法とピン数に制約をもたらすとともに、電気的寄 生効果を生じる恐れがある。 発明の概要 熱膨張係数の異なる複数の構造間に高順応性の導電性相互接続部を設ける方法 が開発できれば、望ましく、またチップパッドをチップの中心または隣接する支 持構造まで再設定する必要なしに、熱応力および材料応力状態であっても、長期 の信頼性を有する(すなわち、クラックや断線のない)ベースパッドおよび金属 化接点区域を得ることができれば、望ましい。 この発明の第1の観点によれば、熱膨張係数の異なる2つの材料を電気的に相 互接続する方法および構造が提供される。「浮動(フローティング)パッド」構 造を用いて、2つの材料の応力および熱の受け入れ先を設けるとともに、ベース パッドとは無関係な浮動パッドの移動を可能にすることによって、信頼性を高め る。この発明によれば、浮動パッドインターフェース(界面)構造を半導体チッ プの元々のパッドに、異なる熱膨張係数間での応力除去を行うマイクロ延長部に よって、連結する。浮動パッドインターフェース構造は、単一のパッドと1個の 延長部、または1つの延長部では極端な熱応力/ひずみ状況に十分でない場合に は数個の延長部を含む。この発明は、ビア相互接続区域に、ビアに亀裂を生じた り、チップパッド位置の接続部を破断したりする力を加えることなく、熱および 材料応力を受け入れる構造を提供する。浮動パッドは、半導体と無関係な移動を 許すとともに、ビア区域に小さな力しか与えないように、したがって大きな熱膨 張係数差により引き起こされる熱応力差を吸収するように、特定のパターンに画 定された所定の材料を通して電気的相互接続を達成する。 この発明の別の実施例では、はんだ付け可能で、圧力を加える必要なしに電気 的相互接続を形成するマイクロ構造インターフェースが提供される。インターポ ーザにより事前に相互接続部を所定の位置に保持することができ、このようなイ ンターポーザにより、組立を簡単にし、表面実装技術に自己整合効果を与える。 導電性接点区域インターフェースは、少なくとも1個の導電性第1接点区域と、 この第1接点区域と向かい合い、かつ実質的に位置合わせされた少なくとも1個 の導電性第2接点区域と、前記第1接点区域および前記第2接点区域間に連結さ れた少なくとも1個のインターフェース構造とを備える。このインターフェース 構造は、前記第1接点区域および前記第2接点区域間に順応性ジョイントを形成 する部分的にオープンな内部を有する少なくとも1個の導体から構成する。 さらに、電子部品用の一層可撓性のインターフェース構造を設けるのが望まし い。このような一層可撓性のインターフェース構造は、下側にベース表面を必要 とせず、そしてこの構造を用いて、マルチチップモジュール(MCM)、ウェー ハ、個別のダイまたはチップ、マイクロ電気機械構造(MEMS)、プリント回 路(PC)板、表面実装技術などの構造から、ボールグリッドアレイ、マイクロ ボールグリッドアレイ、カラムグリッドアレイ、フリップチップ、はんだ接合、 自動化テープボンディング(TAB)により形成される接続部などの接続部との 熱膨張係数の不一致から生じる応力を除去することができる。 この発明の1実施例では、軟質フィルムインターフェースが、軟質フィルムと 、軟質フィルムの一部分に被着された軟質材料と、軟質材料上の表面金属化層と を備え、軟質フィルムにはそこを貫通して表面金属化層まで達する少なくとも1 個のビアが設けられ、さらに、軟質材料および表面金属化層上でパターン化され た浮動パッド金属化層を含み、浮動パッド金属化層の第1部分が中央パッドを形 成し、浮動パッド金属化層の第2部分が、中央パッドから延在し、少なくとも1 個のビア中に入り込む少なくとも1個の延長部を形成する、浮動パッド構造を備 える。 この発明の新規と考えられる特徴は、特許請求の範囲に記載した通りである。 この発明の構成および実施方法を、その目的および効果とともに、図面と関連し た以下の説明から明らかにする。ここで、同一符号は同じ素子を表す。 図1はベースパッドに重なる順応性被膜の縦断面図である。 図2はさらに第1インターフェース誘電層を含む、図1と同様の断面図であ る。 図3aはさらに第1インターフェース誘電層に重なる浮動パッド構造を含む 、図2と同様の断面図である。 図3bは第1インターフェース誘電層を除去した状態を示す、図3aと同様 の断面図である。 図4はベースパッドに重なるパターン化された浮動パッド構造の一つの平面 図である。 図5a、5bおよび5cは他の浮動パッドの例の平面図である。 図6は他の浮動パッド例の縦断面図である。 図7は第1インターフェース誘電層に重なる第2インターフェース誘電層と 第2対の浮動パッド構造を含む、図3aと同様の断面図である。 図8は第2対の浮動パッド構造の一つの平面図である。 図9ははんだバンプおよびはんだボールを位置決めするための開口を第2浮 動パッド構造の上に有する第3インターフェース誘電層を含む、図7と同様の断 面図で、過剰な誘電材料を除去した状態を示す。 図10ははんだバンプおよびはんだボールを取り付けるための金属化層を設 けたビアを有する第2インターフェース誘電層を示す、図3aと同様の断面図で ある。 図11は内部にはんだが存在するビアを有する第2インターフェース誘電層 を示す、図3aと同様の断面図である。 図12ははんだバンプおよびはんだボールを取り付けるための開口をはんだ の上に有する第3インターフェース誘電層を示す、図11と同様の断面図である 。 図13は浮動ピン接点用のインターフェース構造の縦断面図である。 図14は図13のピンの一つの平面図である。 図14aは穴が中間基板を完全には貫通しない、インターフェース構造の縦 断面図である。 図15はそれぞれエリアアレイパッドを有するプリント回路板およびマルチ チップモジュールの縦断面図である。 図16はこの発明の種々のインターフェース実施例を含む、図15と同様の 断面図である。 図17はこの発明のインターポーザ実施例を含む、図16と同様の断面図で ある。 図18はインターフェースおよびインターポーザの側面図である。 図19はインターフェース上にハンダ付け可能な表面を含む図18と同様の 図である。 図20は湾曲したベースを示す図17と同様の図である。 図21軟質材料および表面金属化層を取り付けた軟質フィルムの縦断面図で ある。 図22は軟質フィルムに重なる浮動パッド構造を含む、図21と同様の図で ある。 図23は表面金属化層の一部に重なるパターン化された浮動パッド構造の一 つの平面図である。 図24は軟質フィルム上に延在するはんだマスクを示す図22と同様の断面 図である。 図25は表面金属化層をはんだボールおよびエポキシボールを介してベース パッドに取り付けた状態を示す、図24と同様の断面図である。 図26は浮動パッド構造をボールグリッドアレイを介して導電パッドに取り 付けた状態を示す、図25と同様の断面図である。 発明の具体的な説明 図1は導電性パッド12を有するベース表面10に重なっている順応性被膜1 4の縦断面図である。ベース表面は、まだセグメント化された個別のチップに切 断されていない半導体ウェーハ、またはウェーハからセグメント化されたチップ いずれかから構成される。まだセグメント化されていないウェーハに加工するこ とにより、インターフェース(界面)構造の大量生産が可能であり、単一チップ の取扱い上の問題、たとえば、順応性被膜のコーナーエッジの剥れや、光リソグ ラフィー加工の際の単一ダイ取扱いに関連した位置決めの困難性などを回避する ことができる。あるいは、ベース表面は、たとえば、受動素子、プリント回路( PC)板、マルチチップモジュール(MCM)、可撓性相互接続層構造(たとえ ば、Coleの米国特許第5,527,741号(1996年6月18日発行) に記載された構造)から構成するか、あるいはフォトン構造、液晶構造またはマ イクロ電気機械構造(MEMS=microelectromechanical structure)(たとえ ば、本出願人に譲渡されたGhezzoらの米国特許第5,454,904号( 1995年10月3日発行)に記載された構造)を含む基板またはウェーハから 構成することができる。MEMSおよびフォトン装置をウェーハ加工工程に直 接組み込んで、一体化構造を形成することができる。あるいは、MEMSを用い て別体の構造を製造し、それを後でウェーハに付加することもできる。導電パッ ド12は、上述したベース表面のいずれかの上に設けたパッドまたは金属化層か ら構成することができる。この発明によれば、導電パッド用のインターフェース 接続部が一層安定であり、したがって導電パッドの面積を通常のパッドより小さ くする(たとえば直径または長さを約1ミル−約4ミルの範囲とする)ことがで きる。 順応性被膜14は、ポリイミドや、Gorczycaらの米国特許第5,16 1,093号(1992年11月3日発行)に記載されているようなシロキサン ポリイミド−エポキシ(SPI/epoxy)などの材料から構成する。順応性 被膜は高または低モジュラス絶縁材料から形成するのがよく、通常厚さを約2μ m−約100μmの範囲とする。順応性被膜は、ベース表面10上に熱および/ または接着剤(図示せず)で積層するか、たとえば、スピンコート、スプレーコ ートまたは化学蒸着(CVD)法によりベース表面10上に堆積することができ る。 順応性被膜14に適当な方法で被膜ビア16を形成する。1例では、Eich elbergerらの米国特許第4,894,115号(1990年1月16日 発行)に記載されているように、順応性被膜を高エネルギー連続波レーザで繰り 返しスキャニングして、所望の寸法および形状のビアホールを形成する。ほかの 方法として、たとえば、光パターン形成可能なポリイミドを光パターニングする 方法や、エキシマレーザをマスク(図示せず)とともに用いる方法などが適当で ある。 ベース金属化層18は、たとえば、スパッタリングおよび/またはメッキによ り形成し、標準フォトレジストおよびエッチング法でパターン化することができ る。たとえば、Eichelbergerらの米国特許第4,835,704号 (1989年5月30日発行)に、金属化層をパターン化する有用な適応性リソ グラフィシステムが記載されている。1例では、ベース金属化層は、スパッタし た1000Åのチタンの薄い接着層を、スパッタした3000Åの銅の薄層で被 覆し、さらに銅を、たとえば厚さ4μmに電気メッキした層で被覆した構成とす る。所望に応じて、電気メッキした銅の上にチタンの1000Åのバッファ層を 設層することができる。ベース金属化層の材料の他の例としてはモリブデン、タ ングステンおよび金が挙げられる。ベース金属化層に適切な材料は、ベース表面 の材料によって、また電子部品を使用する環境、たとえば高温環境または酸化性 環境などによって、変わる。 図2は、図1と同様であるが、さらに第1インターフェース誘電層20を含む 、断面図である。第1インターフェース誘電層20は、軟質の低モジュラス材料 、たとえば、SPI/epoxy、他の軟質エポキシ樹脂、シリコーンゴム材料 、TEFLONポリテトラフルオロエチレン(テフロンはデュポン社の商標名) 、または低モジュラスのまたは低モジュラスとなるように変性した他のポリマー から、厚さ約2μm−約3ミルの範囲に構成するのが好ましい。厚さの好ましい 範囲は約100μm−約400μmである。 第1インターフェース誘電層20には、順応性被膜14に重なるベース金属化 層18の部分まで貫通するビア22が設けられている。図2のビア22は図1の ビア16と同様の方法で形成することができる。第1インターフェース誘電層の 厚さが順応性被膜の厚さより小さい場合には、図示のように、ビア22をビア1 6より小さくすることができる。 図3aは、図2と同様であるが、さらに第1インターフェース誘電層20に重 なる浮動パッド構造30および30aを含む断面図であり、図4は、ベースパッ ドに重なる浮動パッド構造30の1つの平面図である。浮動パッド構造は、ベー ス金属化区域に無用な力を加えることなく、熱応力と材料応力順応する。 浮動パッド構造30用の金属化層は、図1のベース金属化層18に関して説明 した方法と同様の方法により、被着し、パターン化することができる。図4では 、浮動パッド構造は、ビア金属化層24を貫通してベース金属化層18に達する 複数のパターン化延長部28を有する中央パッド26を含む。 中央パッド26の寸法は、浮動パッド構造の特定の用途にしたがって変わる。 たとえば、はんだボールまたははんだバンプを中央パッドに直接取り付ける場合 には、中央パッドをこれらの取付け部を受け入れるのに十分な大きさとする必要 がある。中央パッドの寸法は延長部の長さにも影響する。中央パッドの直径が小 さいと、必要なスペースは、直径の大きいパッドの場合より小さくなり、したが って、より多くのスペースが残り、延長部を長くとることができる。延長部にと ることのできる長さを左右するもう一つの因子は、ベース金属化層18の面積で ある。 浮動パッド構造用の金属化層の厚さは、浮動パッド構造30で示されるように 均一であっても、浮動パッド構造30aで示されるように変動してもよい。図3 aにおいて、変形した中央パッド26aは中央パッド26と、追加の金属化区域 27とを含む。1実施例では、延長部28の厚さが約2μm−約8μmであり、 変形した中央パッド26aの厚さが約4μm−約20μmである。薄い延長部の 方が厚い延長部より可撓性にすぐれる点でこの実施例は有効であり、一方、中央 パッドは他の導電表面にはんだ付けするのに十分な厚さとするのが好ましい。1 実施例では、追加の金属化区域は、はんだ付けの容易な金属、たとえば、ニッケ ル−金板から構成する。 図3bは、図3aと同様であるが、第1インターフェース誘電層を取り除いた 状態を示す断面図である。たとえば、MEMSなどの実施例では、第1インター フェース誘電層がMEMS装置の移動を妨害しない、あるいは光素子に干渉しな いように、第1インターフェース誘電層20を除去するのが望ましい。第1イン ターフェース誘電層の除去は、測定または制御の目的に用いることのできる移動 性を持った構造を作製する機会が得られるという意味でも、有用である。これら の実施例では、第1インターフェース誘電層20の材料を、順応性被膜14に干 渉することなく、たとえば、昇華法、溶剤、またはレーザにより除去できる材料 となるように選択する。 関連する実施例では、少なくとも図3aの各浮動パッド構造の下側の区域20 aの部分を除去し、インターフェース誘電層20の残りをそのままの位置に残す ことができる。所望に応じて、第1インターフェース誘電層を感光材料から構成 することができ、この感光材料をパッド領域以外の領域で増感し、こうして、浮 動パッドインターフェースの下側から感光材料を簡単に除去することができる。 この実施例では、区域20aにおける浮動パッドインターフェースの下側に用途 に応じた特定のフィラー材料(固体でも流体でもよい)を挿入して、特別な減衰 (振動)制御または熱管理を実現する可能性が得られる。 図5a、5bおよび5cは浮動パッドの他の例の平面図である。図4に示した 浮動パッド構造金属化層のパターン形成は、例示のために示したに過ぎない。任 意の数(1個または複数個)の延長部を用いることができ、また延長部はまっす ぐである必要はない。図5aにおいて、蛇行延長部28a、螺旋延長部28b、 鋸歯状延長部28cおよび屈曲延長部28dは、例示のために可能な形状を示す ものである。図5bに示すように、中央パッド526はこれを取り囲むリング5 30まで延在する延長部528を有し、一方リング530は外側のリング534 まで延在する延長部532を有するようにすることができ、そして外側リング5 34にはベース金属化層18(図5bでは図示せず)まで達するビア536が設 けられている。図5cに示すように、延長部28を湾曲させて、ピン止め風車形 状の浮動インターフェースパッドを形成することもできる。図5a、5bおよび 5cの形状は、延長部にかかる機械的応力を軽減するのに有効であり、ベース表 面10が平面でない場合に特に有効である。延長部の形状を選ぶときに、それか ら得られるインダクタンス効果を考慮するのが適切である。 図6は、延長部にかかる機械的応力を軽減するのに有効な浮動パッドの別の実 施例を示す縦断面図である。図6では、第1インターフェース誘電層20がくぼ み部分20aを有する。くぼみ部分は、第1インターフェース誘電層の被着時に 形成するか、第1インターフェース誘電層から別の工程でエッチングにより形成 するか、このような形状に熱プレスすることができる。このようにすると、浮動 パッドインターフェース構造30b用の金属化層を形成する際、延長部28が応 力除去用のくぼみをもつようになる。追加の金属化区域27aを被着して中央パ ッドの金属化層を延長部のレベル以上にもちあげることができる。図示しないが 、図3aおよび図3bの実施例では、浮動パッド構造の金属化層を形成する際に 、自然にくぼみができている、と予想される。 図7は、図3aと同様であるが、さらに第1インターフェース誘電層20に重 なる第2インターフェース誘電層32および第2対の浮動パッド構造33を含む 実施例の断面図である。図8は、第2対の浮動パッド構造33の一方の平面図で ある。 この実施例では、第1対の浮動パッド構造30のそれぞれをパターン化して、 ビア24を通してベース金属化層18に接続された延長部28およびベース金属 化層に接続されていない他の延長部28aをもたせている。 第2インターフェース誘電層32は、第1インターフェース誘電層20の材料 と同様の材料から形成すればよく、これをパターン化して、ベース金属化層に直 接接続されていない延長部28aまで達するビア36を設ける。中央パッド38 および延長部40を含む第2浮動パッド構造33を、第1対の浮動パッド構造3 0と同様な方法で作製することができる。 図示の便宜上、図3aは単層浮動インターフェースの例を示し、図7は二重層 浮動インターフェースの例を示すが、浮動インターフェース構造にさらに層を加 えることが可能である。このような追加の層は、単一または二重浮動パッド層が 極端な熱応力またはひずみを吸収するのに十分でない場合に、より大きな応力受 入部を設けるのに有効である。多重層インターフェース例では追加の熱的−機械 的分離が得られる。それは浮動パッド構造がさらに遠く離れ、複合てこを、した がってより大きな物理的自由度を与えるからである。 図9は、図7と同様であるが、第3インターフェース誘電層42を含む例の断 面図である。第3インターフェース誘電層42に、はんだバンプ44およびはん だボール48をはんだフラックス46に位置決めするための開口を第2浮動パッ ド構造の上に設け、そして区域45において過剰な誘電材料を除去した状態が示 されている。過剰な誘電材料を除去することは、表面区域への応力蓄積(そりや たわみの原因となる)をなくすのに役立ち、また過剰な誘電材料の除去によりコ ンプライアンスや可撓性が増加する。誘電材料は、種々の方法、たとえばフォト レジストおよびエッチング工程、機械的切削またはレーザアブレーションにより 除去することができる。 図10は、図3aと同様の断面図で、はんだバンプ44およびはんだボール4 8の取付け用の金属化層50の設けられたビアを有する、第2インターフェース 誘電層32を示す。金属化層50は金属化層18と同様に被着することができる 。1実施例では、金属化層50を、はんだ付け用の良好な接点を形成するニッケ ル−金合金から構成する。インターフェース誘電層32および金属化層50を被 着 することは、中央パッド接点区域の厚さを増すために金属化区域27(図3aに 示した)を用いることの、代わりとなる。 図11は、図3aと同様の断面図で、はんだ54が存在するビアを有する第1 インターフェース誘電層32を示す。はんだは、たとえば、金属スクリーニング 、熱リフロー、スパッタリング、電気メッキなどの方法で被着することができる 。図11の実施例では、第2インターフェース誘電層32を、ポリイミドなどの 材料またははんだマスクから構成することができる。 図12は図11と同様の断面図で、本例は、はんだバンプ44およびはんだボ ール48を位置決めするためのはんだ上に開口を有する、第3インターフェース 誘電層56を含む。第3インターフェース誘電層56はポリイミドなどの材料ま たははんだマスクから構成することができ、はんだバンプまたはボール取付けの 際にはんだ54を保持するのに有効である。所望に応じて、第1、第2および第 3インターフェース誘電層20、32および56を、図3bの第1インターフェ ース誘電層20に関して説明したように、完全に除去するか、図9に関して説明 したように、選択的に(所望に応じて順応性被膜14とともに)除去することが できる。 この発明によれば、MEMS、フォトン素子、液晶構造および半導体チップ、 たとえばシリコン、ガリウムひ素、炭化けい素チップなど、を種々の基板材料、 たとえばセラミックス、ポリマー、可撓性相互接続層、に広い温度範囲にわたっ て高い信頼性を維持しながら、直接はんだ付けすることができる。その上、チッ プパッドを中央位置に整形し直す従来の工程をとることなく、はんだを加熱し、 溶融することにより、修理を行うことができる。 図13は、ピングリッドアレイ(PGA=pin grid array)装置に見られるよ うな、浮動ピン接点用のインターフェース構造の縦断面図である。図14は図1 3のピンの1つの平面図である。剛固なピン接続構造をプリント回路板に組み合 わせると、半導体チップパッドを基板に結合するときに生じる機械的応力と同様 の機械的応力を、製作中および動作中に生成するおそれがある。マイクロプロセ ッサチップは高温を生じるおそれがあり、このような高温のため、チップとチッ プを取り付けるプリント回路板との間に大きな熱膨張差が生じる。 図13および図14において、基板210は、プリント回路板、可撓性相互接 続層あるいは他の構造的に適切な材料から構成することができる。低モジュラス インターフェース誘電領域212は、図2の第1インターフェース誘電層20に 関して説明した材料と同様の材料から構成することができる。インターフェース 誘電領域212は金属化層214で被覆することができる。金属化層214は、 インターフェース誘電領域212の穴を覆い、そこから基板210の両表面に延 在する延長部216を有する。金属化層をパターン化して、パッド相互接続領域 211まで延在する延長部216を形成するのが好ましい。パッド相互接続領域 211は金属化配線(ラン)により、他のパッド相互接続領域または基板の金属 化区域(図示せず)に接続されている。はんだ222を、金属化層214と支持 構造218に取り付けられた導電性ピン220との間に適用することができる。 インターフェース誘電領域および延長部は、ピングリッドアレイ、その他のピン 素子を取り付けたり、取り外したりする際に遭遇する異なる熱膨張係数および機 械的応力に合わせて、基板が機械的応力を調節することを可能にするので、「浮 動(フローティング)」スルーホール構造が得られる。 図13では穴がインタフェース誘電領域を貫通するものとして図示してあるが 、この発明は、穴がインターフェース誘電材料の途中までしか通らない状況でも 有効である。 図14aは、穴が中間基板210aを完全には貫通しない例の縦断面図である 。図14aは、基板全体が低モジュラス誘電領域からなる実施例でもある。図1 4aに示す基板は、たとえば、プリント回路板240とピンを有するチップとの 間の連結ボードとして有用である。中間基板210aは中間パッド242を有し 、これらの中間パッド242は、内部金属化層により、中間基板の反対側表面( 図示せず)上のパッドまたは他の金属化層に連結することができ、また、はんだ 246により、たとえばプリント回路板240のパッド244に連結することが できる。 図15は第1表面および第2表面の断面図である。ここで、第1表面は、はん だ114で被覆されたアレイパッド112で表わされる第1接点区域を有するプ リント回路(PC)板110で表わし、第2表面は、対応するアレイパッド11 2とほぼ位置合わせされた、はんだ120で被覆されたアレイパッド118で表 わされる第2接点区域を有するマルチチップモジュール(MCM)116で表わ す。 プリント回路板およびMCM上のアレイパッドを図示したが、この発明は多数 の金属区域の任意のものを連結するのに有効である。この発明が有効な他の形式 の金属接点区域としては、たとえば、基板上の金属化配線(ラン)、金属化基板 、可撓性相互接続構造、回路チップパッド、半導体ウェーハチップパッド、赤外 線センサ、ホログラフィアレイなどがある。 プリント回路板110のような表面がヒートシンクであるか、ヒートシンクを 含むか、図15に示すように接着剤111でヒートシンク113に取り付けられ ている場合、インターフェース構造が形成する熱通路を用いて、MCMから熱を 取り除くことができる。 図16は、この発明のいくつかのインターフェース構造を含む例を示す、図1 5と同様の断面図である。各インターフェース構造は、連結する接点区域間に順 応性接続部を形成する部分的にオープンな内部を有する。「部分的にオープンな 内部」とは、接点区域を電気接続するのに用いる金属に加えて、空気(オープン 空間)または順応性材料を含む内部を意味する。 このようなインターフェース構造の1例として、圧潰ワイヤ組立122が挙げ られ、これは、極細金属線をプレスして、スチールウールに似た外観を有する構 造体にすることによって製造でき、したがって、本来的に複数の平面でばね作用 を有する。このようなワイヤ組立インターフェース構造は、シンチ・コネクタ・ デバイス(Cinch Connector Devices、米国イリノイ州 エルク・グルーブ・ヴィレッジ)から商標名FUZZボタン(button)に て入手できる。ワイヤ通路のインダクタンスはBGAやCGAより小さいので、 電子装置用のパワードライバの寸法を小さくすることができる。 ワイヤ組立122は、銅、金、ベリリウム銅、金メッキベリリウム銅、貴金属 合金(たとえばパラジウム−金合金)などの材料から構成することができる。通 常、ワイヤの太さは約0.5ミル−約20ミルの範囲である。圧潰ワイヤ組立用 に単一の圧縮ワイヤを用いても、複数のプレスワイヤを用いてもよい。3−7ミ ルの範囲の標準ダイパッドの場合、ワイヤ組立122の直径は約3ミルである。 ワイヤ組立122の形状は2つの金属区域の連結を可能にする形状ならどのよう なものでもよい。ワイヤ組立には、たとえば、球、円筒、ひょうたん、直方体な どの形状も適当である。 別のインターフェース構造として、鉛直なストランドワイヤを絶縁物で包囲し た構成のストランドコアワイヤ組立124が挙げられる。1例では、ワイヤを細 い銅絶縁ワイヤとする。絶縁物ははんだ付けを行う温度に耐える材料でなければ ならない。このような材料の例として、TEFLON(商標)ポリテトラフルオ ロエチレンが挙げられる。ワイヤを絶縁物とともに束にし、2つの金属区域間に 挿入することができる。ワイヤがインターフェースの端部で露出していない場合 には、溶剤浸漬、機械的研磨またはエッチング法を用いて、ワイヤを露出させる ことができる。絶縁されているので、はんだがストランドコアワイヤ組立中にい ちじるしくしみ込むことはない。 別のインターフェース構造として、溶解性ポリマーやワイヤワニスなどの材料 からなる除去可能な絶縁物を有するストランドコアワイヤ組立126が挙げられ る。変圧器絶縁ワニスに類似した昇華性絶縁物を用いてもよく、これは、たとえ ば、はんだ付けの完了後に、昇華または溶剤により除去することができる。後述 するように、絶縁物を鉛直なワイヤから除去すると、可撓性の一層高い構造が得 られる。 別のインターフェース構造として、キャップ付き端部129を有する圧潰ワイ ヤ組立128が挙げられる。圧潰ワイヤは端面がでこぼこになるが、はんだまた は金属からなるキャップで端面を平らにし、インターフェースの接点区域へのは んだ付けを容易にすることができる。圧潰ワイヤ組立には、所望に応じて、除去 可能な絶縁物またははんだレジストを組み入れて、圧潰ワイヤへのはんだのしみ 込みを阻止することもできる。このようなはんだのしみ込みがあるとインターフ ェースの可撓性が低下する。 他のインターフェース構造として、順応性カラム130が挙げられる。このカ ラム130は、ゴムなどのポリマーで例示されるような軟質材料からなる内部区 域または中空な区域133を金属化外層131で包囲した構成である。中空な内 部区域133を得るには、製造時に最初は材料をそこに存在させ、後で昇華また は拡散などの方法により除去することができる。この実施例では、内部の材料を 簡単に取り出すために、金属化外層131に1個以上の開口(図示せず)が必要 になる。 図17は図16と同様な図であり、さらに必要に応じて設けるインターポーザ (介在)構造132を設けた例を示す。インターポーザ構造は、はんだ付け時に 、インターフェース構造を所定の位置に保持するのに有効である。インターポー ザ構造は、はんだ付け後にそのままの位置に残しても、取り去ってもよい。イン ターポーザ構造を除去する場合、溶剤に溶解するか分解するワックスやポリカー ボネートなどの材料が有用である。インターポーザ構造を残す場合、アセンブリ の製造および作動温度に耐える構造的に適切な材料なら何を用いてもよい。たと えば、プリント回路板、ポリフェニレンサルファイドなどの硬質プラスチックま たは充填剤入り硬質プラスチックが例示される。 図18は、インターフェース構造134とインターポーザ構造132の線図的 側面図である。1例では、インターフェース構造をリベット形状に形成し、これ により、インターフェース構造の一部がインターポーザ構造の上まで延在して、 インターフェース構造がインターポーザ構造から抜け落ちるのを防止する。リベ ット形状は、たとえばプレス加工など通常の方法で形成することができる。 水平方向および/または鉛直方向に移動可能な遊嵌リベット134aも、高温 作動時にインターポーザ構造および接点区域にかかる応力を軽減するのに有効で あり、はんだが接点パッドと整合してインターフェースを移動する融通性と、湾 曲平面に対する融通性とが得られる。遊嵌(すきまばめ)を実現する1例では、 インターポーザ構造を、溶剤に溶解し得る材料に浸漬し、インターフェース構造 をインターポーザ構造に挿入し、リベットを形成し、そしてインターポーザ構造 を溶剤に浸漬して最初の浸漬材料を除去する。 図16のインターフェース構造126および128に関して説明したように、 圧潰ワイヤまたは鉛直方向ストランドワイヤへのはんだのしみ込みを防止する絶 縁物質をインターフェース構造に充填することにより、インターフェース構造を 改変することができる。はんだがインターフェース構造の深くまでしみ込むと、 構造が可撓性のない固体構造となり、熱膨張係数に関連した熱応力の有効な吸収 体とならないおそれがある。 絶縁材料は、浸漬などの方法により付与することができ、適当な溶剤に溶解し 得るポリマーまたは種々の技法で除去することのできる様々な有機および無機材 料のいずれかとすればよい。熱昇華法は、たとえばWojnarowskiらの 米国特許第5,449,427号(1995年9月12日発行)に記載されてい る。 組立後、絶縁材料を、所望に応じて、昇華、溶剤、熱分解などの種々の方法で 除去して、インターフェース構造のばね状コンプライアンスを増加するのがよい 。 図19は、図18と同様の図で、インターフェース構造上にハンダ付け可能な 表面138を含む例を示す。インターフェース構造の上下両区域を化学処理する か、機械研磨して、はんだ付け可能なインターフェースを露出させることができ る。リベットボタンの所望区域を露出させるには、たとえばプラズマ、反応性イ オンエッチング(RIE=reactive ion etching)、溶剤、火炎処理、機械研磨 などを用いることができる。はんだに浸漬するか、無電解メッキでメッキするこ とによりインターフェース構造表面を予めすずメッキする工程を所望に応じて行 って、インターフェース表面の接点区域へのはんだ付けを容易にするとともに、 はんだの表面張力がインターフェース構造を接点パッドと整合するように移動す るのを助ける。 インターフェース構造を加熱し、はんだを溶融することにより、修理を行うこ とができる。絶縁材料が存在しない(絶縁材料が最初からなかったか、絶縁材料 を除去してあるいずれか)場合には、はんだがはんだ接合部からインターフェー ス構造中へしみ込み、したがって手作業の再加工を必要とせずに、過剰なはんだ が修理区域から除去される。 この発明は、平坦でない部品を組み立てる平坦(プレーナ)化技術として使用 することができる。プリント回路板などの表面はいつも平坦なわけではなく、ま た相互接続すべき表面がたとえば湾曲していることがあるので、平坦化技術は有 用である。図20は、図17と同様の図で、インターポーザ332に遊嵌したイ ンターフェース334により、湾曲したベース310のパッド312を表面31 6のパッド318に連結した構成を示す。 図21は、軟質フィルム610に表面金属化層616で軟質材料612および 614を取り付けた構成の縦断面図である。軟質(可撓性)フィルム610を、 たとえば、KAPTONポリイミド(KAPTONはデュポン社の商標名)など の軟質ポリマーから形成するのが好ましい。1例では、軟質フィルムの厚さが約 7.5μm−約125μm(0.3−5ミル)である。 軟質材料612および614は、低モジュラス軟質材料、たとえばSPI/e poxy、他の軟質エポキシ類、シリコーンゴム材料、MULTIPOSIT XP−9500熱硬化性エポキシ樹脂(MULTIPOSITは米国マサチュー セッツ州マールボロ一所在のシップレイ社の商標名)、TEFLONポリテトラ フルオロエチレン(TEFLONはデュポン社の商標名)、多孔性ポリテトラフ ルオロエチレンあるいはモジュラスが小さいか、モジュラスが小さくなるように 変性した他のポリマーから形成し、その厚さは、用途および吸収すべき正味の差 動応力に応じて、約0.5mm−約1.250mm(20−50ミル)の範囲で ある。軟質材料は柔らかい柔順なインターフェースを与え、後で設けられる浮動 パッドが熱膨張係数の不一致を吸収するにつれて簡単に移動することを可能にす る。 軟質材料は、たとえば、スピンコーティング、スプレーコーティング、フィル ム光堆積、ロール塗布により塗工することができる。軟質材料は、たとえば、光 パターン化技術および/またはマスク技術により、パターン形成することができ る。図21に示すように、軟質材料の厚さを、(軟質材料612で示されるよう に)均一としても、(軟質材料614で示されるように)変化させてもよい。軟 質材料614のエッジをテーパすることは、表面金属化層616にかかる応力を 軽減するのに有用である。 表面金属化層616は、たとえばスパッタリングおよび/またはメッキにより マスクを介して形成するか、あるいは表面全体に形成し、その後標準的なフォト レジストおよびエッチング法でパターン化することができる。たとえばEich elbergerらの米国特許第4,835,704号(1989年5月30日 発行)に、金属化層をパターン化する有用な適応性リソグラフィシステムが記載 されている。1例では、表面金属化層は、チタンをスパッタした厚さ約1000 −2000Åの薄い接着層を、銅をスパッタした厚さ約3000−5000Åの 薄層で被覆し、さらに銅を厚さ約3μm−約10μmに電気メッキした層で被覆 した構成である。表面金属化層に適切な材料は、それが接触することになる材料 や、電子部品を使用する環境、たとえば高温環境や酸化性環境などに応じて、変 わる。表面金属化層がはんだと接触する場合には、ニッケルおよび金(厚さ約1 000−2000Å)を電気メッキした銅の上に被着するのが好ましい。表面金 属化層が導電性ポリマーと接触する場合には、銅の上に被着する材料としてはチ タン(厚さ約1000−2000Å)が有用である。 図22は、図21と同様の図で、浮動パッド構造630を軟質フィルム610 に重ねて可撓性インターフェース構造601を形成した構成である。適当な方法 で、ビア624を軟質フィルム610に形成し、表面金属化層616まで到達さ せる。1例では、たとえば、Eichelbergerらの米国特許第4,89 4,115号(1990年1月16日発行)に記載されているように、軟質フィ ルムを高エネルギー連続波レーザで繰り返しスキャンして、所望の寸法および形 状のビアホールを形成することができる。他の方法として、たとえば、光パター ン形成可能なポリイミドを光パターニングする方法や、マスク(図示せず)とと もにエキシマレーザを用いる方法が適当である。 好適な実施例では、図22に示すように、表面金属化層616の一部分620 が軟質材料を覆い、別の部分621がそこから延在して軟質フィルム610に接 触する。この実施例では、ビア624を表面金属化層の接点部分621まで到達 させるのが有効である。この実施例は好適な実施例であるが、ビアが軟質材料と 接触している表面金属化層の部分まで到達すれば、この発明は実施可能である。 図23は、表面金属化層616の部分620に重なるパターン化浮動パッド構 造630の一つを示す平面図である。浮動パッド構造630のための金属化層は 、図21の表面金属化層に関して説明したのと同様の方法で、被着し、パターン 化することができる。図22および図23では、浮動パッド構造が、中央パッド 626と、ビア624を通して表面金属化層616まで到達するパターン化延長 部628を含む。 中央パッド626の寸法は、浮動パッド構造の特定の用途にしたがってかわる 。たとえば、はんだボールまたははんだバンプを中央パッドに直接取り付ける場 合には、中央パッドがこれらの取付け部を受け入れるのに十分な大きさでなけれ ばならない。 図3aに関して説明したように、浮動パッド構造用の金属化層の厚さは均一で あるか、変化する(中央パッドが延長部より厚い)か、いずれでもよい。1実施 例では、延長部628の厚さが約2μm−約8μmの範囲にあり、中央パッド6 26の厚さが約2μm−約20μmの範囲にある。薄い延長部が厚い延長部より 一層可撓性であり、一方中央パッドが他の導電性表面への取付けに備えて十分に 厚いことが好ましいので、この実施例は有用である。上述したように、任意の数 (1個以上)の延長部を用いることができ、また延長部の形状もどのような形状 でもよい。たとえば、まっすぐな延長部、蛇行延長部、螺旋形延長部、鋸歯状延 長部、屈曲延長部、ピン止め風車形状の延長部、延長部がリングまで延び、その リングからの延長部が別のリングまで延びる配置(図示せず)などがある。 図6に関して説明したように、延長部にかかる機械的応力を軽減するためのく ぼみを軟質フィルムに意図的に形成することができる。このようなくぼみは、軟 質材料の被着前、途中または後に、たとえばエッチングや熱プレスにより形成す ることができる。くぼみを軟質フィルムに形成すれば、延長部628も応力除去 用のくぼみをもつことになる。所望に応じて、別の金属化層を中央パッドに被着 することができる。図示しないが、図22および図24−26の実施例では、く ぼみを意図的に形成しなくても、浮動パッド構造の金属化層を被着する結果とし て、自然に有効なくぼみができると、考えられる。 図24は、図22と同様の図で、所望に応じて、軟質フィルムの上にはんだマ スク632が延在する構成を示す。中央パッド626を別の導電性表面またはパ ッドにはんだ付けする必要がある場合に、はんだ溶食やはんだの延長部628へ のはみ出しを防止するために、このマスクは有用である。はんだマスクは、はん だをマスクすることのできる材料ならいずれから形成してもよい。たとえば、U V露光し、熱硬化することのできる光パターン化可能なエポキシ樹脂がある。 図25は、図24と同様の図で、表面金属化層616を導電材料716を介し てベースパッド712に取り付けた状態を示す。導電材料は、たとえば、はんだ ボールまたは導電性ポリマーから形成すればよい。ベースパッド712の下側に 位置するベース部材710は、まだセグメント化された個別チップに切断されて いない半導体ウェーハ、ウェーハからセグメント化されたチップ、受動素子、プ リント回路(PC)板、マルチチップモジュール(MCM)、Coleらの米国 特許第5,527,741号(1996年6月18日発行)に記載されたような 可撓性相互接続層構造から構成するか、あるいはフォトン構造、液晶構造または マイクロ電気機械構造(MEMS)(たとえば、本出願人に譲渡されたGhez zoらの米国特許第5,454,904号(1995年10月3日発行)に記載 された構造)を含む基板またはウェーハから構成することができる。ベースパッ ド712は、上述したベース部材のいずれかの上のパッドまたは金属化層から構 成することができる。 可撓性インターフェース構造は、ベース部材とは別に製作し、後ではんだによ り、あるいはたとえば銀または金エポキシなどの導電性ポリマーにより取り付け ることができる。はんだを用いる場合、はんだマスク714をベース部材の上に 設けることができる。ベース部材がMCMからなる場合、高温鉛はんだ(たとえ ば錫10部+鉛90部)が有用である。ベース部材がプリント回路板からなる場 合、低温はんだ(たとえば錫37部+鉛63部)を用いることができる。 図26は、図25と同様の図であり、浮動パッド構造630を装着部材742 のボールグリッドアレイ(BGA)736を介して装着パッド740に取り付け た状態を示す。BGAはんだボール736を被着し、はんだを浮動パッド構造6 30に再流動させることができる。装着部材742は、ベース部材の構造および 装置と同様の構造および装置から構成することができる。特に有用な装着部材の 例としては、フリップチップ、表面実装部品、セラミックフィルタ、抵抗器組立 、セラミックキャパシタ、MEMS、はんだパッド(マイクロBGA)構造を取 り付けた大型プロセッサダイなどが挙げられる。所望に応じて、位置決めまたは 機械的理由から、可撓性インターフェース構造の表面金属化層616をパターン 化して、微小BGAからフルサイズBGAに展開することができる。この装置を 用いて、多数の装置を同時にベース部材710に取り付けることができる。 図26はさらに、軟質フィルム610の少なくとも一部および軟質材料612 および614の少なくとも一部を除去した状態を示す。軟質材料を除去する必要 がある場合、また(好ましくは)表面金属化層616が軟質材料を包囲する場合 、軟質材料を除去する前に、軟質フィルムの少なくとも一部728(ならびにも し被着可能なら、その上に重なるはんだマスク)を、軟質材料に隣接する表面か ら除去する必要がある。好ましくは、中央パッドまたは延長部の下側の区域から は軟質フィルムを除去しない。 この実施例では、軟質フィルムの材料は、たとえば、レーザアブレーションま たはポリマー灰化により除去できる材料となるように選択するのが好ましく、ま た軟質材料は、他の材料に干渉することなく、たとえば昇華法や溶剤などにより 除去して、開口750を残すことのできる材料となるように選択するのが好まし い。このような軟質フィルムの部分的除去および/または軟質材料の部分的また は全面的除去により運動自由度を高めることができる。 所望に応じて、多レベルの浮動パッド(図示せず)を用いることができる。こ のような追加の層は、単一の浮動パッド層が極端な熱応力またはひずみに対して 十分でない場合に、より大きな応力吸収部を形成するのに有効である。多層イン ターフェースの例は追加の熱−機械的分離も実現する。複数の浮動パッド構造が さらに遠く離れ、複合てこを、したがってより高い物理的自由度を与えるからで ある。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),CA,JP,MX

Claims (1)

  1. 【特許請求の範囲】 1.導電性ベースパッド(12)を有するベース表面(10)と、 ベース表面およびベースパッド上に形成され、それを貫通してベースパッドま で延在する被膜ビア(16)を有する順応性被膜(14)と、 順応性被膜上でパターン化され、被膜ビア中に入り込むベース金属化層(18 )と、 順応性被膜に重なり、それを貫通してベース金属化層まで延在する少なくとも 1個の誘電体インターフェースビア(22)を有する低モジュラス誘電体インタ ーフェース層(20)と、 誘電体インターフェース層の上でパターン化された浮動パッド金属化層を含み 、浮動パッド金属化層の第1部分が中央パッド(26)を形成し、第2部分が、 中央パッドから延在し、前記少なくとも1個の誘電体インターフェースビア中に 入り込む少なくとも1つの延長部(28)を形成する、浮動パッド構造(30) とを備えるインターフェース。 2.浮動パッド金属化層が中央パッド(26)からの2個以上の延長部(28 )を含み、前記誘電体インターフェース層に2個以上の誘電体インターフェース ビア(22)が設けられ、前記延長部それぞれが対応する誘電体インターフェー スビア中に入り込む、請求項1に記載のインターフェース。 3.ベースパッドの上方で、誘電体インターフェース層および浮動パッド金属 化層のレベルがくぼんでいる、請求項2に記載のインターフェース。 4.浮動パッド金属化層がさらに2個以上の非結合性延長部(28a)を含み 、これらの非結合性延長部は誘電体インターフェースビア中に入り込まず、 前記インターフェースはさらに、前記浮動パッド構造に重なり、それを貫通し て前記2個以上の非結合性延長部まで延在する追加のビアを有する追加の誘電体 インターフェース層(32)と、 前記追加の誘電体インターフェース層の上でパターン化された追加の浮動パッ ド金属化層を含み、追加の浮動パッド金属化層の第1部分が追加の中央パッド( 38)を形成し、第2部分が、中央パッドから延在し、追加のビアそれぞれに入 り込む追加の延長部(40)を形成する、追加の浮動パッド構造(33)とを 備える、 請求項2に記載のインターフェース。 5.内部に少なくとも部分的に入り込む少なくとも1個の穴を有し、低モジュ ラス誘電体インターフェース材料(212)を含む基板(210)と、 前記少なくとも1個の穴を被覆する導電材料(214)からなり、浮動パッド 金属化層の少なくとも一部が前記少なくとも1個の穴からの少なくとも1個の延 長部(216)を形成している、浮動接点構造と を備えるインターフェース。 6.さらに、 支持構造(218)に連結され、前記少なくとも1個の穴内に配置された導電 性ピン(220)と、 導電性ピンと前記浮動接点構造とを結合するはんだ(222)と を備える請求項5に記載のインターフェース。 7.前記基板(210)がさらに、低モジュラス誘電体インターフェース材料 を取り囲む剛性材料を含む請求項6に記載のインターフェース。 8.前記少なくとも1個の穴が基板の一部に貫入し、前記基板はさらに、少な くとも1個の穴とは反対側の表面に位置する基板パッド金属化層(242)を備 え、 前記インターフェースはさらに、支持構造(218)に連結され、前記少なく とも1個の穴内に配置された導電性ピン(220)と、 導電性ピンと前記浮動接点構造とを結合するはんだ(222)と、 上部に表面金属化パッド(244)を有する表面(240)と、 基板パッド金属化層と表面金属化パッドとを結合するはんだ(246)と を備える請求項5に記載のインターフェース。 9.少なくとも1個の導電性第1接点区域(112)と、 前記第1接点区域と向かい合いかつ実質的に位置合わせされた少なくとも1個 の導電性第2接点区域(118)と、 前記第1接点区域および前記第2接点区域間に連結され、前記第1接点区域お よび前記第2接点区域間に順応性ジョイントを形成する部分的にオープンな内部 を有する少なくとも1個の電気導体からなる、少なくとも1個のインターフェー ス構造(122、124、126、128または130)と を備える導電接点区域インターフェース。 10.さらに第1および第2表面(110および116)を含み、 前記少なくとも1個の第1接点区域が前記第1表面上に配置された複数の導電 性第1接点区域(112)の第1アレイを構成し、 前記少なくとも1個の第2接点区域が前記第2表面上に配置された複数の導電 性第2接点区域(118)の第2アレイを構成し、所定の第2接点区域が所定の 第1接点区域と向かい合いかつ実質的に位置合わせされ、 前記少なくとも1個のインターフェース構造が複数のインターフェース構造( 122、124、126、128および/または130)を構成し、各インター フェース構造が実質的に位置合わせされた1対の第1および第2接点区域に接続 された、 請求項9に記載のインターフェース。 11.前記インターフェース構造がはんだ結合(114および120)により 実質的に位置合わせされた1対の第1および第2接点区域に接続され、前記複数 のインターフェース構造が、ワイヤメッシュ構造(122または128)、鉛直 な撚り線を含む構造(124および126)または非導電性内層(133)を導 電性外層(131)で包囲した構造(130)からなる、請求項10に記載のイ ンターフェース。 12.インターポーザ構造(132)が第1表面および第2表面の間に存在し 、前記インターフェース構造を包囲する、請求項11に記載のインターフェース 。 13.第1表面(110)上に配置された第1配列の導電性第1接点区域(1 12)と第2表面(116)上に配置された第2配列の導電性第2接点区域(1 18)との間に導電性接点区域インターフェース構造を製造するにあたり、 所定の第2接点区域を所定の第1接点区域と実質的に位置合わせし、 インターポーザ(132)を複数のインターフェース構造(122、124、 126、128および/または130)のまわりに、かつ第1表面と第2表面と の間に配置し、この際、インターフェース構造が対応する1対の実質的に位置合 わせされた第1および第2接点区域間に配置されるようにし、各インターフェー ス構造は、対応する1対の実質的に位置合わせされた第1接点区域および第2接 点区域間に順応性ジョイントを形成する部分的にオープンな内部を有する少なく とも1個の導体からなり、 インターフェース構造を対応する1対の実質的に位置合わせされた第1および 第2接点区域にはんだ結合(114および120)で連結する 工程を含む、導電性接点区域インターフェース構造の製造方法。 14.インターポーザ材料をインターフェース構造のまわりに配置する工程に おいて、インターフェース構造を整形してインターポーザ材料の穴内にリベット (134)を形成する、請求項13に記載の方法。 15.インターフェース構造を整形する工程において、遊嵌リベット(134 a)を整形する、請求項14に記載の方法。 16.軟質フィルム(610)と、 軟質フィルムの一部分に被着された軟質材料(612または614)と、 軟質材料上の表面金属化層(616)と、 軟質フィルムにはそこを貫通して表面金属化層まで達する少なくとも1個のビ ア(624)が設けられ、 軟質材料および表面金属化層上でパターン化された浮動パッド金属化層を含み 、浮動パッド金属化層の第1部分が中央パッド(626)を形成し、第2部分が 、中央パッドから延在し、前記少なくとも1個のビア中に入り込む少なくとも1 個の延長部(628)を形成する、浮動パッド構造(630)と を備える軟質フィルムインターフェース(601)。 17.浮動パッド金属化層が中央パッドからの2個以上の延長部を含み、軟質 フィルムには2個以上のビアが設けられ、各延長部が対応するビア中に入り込む 、請求項16に記載のインターフェース。 18.表面金属化層のフィルム部分(621)が軟質フィルムと接触しており 、前記2個以上のビアが表面金属化層のフィルム部分まで達する、請求項17に 記載のインターフェース。 19.(a)軟質フィルム(610)と、軟質フィルムの第1部分に被着され た軟質材料(612または614)と、軟質材料および軟質フィルムの第2部分 上の表面金属化層(616)とを備え、軟質フィルムにはそこを貫通して軟質フ ィルムの第2部分上に配置された表面金属化層まで達する少なくとも2個のビア (624)が設けられ、さらに、軟質材料および表面金属化層上でパターン化さ れた浮動パッド金属化層を含み、浮動パッド金属化層の第1部分が中央パッド( 626)を形成し、第2部分が、中央パッドから延在し、前記少なくとも2個の ビア中に入り込む少なくとも2個の延長部(628)を形成する、浮動パッド構 造(630)を備える軟質フィルムインターフェース(601)、 (b)少なくとも1個の導電性ベースパッド(712)を有するベース部材( 710)、および (c)表面金属化層とベースパッドとを連結する導電材料 を備える電子パッケージ(602)。 20.導電材料がはんだボールまたは導電性ポリマーであり、 ベース部材がプリント基板、マルチチップモジュール、半導体ウェーハ、チッ プ、受動部品または可撓性相互接続層構造であり、 前記パッケージはさらに、少なくとも1個の導電性マウントパッド(740) を有するマウント部材(742)と、浮動パッド構造の中央パッドおよび前記少 なくとも1個のマウントパッドを結合する第2導電材料とを備える、 請求項19に記載のパッケージ。
JP52900198A 1996-12-23 1997-12-19 電子デバイス用インターフェース構造 Pending JP2002513510A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US08/781,972 US5900674A (en) 1996-12-23 1996-12-23 Interface structures for electronic devices
US08/781,972 1996-12-23
US08/922,018 US5938452A (en) 1996-12-23 1997-09-02 Flexible interface structures for electronic devices
US08/922,018 1997-09-02
PCT/US1997/023615 WO1998028793A1 (en) 1996-12-23 1997-12-19 Interface structures for electronic devices

Publications (1)

Publication Number Publication Date
JP2002513510A true JP2002513510A (ja) 2002-05-08

Family

ID=27119926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52900198A Pending JP2002513510A (ja) 1996-12-23 1997-12-19 電子デバイス用インターフェース構造

Country Status (5)

Country Link
US (2) US5938452A (ja)
EP (1) EP0920711A1 (ja)
JP (1) JP2002513510A (ja)
CA (1) CA2246989A1 (ja)
WO (1) WO1998028793A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041357A (ja) * 2004-07-29 2006-02-09 Fujikura Ltd 半導体装置およびその製造方法
JP2006114814A (ja) * 2004-10-18 2006-04-27 Fujikura Ltd 半導体装置
US7038323B2 (en) 1998-03-23 2006-05-02 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US7648369B2 (en) 2003-11-17 2010-01-19 International Business Machines Corporation Interposer with electrical contact button and method
JP2012198194A (ja) * 2011-03-09 2012-10-18 Shinko Electric Ind Co Ltd プローブカード及びその製造方法

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL123207A0 (en) * 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
US6624505B2 (en) 1998-02-06 2003-09-23 Shellcase, Ltd. Packaged integrated circuits and methods of producing thereof
DE19839760A1 (de) * 1998-09-01 2000-03-02 Bosch Gmbh Robert Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat sowie Verfahren zur Überprüfung einer derartigen Verbindung
US6376352B1 (en) * 1998-11-05 2002-04-23 Texas Instruments Incorporated Stud-cone bump for probe tips used in known good die carriers
US6507113B1 (en) 1999-11-19 2003-01-14 General Electric Company Electronic interface structures and methods of fabrication
US6250933B1 (en) * 2000-01-20 2001-06-26 Advantest Corp. Contact structure and production method thereof
US6362972B1 (en) 2000-04-13 2002-03-26 Molex Incorporated Contactless interconnection system
US6612852B1 (en) 2000-04-13 2003-09-02 Molex Incorporated Contactless interconnection system
US6391211B1 (en) * 2000-09-06 2002-05-21 Visteon Global Technologies, Inc. Method for making an electrical circuit board
JP2002093853A (ja) * 2000-09-07 2002-03-29 Internatl Business Mach Corp <Ibm> プリント配線板およびフリップチップ実装方法
US6775906B1 (en) * 2000-10-20 2004-08-17 Silverbrook Research Pty Ltd Method of manufacturing an integrated circuit carrier
EP1356718A4 (en) * 2000-12-21 2009-12-02 Tessera Tech Hungary Kft PACKAGED INTEGRATED CIRCUITS AND METHOD FOR THE PRODUCTION THEREOF
US7275562B2 (en) * 2001-10-17 2007-10-02 Agilent Technologies, Inc. Extensible spiral for flex circuit
US6826830B2 (en) * 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US6937039B2 (en) * 2003-05-28 2005-08-30 Hewlett-Packard Development Company, L.P. Tip and tip assembly for a signal probe
US6972480B2 (en) * 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
KR101078621B1 (ko) * 2003-07-03 2011-11-01 테쎄라 테크놀로지스 아일랜드 리미티드 집적회로 디바이스를 패키징하기 위한 방법 및 장치
US7294919B2 (en) * 2003-11-26 2007-11-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Device having a complaint element pressed between substrates
US7105918B2 (en) * 2004-07-29 2006-09-12 Micron Technology, Inc. Interposer with flexible solder pad elements and methods of manufacturing the same
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7566853B2 (en) * 2005-08-12 2009-07-28 Tessera, Inc. Image sensor employing a plurality of photodetector arrays and/or rear-illuminated architecture
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US7271485B1 (en) 2006-09-11 2007-09-18 Agere Systems Inc. Systems and methods for distributing I/O in a semiconductor device
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
TWI384916B (zh) * 2008-03-25 2013-02-01 Bruce C S Chou 具軟性電路板之微結構及其製造方法
US8874815B2 (en) 2008-10-27 2014-10-28 Lennox Industries, Inc. Communication protocol system and method for a distributed architecture heating, ventilation and air conditioning network
US8543243B2 (en) 2008-10-27 2013-09-24 Lennox Industries, Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8463443B2 (en) 2008-10-27 2013-06-11 Lennox Industries, Inc. Memory recovery scheme and data structure in a heating, ventilation and air conditioning network
US8661165B2 (en) 2008-10-27 2014-02-25 Lennox Industries, Inc. Device abstraction system and method for a distributed architecture heating, ventilation and air conditioning system
US9651925B2 (en) 2008-10-27 2017-05-16 Lennox Industries Inc. System and method for zoning a distributed-architecture heating, ventilation and air conditioning network
US9268345B2 (en) 2008-10-27 2016-02-23 Lennox Industries Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8452906B2 (en) 2008-10-27 2013-05-28 Lennox Industries, Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8352080B2 (en) 2008-10-27 2013-01-08 Lennox Industries Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US9432208B2 (en) 2008-10-27 2016-08-30 Lennox Industries Inc. Device abstraction system and method for a distributed architecture heating, ventilation and air conditioning system
US8600559B2 (en) 2008-10-27 2013-12-03 Lennox Industries Inc. Method of controlling equipment in a heating, ventilation and air conditioning network
US8239066B2 (en) 2008-10-27 2012-08-07 Lennox Industries Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US9377768B2 (en) 2008-10-27 2016-06-28 Lennox Industries Inc. Memory recovery scheme and data structure in a heating, ventilation and air conditioning network
US8694164B2 (en) 2008-10-27 2014-04-08 Lennox Industries, Inc. Interactive user guidance interface for a heating, ventilation and air conditioning system
US9325517B2 (en) 2008-10-27 2016-04-26 Lennox Industries Inc. Device abstraction system and method for a distributed-architecture heating, ventilation and air conditioning system
US8437878B2 (en) 2008-10-27 2013-05-07 Lennox Industries Inc. Alarm and diagnostics system and method for a distributed architecture heating, ventilation and air conditioning network
US8560125B2 (en) 2008-10-27 2013-10-15 Lennox Industries Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8977794B2 (en) 2008-10-27 2015-03-10 Lennox Industries, Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8600558B2 (en) 2008-10-27 2013-12-03 Lennox Industries Inc. System recovery in a heating, ventilation and air conditioning network
US8564400B2 (en) 2008-10-27 2013-10-22 Lennox Industries, Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8892797B2 (en) 2008-10-27 2014-11-18 Lennox Industries Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US9678486B2 (en) 2008-10-27 2017-06-13 Lennox Industries Inc. Device abstraction system and method for a distributed-architecture heating, ventilation and air conditioning system
US8548630B2 (en) 2008-10-27 2013-10-01 Lennox Industries, Inc. Alarm and diagnostics system and method for a distributed-architecture heating, ventilation and air conditioning network
US9261888B2 (en) 2008-10-27 2016-02-16 Lennox Industries Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US9152155B2 (en) 2008-10-27 2015-10-06 Lennox Industries Inc. Device abstraction system and method for a distributed-architecture heating, ventilation and air conditioning system
US8788100B2 (en) 2008-10-27 2014-07-22 Lennox Industries Inc. System and method for zoning a distributed-architecture heating, ventilation and air conditioning network
US8352081B2 (en) 2008-10-27 2013-01-08 Lennox Industries Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8295981B2 (en) 2008-10-27 2012-10-23 Lennox Industries Inc. Device commissioning in a heating, ventilation and air conditioning network
US8615326B2 (en) 2008-10-27 2013-12-24 Lennox Industries Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8802981B2 (en) 2008-10-27 2014-08-12 Lennox Industries Inc. Flush wall mount thermostat and in-set mounting plate for a heating, ventilation and air conditioning system
US8994539B2 (en) 2008-10-27 2015-03-31 Lennox Industries, Inc. Alarm and diagnostics system and method for a distributed-architecture heating, ventilation and air conditioning network
US8433446B2 (en) 2008-10-27 2013-04-30 Lennox Industries, Inc. Alarm and diagnostics system and method for a distributed-architecture heating, ventilation and air conditioning network
US8744629B2 (en) 2008-10-27 2014-06-03 Lennox Industries Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8655490B2 (en) 2008-10-27 2014-02-18 Lennox Industries, Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8855825B2 (en) 2008-10-27 2014-10-07 Lennox Industries Inc. Device abstraction system and method for a distributed-architecture heating, ventilation and air conditioning system
US8442693B2 (en) 2008-10-27 2013-05-14 Lennox Industries, Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8655491B2 (en) 2008-10-27 2014-02-18 Lennox Industries Inc. Alarm and diagnostics system and method for a distributed architecture heating, ventilation and air conditioning network
US8774210B2 (en) 2008-10-27 2014-07-08 Lennox Industries, Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8437877B2 (en) 2008-10-27 2013-05-07 Lennox Industries Inc. System recovery in a heating, ventilation and air conditioning network
US8798796B2 (en) 2008-10-27 2014-08-05 Lennox Industries Inc. General control techniques in a heating, ventilation and air conditioning network
US8255086B2 (en) 2008-10-27 2012-08-28 Lennox Industries Inc. System recovery in a heating, ventilation and air conditioning network
US8452456B2 (en) 2008-10-27 2013-05-28 Lennox Industries Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8762666B2 (en) 2008-10-27 2014-06-24 Lennox Industries, Inc. Backup and restoration of operation control data in a heating, ventilation and air conditioning network
US9632490B2 (en) 2008-10-27 2017-04-25 Lennox Industries Inc. System and method for zoning a distributed architecture heating, ventilation and air conditioning network
US8725298B2 (en) 2008-10-27 2014-05-13 Lennox Industries, Inc. Alarm and diagnostics system and method for a distributed architecture heating, ventilation and conditioning network
US8463442B2 (en) 2008-10-27 2013-06-11 Lennox Industries, Inc. Alarm and diagnostics system and method for a distributed architecture heating, ventilation and air conditioning network
USD648642S1 (en) 2009-10-21 2011-11-15 Lennox Industries Inc. Thin cover plate for an electronic system controller
USD648641S1 (en) 2009-10-21 2011-11-15 Lennox Industries Inc. Thin cover plate for an electronic system controller
US8260444B2 (en) 2010-02-17 2012-09-04 Lennox Industries Inc. Auxiliary controller of a HVAC system
US9142902B2 (en) 2013-08-01 2015-09-22 Lear Corporation Electrical terminal assembly
US9190756B2 (en) 2013-08-01 2015-11-17 Lear Corporation Electrical terminal assembly
US9711926B2 (en) 2013-11-19 2017-07-18 Lear Corporation Method of forming an interface for an electrical terminal
US9334153B1 (en) * 2014-11-03 2016-05-10 Hrl Laboratories, Llc MEMS device connected to a substrate by flexible support structures
GB2556265B (en) * 2016-01-29 2019-02-06 Cirrus Logic Int Semiconductor Ltd Stress decoupling in MEMS transducers
US10625083B2 (en) * 2016-06-27 2020-04-21 Hutchinson Technology Incorporated Metallized components and surgical instruments
US10064275B1 (en) 2017-07-18 2018-08-28 Mellanox Technologies, Ltd. Extending the lifetime of a leadless SMT solder joint using pads comprising spring-shaped traces
US10937750B1 (en) 2019-08-14 2021-03-02 Nxp B.V. Low stress pad structure for packaged devices
US11572929B2 (en) * 2020-04-16 2023-02-07 Raytheon Company Vibration isolator and method of assembly using flex circuits

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5728337A (en) * 1980-07-28 1982-02-16 Hitachi Ltd Connecting constructin of semiconductor element
US4641222A (en) * 1984-05-29 1987-02-03 Motorola, Inc. Mounting system for stress relief in surface mounted components
US4628406A (en) * 1985-05-20 1986-12-09 Tektronix, Inc. Method of packaging integrated circuit chips, and integrated circuit package
US4874721A (en) * 1985-11-11 1989-10-17 Nec Corporation Method of manufacturing a multichip package with increased adhesive strength
US4835704A (en) * 1986-12-29 1989-05-30 General Electric Company Adaptive lithography system to provide high density interconnect
US4766670A (en) * 1987-02-02 1988-08-30 International Business Machines Corporation Full panel electronic packaging structure and method of making same
US4845542A (en) * 1987-03-19 1989-07-04 Unisys Corporation Interconnect for layered integrated circuit assembly
US4847146A (en) * 1988-03-21 1989-07-11 Hughes Aircraft Company Process for fabricating compliant layer board with selectively isolated solder pads
US4894115A (en) * 1989-02-14 1990-01-16 General Electric Company Laser beam scanning method for forming via holes in polymer materials
US4954878A (en) * 1989-06-29 1990-09-04 Digital Equipment Corp. Method of packaging and powering integrated circuit chips and the chip assembly formed thereby
US5161093A (en) * 1990-07-02 1992-11-03 General Electric Company Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
US5502002A (en) * 1992-05-21 1996-03-26 Hughes Aircraft Company Polyimide passivation of GaAs microwave monolithic integrated circuit flip-chip
US5352926A (en) * 1993-01-04 1994-10-04 Motorola, Inc. Flip chip package and method of making
US5374792A (en) * 1993-01-04 1994-12-20 General Electric Company Micromechanical moving structures including multiple contact switching system
WO1994018701A1 (en) * 1993-02-05 1994-08-18 W.L. Gore & Associates, Inc. Stress-resistant semiconductor chip-circuit board interconnect
US5449427A (en) * 1994-05-23 1995-09-12 General Electric Company Processing low dielectric constant materials for high speed electronics
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
US5529504A (en) * 1995-04-18 1996-06-25 Hewlett-Packard Company Electrically anisotropic elastomeric structure with mechanical compliance and scrub
US5731073A (en) * 1996-10-01 1998-03-24 W. L. Gore & Associates, Inc. Reusable, selectively conductive, Z-axis, elastomeric composite substrate

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038323B2 (en) 1998-03-23 2006-05-02 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US7271499B2 (en) 1998-03-23 2007-09-18 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US7420285B2 (en) 1998-03-23 2008-09-02 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US7659142B2 (en) 1998-03-23 2010-02-09 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US7648369B2 (en) 2003-11-17 2010-01-19 International Business Machines Corporation Interposer with electrical contact button and method
US7823278B2 (en) 2003-11-17 2010-11-02 International Business Machines Corporation Method for fabricating electrical contact buttons
JP2006041357A (ja) * 2004-07-29 2006-02-09 Fujikura Ltd 半導体装置およびその製造方法
JP2006114814A (ja) * 2004-10-18 2006-04-27 Fujikura Ltd 半導体装置
JP2012198194A (ja) * 2011-03-09 2012-10-18 Shinko Electric Ind Co Ltd プローブカード及びその製造方法

Also Published As

Publication number Publication date
EP0920711A1 (en) 1999-06-09
US6092280A (en) 2000-07-25
US5938452A (en) 1999-08-17
CA2246989A1 (en) 1998-07-02
WO1998028793A1 (en) 1998-07-02

Similar Documents

Publication Publication Date Title
JP2002513510A (ja) 電子デバイス用インターフェース構造
US6298551B1 (en) Methods of forming compliant interface structures with partially open interiors for coupling two electrically conductive contact areas
EP1267402B1 (en) Semiconductor device and method of production of same
EP2172089B1 (en) Method for manufacturing a multilayer wiring element having pin interface
CN1716587B (zh) 内插器及其制造方法以及使用该内插器的半导体器件
US9048242B2 (en) Semiconductor device manufacturing method, semiconductor device, and wiring board
US7256490B2 (en) Test carrier for semiconductor components having conductors defined by grooves
US5567657A (en) Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers
US7161242B2 (en) Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element
CN101013686B (zh) 互连衬底、半导体器件及其制造方法
JP2011501410A (ja) 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ
EP2243161B1 (en) Semiconductor package and its manufacture
US6713880B2 (en) Semiconductor device and method for producing the same, and method for mounting semiconductor device
KR20000035210A (ko) 반도체 장치, 반도체 장치용 접속용 기판, 및 접속용기판의 제조 방법
TWI657546B (zh) 設有電隔離件及基底板之線路板、其半導體組體及其製法
US8053886B2 (en) Semiconductor package and manufacturing method thereof
JP4194408B2 (ja) 補強材付き基板、半導体素子と補強材と基板とからなる配線基板
JP2021197403A (ja) 多層配線基板及び多層配線基板の製造方法
MXPA98006829A (en) Interface structures for electronic devices