DE19839760A1 - Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat sowie Verfahren zur Überprüfung einer derartigen Verbindung - Google Patents
Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat sowie Verfahren zur Überprüfung einer derartigen VerbindungInfo
- Publication number
- DE19839760A1 DE19839760A1 DE19839760A DE19839760A DE19839760A1 DE 19839760 A1 DE19839760 A1 DE 19839760A1 DE 19839760 A DE19839760 A DE 19839760A DE 19839760 A DE19839760 A DE 19839760A DE 19839760 A1 DE19839760 A1 DE 19839760A1
- Authority
- DE
- Germany
- Prior art keywords
- solder
- connection
- carrier substrate
- contact
- contacts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05555—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0605—Shape
- H01L2224/06051—Bonding areas having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/10175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49004—Electrical device making including measuring or testing of device or component part
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49149—Assembling terminal to base by metal fusion bonding
Abstract
Die Erfindung betrifft ein Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat, wobei wenigstens ein Anschlußkontakt des Bauelementes mit wenigstens einem Anschlußkontakt auf der Oberseite des Trägersubstrates elektrisch leitend verbunden wird, indem ein Löthöcker (Bump) an wenigstens einem der zu verbindenden Anschlußkontakte aufgebracht wird, das Bauelement mit dem Trägersubstrat justiert gefügt wird, und der wenigstens eine Löthöcker zur Benetzung der Kontaktflächen verlötet wird. DOLLAR A Es ist vorgesehen, daß während des Lötens der wenigstens eine Löthöcker (24) in der Kontaktierungsebene derart verformt wird, daß ein Verformungsgrad erzielt wird, der eine zweidimensionale Auswertung des Verformungsgrades mittels einer Röntgenaufnahme der Verbindungsstelle gestattet.
Description
Die Erfindung betrifft ein Verfahren zur Verbindung
von elektronischen Bauelementen mit einem Träger
substrat mit den im Oberbegriff des Anspruchs 1 ge
nannten Merkmalen, eine Anordnung zur Verbindung von
elektronischen Bauelementen mit einem Trägersubstrat
mit den im Oberbegriff des Anspruchs 10 genannten
Merkmalen sowie ein Verfahren zur Überprüfung einer
Verbindung zwischen elektronischen Bauelementen und
einem Trägersubstrat mit den im Oberbegriff des An
spruchs 16 genannten Merkmalen.
Es ist bekannt, ein Trägersubstrat mit elektronischen
Bauelementen in einem sogenannten Flip-Chip-Verfahren
oder Ball-Grid-Array(BGA)-Verfahren zu bestücken.
Hierbei werden die elektronischen Bauelemente auf der
Anschlußseite mit einer Vielzahl von Löthöckern, so
genannten Bumps oder Balls, versehen und anschließend
mit der Anschlußseite nach unten gewandt auf ein mit
von Kontaktflächen gebildeten Anschlußkontakten ver
sehenes Trägersubstrat aufgesetzt, wobei ein Fügen
derart erfolgt, daß die Löthöcker korrespondierenden
Anschlußkontakten, sogenannten Pads, justiert zuge
ordnet sind. Bei Flip-Chip-Verfahren werden üblicher
weise Löthöcker mit einem Durchmesser von circa 75
bis 80 µm und bei BGA-Verfahren Löthöcker mit einem
Durchmesser von circa 500 bis 700 µm verwendet. Als
Trägersubstrat dient beispielsweise ein Keramiksub
strat, eine Leiterplatte, ein Siliziumsubstrat oder
dergleichen. Anschließend werden die Löthöcker in ei
nem Reflow-Lötverfahren mit den Anschlußkontakten des
Trägersubstrates verlötet, wobei die Löthöcker in ei
nem Reflow-Ofen aufgeschmolzen werden und die Kon
taktflächen des Trägersubstrates benetzen.
Ein derartiges Verfahren ist beispielsweise aus der
WO 98/14995, der US PS 5,284,796 oder der US PS
5,246,880 bekannt. Entsprechend der Anzahl zu kontak
tierender Anschlußkontakte werden hierbei gleichzei
tig während des Flip-Chip-Verfahrens eine Vielzahl
elektrisch leitender Verbindungen zwischen Anschluß
kontakten des elektronischen Bauelementes und des
Trägersubstrates hergestellt.
Aufgrund der Anordnung der während des Reflow-Lötens
erzeugten Verbindungskontakte zwischen dem elektroni
schen Bauelement und dem Trägersubstrat ist eine
Sichtprüfung nicht möglich. Um eine Prüfung der Ver
bindungskontakte vornehmen zu können, insbesondere um
eine Benetzung der aufgeschmolzenen Löthöcker mit den
Kontaktflächen der Anschlußkontakte des Trägersub
strates prüfen zu können, ist bekannt, die aus dem
elektronischen Bauelement und dem Trägersubstrat be
stehende Verbundanordnung einer Röntgenstrahlung aus
zusetzen und eine angefertigte Röntgenaufnahme auszu
werten. Entsprechend des verwendeten Materials der
Löthöcker kann hierbei eine Kontrastdarstellung auf
der Röntgenaufnahme erzielt werden, die die Löthöcker
und die die Löthöcker umgebenden Bereiche des Verbun
des zeigen. Entsprechend der Auflösung eines verwen
deten Röntgengerätes sind fehlende Lötstellen oder
Brückenbildungen zwischen benachbarten Lötstellen
hierdurch gut erkennbar. Jedoch ist eine nicht oder
nur teilweise erfolgende Benetzung der Löthöcker mit
den Kontaktflächen der Anschlußkontakte des Träger
substrates, beispielsweise aufgrund von Verschmutzun
gen der Anschlußkontakte, nicht möglich. Diese soge
nannten "kalten Lötstellen" beeinträchtigen bezie
hungsweise verhindern die Funktion der elektronischen
Bauelemente, so daß deren Erkennen für eine Quali
tätsüberprüfung unabdingbar ist.
Das erfindungsgemäße Verfahren mit den im Anspruch 1
genannten Merkmalen bietet den Vorteil, daß in einfa
cher Weise eine zerstörungsfreie Überprüfung von mit
tels einer Flip-Chip-Technik oder BGA-Technik herge
stellter elektrisch leitender Verbindungen möglich
ist. Dadurch, daß während des Lötens der wenigstens
eine Löthöcker in der Kontaktierungsebene derart ver
formt wird, daß ein Verformungsgrad erzielt wird, der
eine Auswertung des Verformungsgrades mittels einer
Röntgenaufnahme der Verbindungsstelle gestattet, kann
über einen Intensitätsverlauf einer die Verbundanord
nung durchdringenden Röntgenstrahlung oder einer
zweidimensionalen oder einer dreidimensionalen Rönt
genaufnahme der Verbindungsstelle neben dem Vorhan
densein einer Lötstelle deren ordnungsgemäße Benet
zung mit dem zu kontaktierenden Anschlußkontakt über
prüft werden.
In bevorzugter Ausgestaltung der Erfindung, insbeson
dere bei der Flip-Chip-Technik, ist vorgesehen, daß
die Löthöcker während des Lötens eine Masseverteilung
erfahren, so daß ihre Dicke zum Rand hin stetig ab
nimmt, wobei die Masseverteilung vorzugsweise durch
eine Lötstopmaske bestimmt wird, die die Anschlußkon
takte des Trägersubstrates umgreift. Hierdurch wird
vorteilhaft erreicht, daß bei bekannter Ausgangsgröße
und somit bekannter Ausgangsmasse der Löthöcker diese
eine definierte Verformung in der Kontaktierungsebene
erfahren können. Entsprechend der Anordnung der Löt
stopmaske ergibt sich hierdurch eine zum Rand der
Löthöcker hin abnehmende Masseverteilung, so daß eine
definierte Verformung der Löthöcker erfolgt. Durch
die nachfolgende Röntgenbestrahlung der Verbindungs
stelle werden die Röntgenstrahlen entsprechend der
gegebenen Masseverteilung der Löthöcker unterschied
lich von dem Material des Löthöckers absorbiert, so
daß sich ein Intensitätsverlauf mit einem stetigen
Übergang von einem Maximum zu einem Minimum bezie
hungsweise umgekehrt der die Verbundanordnung durch
dringenden Röntgenstrahlen ergibt. Dieser stetige
Übergang zwischen dem Minimum und dem Maximum läßt
eine Benetzung der Kontaktfläche des Anschlußkontak
tes in einfacher Weise erkennen. Insbesondere, wenn
die Durchmesser von Maskierungsöffnungen der Lötstop
maske zu einem Durchmesser der Löthöcker in definier
ten Bereichen gewählt werden, läßt sich während des
Reflow-Lötens der Bauelemente auf dem Trägersubstrat
eine definierte Masseverteilung des Löthöckers errei
chen. Diese ergibt somit den stetigen Verlauf der
Dicke des Löthöckers in der Kontaktierungsebene gese
hen und somit den stetigen Übergang zwischen einem
Minimum und einem Maximum der Intensität der die Ver
bundanordnung passierenden Röntgenstrahlen.
Ferner ist mit dem erfindungsgemäßen Verfahren zur
Überprüfung einer Verbindung zwischen elektronischen
Bauelementen und einem Trägersubstrat vorteilhaft
möglich, in einfacher Weise eine Qualitätsbewertung
von in einem Flip-Chip-Verfahren oder in BGA-Technik
erhaltener Kontaktierungsstellen mit hoher Präzision
zu ermöglichen. Dadurch, daß eine Beeinflussung eines
Intensitätsverlaufes von die Verbundanordnung durch
dringenden Röntgenstrahlen in einem Übergangsbereich
von einem verlöteten Löthöcker zu dem die Löthöcker
umgebenden Bereich oder eine zweidimensionale oder
dreidimensionale Röntgenaufnahme der Verbindungs
stelle ausgewertet wird, wobei beim Verlöten der Löt
höcker diese so verformt werden, daß bei ordnungsge
mäßer Benetzung der Anschlußkontakte ein stetiger
Übergang des Intensitätsverlaufes oder eine sichtbare
Verformung des Löthöckers in der Röntgenaufnahme meß
bar ist, läßt sich anhand der erzielten Röntgenauf
nahmen die fehlerfreien oder fehlerhaften Kontakt
stellen erkennen.
Durch die Verformung während des Verlötens der Löt
höcker erfahren diese eine Masseverteilung, mit zu
ihren Rändern hin abnehmender Masse (Dicke), die ei
nen stetigen Übergang der Intensität der gemessenen
Röntgenstrahlen bewirken, da in der Kontaktierungs
ebene auf den erhaltenen Verbundanordnungen gleich
mäßig aufgebrachte Röntgenstrahlung entsprechend der
Masseverteilung der Löthöcker unterschiedlich stark
absorbiert beziehungsweise durchgelassen werden.
Hieraus ergibt sich der Intensitätsverlauf in der
Röntgenaufnahme. Bei einer nicht ordnungsgemäßen Be
netzung der Löthöcker mit den Anschlußkontakten un
terbleibt die gewollte Masseverteilung der Löthöcker,
so daß ein entsprechender stetiger Übergang der In
tensitätsverteilung der Röntgenstrahlen nicht meßbar
ist. Derartige nicht oder nur unzureichend benetzte
Löthöcker zeichnen sich durch einen sprunghaften
Übergang der Intensitätsverteilung aus, so daß auf
grund dieses sprunghaften Intensitätsverlaufes auf
eine "kalte Lötstelle" geschlossen werden kann. Ins
besondere bei relativ kleinen Löthöckern bei der
Flip-Chip-Technik kann so eine zerstörungsfreie in
präzise Auswertung erfolgen.
Bei einer eindeutigen Verformung, die insbesondere
bei den relativ großen Löthöckern bei BGA-Techniken
erreichbar ist, läßt sich diese Verformung in einer
zweidimensionalen oder dreidimensionalen Röntgenauf
nahme sichtbar und damit auswertbar machen. Aufgrund
der relativ großen Masse der Löthöcker kann hier ein
stetiger Übergang eines Intensitätsverlaufes nicht
erkannt werden. Hier läßt sich die Verformung - mit
an sich sprunghaftem Übergang der Intensität zwischen
den Löthöckern und dem die Löthöcker umgebenden Be
reich - die die einwandfreie Benetzung des Anschluß
kontaktes hervorruft - auf der Röntgenaufnahme ein
deutig erkennen.
In weiterer bevorzugter Ausgestaltung der Erfindung
ist vorgesehen, daß der Anschlußkontakt des Träger
substrates von einer Lötstopmaske umgriffen wird, de
ren Maskenöffnung größer ist als der Anschlußkontakt.
Hierdurch wird vorteilhaft möglich, daß während des
Lötens der Verbundanordnung eine Verformung des Löt
höckers derart erfolgen kann, daß im wesentlichen
senkrecht zu Kontaktierungsebene der Verbundanordnung
verlaufende Stirnflächen des Anschlußkontaktes durch
das Material des Löthöckers mitbenetzt werden können.
Dadurch, daß die Lötstopmaske beabstandet zu dem An
schlußkontakt angeordnet ist, kann dieser Freiraum
genutzt werden, um eine Verformung des Materials des
Löthöckers in diesem Freiraum zu ermöglichen, wobei
gleichzeitig die Benetzung der Stirnkanten des An
schlußkontaktes bei ordnungsgemäßer Benetzung er
folgt.
Die ordnungsgemäße Benetzung der Stirnkanten des An
schlußkontaktes läßt sich durch ein bevorzugtes Ver
fahren zur Überprüfung der Verbindung zwischen dem
elektronischen Bauelement und dem Trägersubstrat
überprüfen. Dadurch, daß eine dreidimensionale Rönt
genaufnahme der Verbundanordnung im Bereich einer
Schicht angefertigt und ausgewertet wird, die in ei
ner Ebene mit dem wenigstens einem Anschlußkontakt
des Trägersubstrats liegt, läßt sich die ordnungsge
mäße Benetzung der Stirnkanten in der Röntgenaufnahme
dieser Schicht in einfacher Weise nachweisen. Da
durch, daß lediglich die Schicht, in der die An
schlußkontakte angeordnet sind, aus der gesamten Ver
bundanordnung herausgegriffen und dargestellt wird,
läßt sich das Vorhandensein von während des Lötens
verformten Materials in die Ebene des Anschlußkontak
tes hinein, so daß dieser die Stirnkanten benetzen
kann, durch eine ringförmige Darstellung auf der
Röntgenaufnahme nachweisen.
Ferner kann in bevorzugter Ausgestaltung der Erfin
dung eine Benetzung der Stirnkanten des Anschlußkon
taktes durch eine zweidimensionale Röntgenaufnahme
der Verbundanordnung überprüft werden. Bei einer
zweidimensionalen Röntgenaufnahme kann sehr vorteil
haft eine Benetzung der Stirnkanten erkannt werden,
indem sich in einem Intensitätsverlauf der die Ver
bundanordnung durchdringenden Röntgenstrahlen ein
Kennlinienverlauf nach Art eines Sattels einstellt,
der in einfacher Weise ein Anzeichen für eine ord
nungsgemäße Benetzung der Stirnseiten gibt.
Ferner läßt sich in bevorzugter Ausgestaltung der Er
findung durch eine definierte Formgebung der An
schlußkontakte die Verformung des - im wesentlichen
runden - Löthöckers erreichen. Während des Lötens be
netzt der Löthöcker den geformten Anschlußkontakt und
nimmt dadurch im wesentlichen dessen Form an. Bevor
zugte definierte Formen des Anschlußkontaktes sind
vorzugsweise ovale, dreieckige oder polygonale Formen
oder dergleichen.
Durch die der Formgebung des Anschlußkontaktes fol
gende Benetzung läßt sich eine gezielte Verformung
des Löthöckers erreichen, die in einer zweidimensio
nalen Röntgenaufnahme nachweisbar ist. Entspricht die
Form des Löthöckers der zuvor bekannten Form des An
schlußkontaktes, kann von einer vollständigen und da
mit ordnungsgemäßen Benetzung des Anschlußkontaktes
ausgegangen werden. Entspricht die Form des Löt
höckers auf der Röntgenaufnahme, beispielsweise der
ursprünglichen Form des Löthöckers, insbesondere ei
ner runden Form, kann durch die Nichtannahme der Form
des Anschlußkontaktes durch den Löthöcker auf eine
nicht ordnungsgemäße Benetzung des Anschlußkontaktes
geschlossen werden.
Weitere bevorzugte Ausgestaltungen der Erfindung er
geben sich aus den übrigen, in den Unteransprüchen
genannten Merkmalen.
Die Erfindung wird nachfolgend in Ausführungsbeispie
len anhand der zugehörigen Zeichnungen näher erläu
tert. Es zeigen:
Fig. 1 einen Ausschnitt eines Querschnittes durch
ein Trägersubstrat mit einem darauf aufge
setzten Flip-Chip-Bauelement vor einem Re
flow-Löten;
Fig. 2 die Verbundanordnung gemäß Fig. 1 nach dem
Reflow-Löten;
Fig. 3 eine Verbundanordnung nach dem Reflow-Löten
nach einem weiteren Ausführungsbeispiel;
Fig. 4 eine Verbundanordnung nach dem Reflow-Löten
im Stand der Technik;
Fig. 5 eine schematische Schnittansicht einer ver
löteten Verbundanordnung nach einem weite
ren Ausführungsbeispiel;
Fig. 6 eine schematische Ansicht einer dreidimen
sionalen Röntgenaufnahme der Anordnung ge
mäß Fig. 5;
Fig. 7 eine schematische Ansicht einer zweidimen
sionalen Röntgenaufnahme;
Fig. 8 eine Draufsicht auf ein Anschlußbild einer
Leiterplatte;
Fig. 9 verschiedene Formen von Anschlußkontakten
und
Fig. 10 eine schematische zweidimensionale Röntgen
aufnahme einer Verbundanordnung.
Fig. 1 zeigt einen Ausschnitt eines Querschnitts
durch ein Trägersubstrat 10, das eine Leiterplatte,
eine Keramikplatte, ein Siliziumsubstrat oder der
gleichen sein kann. In dem hier gezeigten Beispiel
handelt es sich um eine Leiterplatte, deren Oberseite
12 zur Bestückung mit elektrischen und/oder elektro
nischen Bauelementen 14 vorgesehen ist. Auf der Ober
seite 12 sind Leiterbahnen 16 aufgebracht, in der
Fig. 1 und in den nachfolgenden Figuren ist jeweils
nur eine Leiterbahn 16 gezeigt, wobei klar ist, daß
das Trägersubstrat 10 eine Vielzahl von Leiterbahnen
16 aufweisen kann. Die Leiterbahn 16 endet in einem
Anschlußkontakt 18, der eine Kontaktfläche 20 ausbil
det, die zur Herstellung einer elektrischen Verbin
dung zu den Bauelementen 14 dient.
Es ist vorgesehen, daß Trägersubstrat 10 mit Flip-
Chip-Bauelementen und/oder SMD-Bauelementen (surface
mounted device) zu bestücken, wobei das Bauelement 14
nur ausschnittsweise dargestellt ist. Eine vergleich
bare Verbindungstechnik ist auch die Herstellung von
Lötverbindungen von Ball Grid Arrays, wobei nachfol
gend die Bezeichnung Löthöcker gleichbedeutend für
Bumps, Balls oder dergleichen verwendet wird.
Am Bestückungsort des Bauelementes 14 ist die Ober
seite 12 des Trägersubstrates mit einem Muster von
Anschlußkontakten 18 versehen, die einem Muster von
Anschlußkontakten 22 des Bauelementes 14 entsprechen.
Jedem zu kontaktierenden Anschlußkontakt 22 des Bau
elementes 14 ist somit ein Anschlußkontakt 18 des
Trägersubstrates 10 zugeordnet, das heißt, vor dem
Verbinden des Bauelementes 14 mit dem Trägersubstrat
10 an den einander zugewandten Seiten des Bauelementes
14 und des Trägersubstrates 10 sind diese gegenüber
liegend angeordnet.
Die Anschlußkontakte 22 des Bauelementes 14 besitzen
jeweils einen Löthöcker 24 (Bump, Ball), die aus ei
nem elektrisch leitfähigen Material bestehen oder zu
mindestens elektrisch leitfähiges Material enthalten.
Die Löthöcker 24 werden mittels bekannter Verfahren
auf die Anschlußkontakte 22 aufgebracht, so daß im
Rahmen der vorliegenden Beschreibung hierauf nicht
näher eingegangen werden soll. Bei Flip-Chip-Technik
besitzen die Löthöcker einen Durchmesser d2 von circa
75 bis 80 µm, bei BGA-Technik einen Durchmesser von
circa 500 bis 700 µm.
Die Anschlußkontakte 18 des Trägersubstrates 10 sind
von einer Lötstopmaske 26 umgeben. Die Lötstopmaske
26 besitzt entsprechend des Rasters der herzustellen
den elektrisch leitenden Verbindungen zwischen dem
Bauelement 14 und dem Trägersubstrat 10 entsprechende
Maskierungsöffnungen 28, die von Seitenwänden 30 der
Lötstopmaske 26 begrenzt werden. Die Lötstopmaske 26
ist beispielsweise von einem im Siebdruck aufgebrach
ten Lötstoplack gebildet.
Die Öffnungen 28 sind vorzugsweise rund ausgebildet
und besitzen einen Durchmesser d1, der größer gewählt
ist als ein Durchmesser d2 der im wesentlichen kugel
förmigen Löthöcker 24. Ein Verhältnis der Durchmesser
d2 : d1 beträgt beispielsweise größer 1 : 1,1, insbe
sondere 1 : 1,3 bis 1 : 1,4.
Jeweils unterhalb der schematischen Teilschnittan
sichten ist in den Fig. 1 bis 4 in einem Diagramm
ein Intensitätsverlauf 32 von die Anordnung durch
dringenden Röntgenstrahlen 34 über deren räumliche
Verteilung dargestellt. Hierbei ist der Intensitäts
verlauf 32 im Verlauf einer Kontaktierungsebene einer
Verbundanordnung 36 (Fig. 2) gezeigt, wobei die Kon
taktierungsebene mit einer parallelen Ebene zur Ober
seite 12 des Trägersubstrates 10 zusammenfällt. In
Fig. 1 ist dieser Intensitätsverlauf 32 lediglich
zur Erläuterung dargestellt, wobei klar wird, daß bei
Beaufschlagen der Verbundanordnung 36 mit der Rönt
genstrahlung 34 diese aufgrund der gegebenen Mate
rialzusammensetzung der einzelnen Bereiche der Ver
bundanordnung 36 mit unterschiedlicher Intensität
durchdringen. Insbesondere im Bereich der Löthöcker
24 erfährt die Röntgenstrahlung 34 eine starke Ab
sorption, so daß in der den Intensitätsverlauf 32
wiedergebenden Kennlinie 38 der Durchmesser d2 des
Löthöckers 24 durch eine sprunghafte Änderung der
Intensität 32 anhand der Kennlinie 38 deutlich wird.
Anhand von Fig. 2 wird die Verbundanordnung 36 nach
erfolgtem Reflow-Löten gezeigt. Hierzu wird das Bau
element 14 auf das Trägersubstrat 10 aufgesetzt, wo
bei die Löthöcker 24 auf die Kontaktflächen 20 auf
setzen. Es versteht sich, daß alle Löthöcker 24 des
Bauelementes 10 die gleiche Dimensionierung besitzen,
so daß ein gleichmäßiges Aufsetzen aller Löthöcker 24
auf den jeweils ihnen zugeordneten Kontaktflächen 20
erfolgt. Anschließend wird die Verbundanordnung 36
einer Reflow-Lötstation zugeführt. In der Reflow-Löt
station wird das Lot der Löthöcker 24 erhitzt und
schmilzt. Hierdurch beginnt das Material der Löt
höcker 24 zu fließen und benetzt die Kontaktfläche
20. Entsprechend der Größe der Öffnungen 28 der Löt
stopmaske 26 fließt das Material der Löthöcker 24 bis
zu den Seitenwänden 30, so daß die Kontaktfläche 20
vollkommen benetzt ist. Die Anschlußkontakte 18 be
stehen hierbei aus einem gut benetzbaren Material,
beispielsweise Nickel, Kupfer oder Gold. Durch die
gute Benetzbarkeit der Kontaktflächen 20 nimmt das
Lot die in Fig. 2 dargestellte Form an. Die Oberflä
chenspannkraft des Lotes und die Gewichtskraft des
Bauelementes 14 bewirken dabei, daß das Bauelement 14
zur Oberseite 12 des Trägersubstrates 10 hin bewegt
wird, bis beispielsweise in den Figuren nicht darge
stellte Abstandshalter dieses Aufeinanderzubewegen
begrenzen.
Entsprechend der Verringerung des Abstandes zwischen
dem Bauelement 14 und dem Trägersubstrat 10 erfolgt
eine Umverteilung der Masse des Löthöckers 24 über
dessen Dicke D. Aufgrund des Verhältnisses der Durch
messer d2 zu d1 (Fig. 1) erfolgt ein stetiger Über
gang der Dicke D des Löthöckers 24 von dessen Rand,
der durch die Seitenwand 30 der Maskierungsöffnungen
28 bestimmt wird, zu dessen Zentrum im Bereich der
Anschlußkontakte 22 des Bauelementes 14. Somit findet
eine Verformung der Löthöcker 24 in der Kontaktie
rungsebene statt, wobei der Verformungsgrad und damit
die Masseverteilung des Löthöckers 24 über der Kon
taktierungsebene durch das Verhältnis der Durchmesser
d2 zu d1 bestimmbar ist.
Hierdurch wird es möglich, die Verbindung zwischen
dem Bauelement 14 und dem Trägersubstrat 10 mittels
einer Röntgenbestrahlung im Hinblick auf eine ord
nungsgemäße Benetzung des Löthöckers 24 auf der Kon
taktfläche 20 zu überprüfen. Entsprechend des wieder
um dargestellten Intensitätsverlaufes 32 über der
Kontaktierungsebene läßt sich anhand der Kennlinie 38
ein stetiger Übergang zwischen einem Maximum 40 und
einem Minimum 42 der Intensität 32 der Röntgenstrah
len 34 feststellen. Dieser kontinuierliche Übergang
- in Fig. 2 mit 44 bezeichnet - entspricht hierbei
der Abnahme der Dicke D des Löthöckers 24 in dessen
flächenhafter Ausdehnung in der Kontaktierungsebene.
Somit läßt sich bei einer zerstörungsfreien Überprü
fung der fertig hergestellten Verbundanordnung 36
mittels der Röntgenstrahlen 34 in einfacher Weise
feststellen, ob sämtliche Löthöcker 24 die Kontakt
fläche 20 benetzen. Für den Fall einer Nichtbenetzung
würden sich die, in Fig. 1 dargestellten, sprunghaf
ten Übergänge im Intensitätsverlauf 32 der Röntgen
strahlen 34 ergeben. Ist keiner dieser sprunghaften
Übergänge vorhanden, das heißt, die Kennlinie 38 be
sitzt für jeden Löthöcker 24 die stetigen Übergangs
bereiche 44, kann auf eine einwandfreie elektrische
Kontaktierung des Bauelementes 14 mit dem Trägersub
strat 10 geschlossen werden.
Es ist selbstverständlich, daß entsprechend der An
zahl der zu überprüfenden Bauelemente 24 sich in der
Draufsicht gesehen - also gemäß der Darstellung in
Fig. 1 und Fig. 2 von oben betrachtet - auf der ge
fertigten Röntgenaufnahme für jeden der Löthöcker 24
eine flächenhafte Intensitätsverteilung der Röntgen
strahlen 34 ergibt. Da die Löthöcker 24 im wesentli
chen kugelförmig ausgebildet sind, ergibt sich ein
radialer Verlauf der Intensitätsverteilung je Löt
höcker 24, wobei die Bereiche 44 dann zwischen ent
sprechenden Radien um einen Mittelpunkt der Löthöcker
24 verlaufen, der durch das Minimum 42 der Intensität
32 gekennzeichnet ist.
Gegebenenfalls kann eine Prüfung der Verbundanordnung
36 derart erfolgen, daß eine Röntgenaufnahme des noch
nicht gelöteten Verbundes gemäß Fig. 1 mit einer
Röntgenaufnahme des gelöteten Verbundes gemäß Fig. 2
verglichen wird, wobei der Unterschied zwischen den
Sprüngen zwischen Minima und Maxima des Intensitäts
verlaufes 32 und den dann stetigen Übergangsbereichen
44 zwischen dem Minima 42 und dem Maxima 40 als Beur
teilungskriterium herangezogen wird. Die Auswertung
der Röntgenaufnahmen kann entweder manuell oder auf
geeignete Weise automatisch mittels Bildverarbeitung
erfolgen.
Fig. 3 zeigt eine weitere Ausführungsvariante einer
bereits verlöteten Verbundanordnung 36. Hierbei wird
auf die Anordnung einer Lötstopmaske verzichtet, so
daß das Lot der Löthöcker 24 auf der Kontaktfläche 20
sowie der Oberfläche der die Kontaktfläche 20 aufwei
senden Leiterbahn 18 zerfließen kann. Aufgrund einer
guten Benetzbarkeit der Kontaktfläche 20 erfolgt ein
Zerfließen des Lotes nur in Richtung der Leiterbahn
18, so daß am hier links dargestellten Abschluß 46
der Leiterbahn 18 ein Fließen des Lotes unterbleibt.
Nach weiteren Ausführungsbeispielen kann die Kontakt
stelle 18 auch so ausgebildet sein, daß ein gleich
mäßiges Fließen des Lotes in allen Richtungen der
Kontaktierungsebene erfolgen kann.
Entsprechend der wiederum dargestellten Überprüfung
der erzielten Verbindung anhand des Intensitätsver
laufes 32 der Röntgenstrahlen 34 wird deutlich, daß
im Bereich des Fließens des Lotes ein stetiger Über
gang zwischen dem Minimum 42 und dem Maximum 40 der
Intensität 32 der Röntgenstrahlen 34 gegeben ist.
Wird bei der Auswertung dieser stetige Übergangsbe
reich 44 nicht festgestellt, sondern ist hier ein
sprunghafter Übergang zwischen dem Minimum 42 und dem
Maximum 40 gegeben, kann geschlußfolgert werden, daß
das Lot die Kontaktfläche 20 nicht in gewünschtem
Maße benetzt hat.
Um den Gegenstand der Erfindung nochmals zu verdeut
lichen, ist in Fig. 4 eine Verbundanordnung 36 nach
dem Stand der Technik gezeigt. Dort ist das Verhält
nis zwischen einem Durchmesser d1 der Öffnung 28 der
Lötstopmaske 26 und dem Durchmesser d2 der Löthöcker
24 nahezu gleich groß, das heißt, das Verhältnis der
Durchmesser d1 : d2 beträgt 1 : 1, so daß eine Ver
formung der Löthöcker 24 in Richtung der Kontaktie
rungsebene im wesentlichen unterbleibt, so daß eine
hier durchgeführte zweidimensionale Röntgenuntersu
chung zu dem sprunghaften Übergang zwischen dem Mini
mum 42 und dem Maximum 40 des Intensitätsverlaufes 32
der Röntgenstrahlen 34 führt. Somit kann zwar auf das
Vorhandensein einer elektrisch leitenden Verbindung
über ein Löthöcker 24 erkannt werden, jedoch ist
nicht deutlich, ob tatsächlich eine ausreichende Be
netzung der Kontaktfläche 20 erfolgte.
In Fig. 5 ist eine weitere Verbundanordnung 36 in
einem anderen Ausführungsbeispiel gezeigt. Gleiche
Teile wie in den vorhergehenden Figuren sind mit
gleichen Bezugszeichen versehen und nicht nochmals
erläutert.
In der Fig. 5 sind zwei Löthöcker 24 gezeigt, von
denen der links dargestellte Löthöcker nach dem Ver
löten des Bauelementes 14 mit dem Trägersubstrat 10
den Anschlußkontakt ordnungsgemäß benetzt, während
der rechts dargestellte Löthöcker zum Vergleich den
Anschlußkontakt 18 nicht ordnungsgemäß benetzt. Die
im Sinne der Erfindung während des Lötens vorgenom
mene Verformung des Löthöckers 24 wird derart er
reicht, daß eine Lötstopmaske 26 derart beabstandet
zu dem Anschlußkontakt 18 verläuft, daß seitliche,
das heißt im wesentlichen senkrecht zur Kontaktie
rungsebene verlaufende Stirnflächen 50 des Anschluß
kontaktes 18 von dem Löthöcker 24 mit benetzt werden.
Eine Benetzung der Stirnflächen 50 des Anschlußkon
taktes 18 ist ohne weiteres möglich, da einerseits
das Material des Löthöckers 24 während des Lötens in
einen Schmelzzustand überführt wird, so daß aufgrund
der guten Benetzbarkeit des Materials des Anschluß
kontaktes 18, der beispielsweise aus Gold, Aluminium,
Platin oder dergleichen besteht die Stirnflächen 50
mitbenetzt werden, indem ein verbleibender Abstand
zwischen der Lötstopmaske 26 und dem Anschlußkontakt
18 mit dem Lot ausgefüllt wird. Durch diese Beabstan
dung der Lötstopmaske 26 zum Anschlußkontakt 18 wird
eine gewollte Verformung des Löthöckers 24 während
des Lötens erreicht, die, wie nachfolgend noch erläu
tert wird, mittels eines Röntgenverfahrens auswertbar
ist.
Im Vergleich hierzu ist der rechts dargestellte Löt
höcker 24 nicht ordnungsgemäß mit dem Anschlußkontakt
18 benetzt. Der Zwischenraum zwischen der Lötstop
maske 26 und dem Anschlußkontakt 18 ist nicht mit dem
Material des Löthöckers 24 ausgefüllt, so daß die
Stirnflächen 50 des Anschlußkontaktes 18 nicht be
netzt sind. Dies kann beispielsweise infolge einer
Verschmutzung des Anschlußkontaktes 18, die dessen an
sich gute Benetzbarkeit beeinträchtigt, erfolgen.
Um die ordnungsgemäße Benetzung der Anschlußkontakte
18 mit den Löthöckern 24 prüfen zu können, wird mit
tels einer dreidimensionalen Röntgentechnik die in
Fig. 5 mit S bezeichnete Schicht der Verbundanord
nung 36 untersucht und in einer in Fig. 6 schema
tisch angedeuteten Röntgenaufnahme dargestellt. Mit
tels der verfügbaren 3D-Röntgentechnik sind Schicht
auflösungen von zirka 30 bis 100 µm realisierbar. Die
Anschlußkontakte 18, die beispielsweise in Siebdruck
oder anderen geeigneten Verfahren auf das Träger
substrat 18 aufgebracht sind, besitzen üblicherweise
eine Schichtdicke von zirka 50 µm. Somit kann mittels
der 3D-Röntgentechnik die Schicht S aus der Verbund
anordnung 36 heraus aufgenommen werden, in der die
Anschlußkontakte 18 liegen. Durch Sichtbarmachung
dieser Schicht S in der Röntgenaufnahme, ergibt sich
die in Fig. 6 schematisch angedeutete Aufnahme.
Hierbei wir bei einem ordnungsgemäß benetzten An
schlußkontakt 18 das sich innerhalb der Schicht S be
findende Material des Löthöckers 24 als Ring 52
sichtbar, der den Anschlußkontakt 18 umgreift. Bei
der in Fig. 6 schematisch angedeuteten Aufnahme hin
gegen wird infolge der Nichtbenetzung der Stirnkanten
50 des Anschlußkontaktes 18 innerhalb der Schicht
dicke S kein Material des Löthöckers 24 verformt, so
daß bei der Röntgenaufnahme dieses auch nicht sicht
bar ist. Durch Auswertung der Röntgenaufnahmen kann
nunmehr bei Vorhandensein des Ringes 52 um den An
schlußkontakt 18 auf eine ordnungsgemäße Benetzung
der Anschlußkontakte 18 geschlossen werden.
Fig. 7 verdeutlicht eine zweidimensionale Röntgen
auswertung der Verbundanordnung 36, wobei die Dar
stellung der Verbundanordnung 36 in Fig. 7 der be
reits in Fig. 5 gezeigten Verbundanordnung 36 ent
spricht. Entsprechend der Benetzung der Stirnkanten
50 der Anschlußkontakte 18 ergibt sich eine Massever
teilung der Löthöcker 24, die sich in einer zwei
dimensionalen Darstellung verdeutlichen läßt. In der
in Fig. 7 linken Darstellung erfolgt eine ordnungs
gemäße Benetzung der Stirnkanten 50, so daß sich eine
Masseverteilung des Lotes der Löthöcker 24 ergibt,
der dem dargestellten Intensitätsverlauf 32 ent
spricht, wobei sich hier ein sattelförmiger Verlauf
51 ergibt. Erfolgt die ordnungsgemäße Benetzung der
Stirnkanten 50 - wie in der rechten Darstellung in
Fig. 7 - nicht, kommt es zu einer Masseverteilung
des Löthöckers 24, die in dessen Randbereichen 53
deutlich weniger Lot aufweist als im Zentrum 55.
Hierdurch ergibt sich der unten gezeigte Intensitäts
verlauf 32 der Röntgenstrahlung, wobei es eben gerade
nicht zur Ausbildung des sattelförmigen Verlaufes 51
kommt. Ein festgestellter sattelförmiger Verlauf 51
des Intensitätsverlaufes 32 ist somit ein Kriterium
für eine ordnungsgemäße Benetzung des Anschlußkontak
tes 18.
In Fig. 8 ist das Anschlußbild einer Leiterplatte
mit n × m Anschlußkontakten 18 gezeigt. Die Werte für
n und m können beispielsweise 15 betragen. Um eine
gezielte Verformung der Löthöcker während des Lötens,
durch Benetzen der Anschlußkontakte 18 zu erreichen,
können die Anschlußkontakte 18 - in Draufsicht gese
hen - eine definierte Formgebung besitzen.
In Fig. 9 sind in stark vergrößerter Darstellung je
weils ein Anschlußkontakt 18 in seiner Draufsicht ge
zeigt, um einige der möglichen definierten Formgebun
gen für die Anschlußkontakte 18 - ohne Anspruch auf
Vollständigkeit zu erheben - zu verdeutlichen. Die
definierte Formgebung der Anschlußkontakte kann bei
spielsweise durch die Ausbildung einer Lötstopmaske
auf einer Leiterbahn erfolgen, wobei eine Maskenöff
nung der Lötstopmaske dann die Form des Anschlußkon
taktes 18 ergibt. Eine weitere Möglichkeit besteht
darin, die Anschlußkontakte 18 selber mit einer ent
sprechenden Formgebung auf das Substrat 10 aufzubrin
gen. Entscheidend ist, daß die Geometrie der An
schlußkontakte 18 von einer kreisrunden Form, die im
wesentlichen der runden Form der Löthöcker ent
spricht, abweicht, so daß bei Benetzung der Anschluß
kontakte 18 die Löthöcker entsprechend der Geometrie
der Anschlußkontakte 18 zerfließen und deren Form an
nehmen. Hierdurch kommt es zu einer gezielten Verfor
mung der Löthöcker 24. Gemäß der auszugsweise gezeig
ten Möglichkeiten kann der Anschlußkontakt 18 gemäß
den Fig. 9a und 9b beispielsweise von einer runden
Form abkragende Stege aufweisen, gemäß Fig. 9c drei
eckförmig, gemäß Fig. 9d mit einer von einer Kreis
form entspringenden Nase und gemäß Fig. 9e mit von
einer Kreisform entspringenden gegenüberliegend ange
ordneten Nasen, gemäß Fig. 9f tropfenförmig, gemäß
Fig. 9g oval, gemäß Fig. 9h quadratisch und gemäß
Fig. 9i rund mit einem Steg ausgebildet sein. Hier
bei können alle zu kontaktierenden Anschlußkontakte
18 die gleiche geometrische Form oder auch Mischfor
men aufweisen, das heißt, Anschlußkontakte 18 einer
Leiterplatte besitzen eine unterschiedliche geometri
sche Form. Zweckmäßigerweise besitzen jedoch alle zu
kontaktierenden Anschlußkontakte einer Leiterplatte
die gleiche geometrische Form.
In Fig. 10 ist ein schematischer Ausschnitt einer
zweidimensionalen Röntgenaufnahme gezeigt, mittels
der die ordnungsgemäße Benetzung von Anschlußkontak
ten 18 durch Löthöcker 24 überprüft wird. Hier sind
beispielsweise vier Löthöcker 24 erkennbar, (Die Auf
nahme gibt ferner, hier nicht zu behandelnde, Leiter
bahnen und Durchkontaktierungen wieder), von denen
die beiden oben dargestellten Löthöcker 24 eine im
wesentlichen kreisrunde Form aufweisen, während die
beiden unten dargestellten Löthöcker 24 eine im we
sentlichen ovale Form aufweisen. Anhand dieser Auf
nahme wird deutlich, daß aufgrund der ovalen Form der
Löthöcker 24 diese, die zuvor eben gerade diese ovale
Form aufweisenden Anschlußkontakte 18 ordnungsgemäß
benetzt hat. Die in Fig. 10 oben dargestellten Löt
höcker 24 besitzen ihre Ursprungsform der im wesent
lichen runden unverlöteten Löthöcker 24 und haben die
dort ebenfalls ovalen Anschlußkontakte 18 nicht ord
nungsgemäß benetzt, so daß auf eine fehlerhafte,
kalte Lötstelle geschlossen werden kann. Mittels die
ser im Verhältnis relativ einfach anfertigbaren zwei
dimensionalen Röntgenaufnahmen können so bei vorher
gehender Präparation der Anschlußkontakte 18 durch
deren entsprechende Formgebung (Beispiele gemäß der
Fig. 9a bis 9i) eine zerstörungsfreie, eindeutige
und sichere Überprüfung einer ordnungsgemäßen Kontak
tierung erreicht werden.
Claims (18)
1. Verfahren zur Verbindung von elektronischen Bau
elementen mit einem Trägersubstrat, wobei wenigstens
ein Anschlußkontakt des Bauelementes mit wenigstens
einem Anschlußkontakt auf der Oberseite des Träger
substrates elektrisch leitend verbunden wird, indem
ein Löthöcker (Bump) an wenigstens einem der zu ver
bindenden Anschlußkontakte aufgebracht wird, das Bau
element mit dem Trägersubstrat justiert gefügt wird,
und der wenigstens eine Löthöcker zur Benetzung der
Kontaktflächen verlötet wird, dadurch gekennzeichnet,
daß während des Lötens der wenigstens eine Löthöcker
(24) in der Kontaktierungsebene derart verformt wird,
daß ein Verformungsgrad erzielt wird, der eine Aus
wertung des Verformungsgrades mittels einer Röntgen
aufnahme der Verbindungsstelle gestattet.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß der wenigstens eine Löthöcker (24) während des
Lötens eine Masseverteilung erfährt, so daß dessen
Dicke (D) zum Rand hin stetig abnimmt.
3. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die Verformung der Löt
höcker (24) durch eine Lötstopmaske (26) bestimmt
wird, die die Anschlußkontakte (18) des Träger
substrates (10) umgreift, und in die die Löthöcker
(24) gefügt werden.
4. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß der Verformungsgrad der
Löthöcker (24) durch ein Größenverhältnis eines
Durchmessers (d1) von Maskierungsöffnungen (28) der
Lötstopmaske (26) zu einem Durchmesser (d2) der Löt
höcker (24) bestimmt wird.
5. Verfahren nach einem der Ansprüche 1 und 2, da
durch gekennzeichnet, daß die Verformung der Löt
höcker (24) durch eine gewollte bereichsweise Benet
zung von die Anschlußkontakte (18) aufweisende Lei
terbahnen (16) erfolgt.
6. Verfahren nach einem der Ansprüche 1 und 2, da
durch gekennzeichnet, daß die Verformung der Löt
höcker (24) durch eine gewollte Benetzung von Stirn
flächen (50) der Anschlußkontakte (18) erfolgt.
7. Verfahren nach einem der Ansprüche 1 oder 3, da
durch gekennzeichnet, daß die Verformung der Löt
höcker (24) durch eine gezielte Benetzung von, eine
von einer Kreisform abweichende Geometrie aufweisen
den Anschlußkontakte (18) erfolgt.
8. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die Verbindung zwischen
dem Bauelement und dem Trägersubstrat in einer Flip-
Chip-Technik erfolgt.
9. Verfahren nach einem der Ansprüche 1 bis 7, da
durch gekennzeichnet, daß die Verbindung zwischen dem
Bauelement und dem Trägersubstrat in einer Ball-Grid-
Array-Technik erfolgt.
10. Anordnung zur Verbindung von elektronischen Bau
elementen mit einem Trägersubstrat, wobei wenigstens
ein Anschlußkontakt des Bauelementes wenigstens einem
Anschlußkontakt auf der Oberseite des Trägersubstra
tes zugewandt ist, und eine elektrisch leitende Ver
bindung zwischen den Anschlußkontakten durch einen
Löthöcker erfolgt, dadurch gekennzeichnet, daß der
wenigstens eine Anschlußkontakt (18) des Trägersub
strates (10) von einer Lötstopmaske (26) umgriffen
wird, dessen Maskenöffnung (28) größer ist als der
Anschlußkontakt (18) und/oder größer ist als ein
Durchmesser (d2) der Löthöcker (24).
11. Anordnung nach Anspruch 10, dadurch gekennzeich
net, daß das Verhältnis der Durchmesser (d2) der Löt
höcker (24) zu einem Durchmesser der Maskenöffnung
(28) (d1) größer 1 : 1,1 beträgt.
12. Anordnung nach Anspruch 11, dadurch gekennzeich
net, daß das Verhältnis der Durchmesser (d2) zu (d1)
1 : 1,3 bis 1 : 1,4 beträgt.
13. Anordnung nach Anspruch 10, dadurch gekennzeich
net, daß ein Durchmesser (d1) der Maskenöffnung (28)
größer ist als ein Durchmesser des Anschlußkontaktes
(18) jedoch kleiner ist als ein Durchmesser (d2) des
Löthöckers (24).
14. Anordnung zur Verbindung von elektronischen Bau
elementen mit einem Trägersubstrat, wobei wenigstens
ein Anschlußkontakt des Bauelementes wenigstens einem
Anschlußkontakt auf der Oberseite des Trägersubstra
tes zugewandt ist, und eine elektrisch leitende Ver
bindung zwischen den Anschlußkontakten durch einen
Löthöcker erfolgt, dadurch gekennzeichnet, daß der
Anschlußkontakt (18) eine definierte Kontaktfläche
(20) aufweist, deren Geometrie von einer Geometrie
des Löthöckers (24) abweicht.
15. Anordnung nach Anspruch 14, dadurch gekennzeich
net, daß der Anschlußkontakt (18) eine ovale, eckige,
polygonale oder andere von einer Kreisform abweichen
den Kontaktfläche (20) aufweist.
16. Verfahren zur Überprüfung einer Verbindung zwi
schen elektronischen Bauelementen und einem Träger
substrat, wobei Anschlußkontakte des Bauelementes mit
zugeordneten Anschlußkontakten des Trägersubstrates
über wenigstens einen Löthöcker (Bump, Ball) verbun
den werden, nach Verbindung des Bauelementes mit der
Trägerplatte die Verbundanordnung mit senkrecht zur
Kontaktierungsebene einstrahlenden Röntgenstrahlen
beaufschlagt wird, und an einer der Röntgenquelle ab
gewandten Seite der Verbundanordnung eine Röntgenauf
nahme gefertigt wird, dadurch gekennzeichnet, daß ein
Intensitätsverlauf (32) der Röntgenstrahlen (34) in
einem Übergangsbereich (44) von einem Löthöcker (24)
zu dem den Löthöcker (24) umgebenden Bereich ausge
wertet wird, wobei bei Verlöten der Löthöcker (24)
diese so verformt werden, daß bei ordnungsgemäßer Be
netzung der Anschlußkontakte (18) entweder ein steti
ger Übergang (44) des Intensitätsverlaufes (32) von
einem Minimum (42) zu einem Maximum (40) oder eine
gezielte Verformung des Löthöckers (24) meßbar ist.
17. Verfahren nach Anspruch 16, dadurch gekennzeich
net, daß eine zweidimensionale Röntgenaufnahme der
Verbundanordnung (36) angefertigt und ausgewertet
wird.
18. Verfahren nach Anspruch 16, dadurch gekennzeich
net, daß eine dreidimensionale Röntgenaufnahme der
Verbundanordnung (36) im Bereich einer Schicht (S),
die in einer Ebene mit dem wenigstens einem Anschluß
kontakt (18) des Trägersubstrates (10) liegt, ange
fertigt und ausgewertet wird.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19839760A DE19839760A1 (de) | 1998-09-01 | 1998-09-01 | Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat sowie Verfahren zur Überprüfung einer derartigen Verbindung |
EP99953603A EP1048069A1 (de) | 1998-09-01 | 1999-08-27 | Verfahren zur verbindung von elektronischen bauelementen mit einem trägersubstrat sowie verfahren zur überprüfung einer derartigen verbindung |
JP2000568120A JP2002524854A (ja) | 1998-09-01 | 1999-08-27 | 電子構成素子を支持基板に結合するための方法ならびにこのような結合を検査するための方法 |
PCT/DE1999/002670 WO2000013228A1 (de) | 1998-09-01 | 1999-08-27 | Verfahren zur verbindung von elektronischen bauelementen mit einem trägersubstrat sowie verfahren zur überprüfung einer derartigen verbindung |
US09/530,536 US6678948B1 (en) | 1998-09-01 | 1999-08-27 | Method for connecting electronic components to a substrate, and a method for checking such a connection |
HU0100338A HUP0100338A3 (en) | 1998-09-01 | 1999-08-27 | Method for connecting electronic components to a substrate, and a method for checking such a connection |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19839760A DE19839760A1 (de) | 1998-09-01 | 1998-09-01 | Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat sowie Verfahren zur Überprüfung einer derartigen Verbindung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19839760A1 true DE19839760A1 (de) | 2000-03-02 |
Family
ID=7879409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19839760A Pending DE19839760A1 (de) | 1998-09-01 | 1998-09-01 | Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat sowie Verfahren zur Überprüfung einer derartigen Verbindung |
Country Status (6)
Country | Link |
---|---|
US (1) | US6678948B1 (de) |
EP (1) | EP1048069A1 (de) |
JP (1) | JP2002524854A (de) |
DE (1) | DE19839760A1 (de) |
HU (1) | HUP0100338A3 (de) |
WO (1) | WO2000013228A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10332573A1 (de) * | 2003-07-14 | 2005-02-17 | Siemens Ag | Verfahren zum Erzeugen von Lotkontakten auf Bauelementen und Bauelement bzw. Lotdepot-Trägerplatte mit Eignung zur Anwendung in diesem Verfahren |
WO2018215277A1 (de) | 2017-05-23 | 2018-11-29 | Robert Bosch Gmbh | Anordnung umfassend ein trägersubstrat und ein damit verbundenes elektronisches bauelement sowie verfahren zu dessen herstellung |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2344550A (en) * | 1998-12-09 | 2000-06-14 | Ibm | Pad design for electronic package |
JP3517388B2 (ja) | 2000-06-14 | 2004-04-12 | 新光電気工業株式会社 | バンプの検査方法及びバンプの検査装置 |
US20060108678A1 (en) * | 2002-05-07 | 2006-05-25 | Microfabrica Inc. | Probe arrays and method for making |
US7253510B2 (en) * | 2003-01-16 | 2007-08-07 | International Business Machines Corporation | Ball grid array package construction with raised solder ball pads |
US10416192B2 (en) | 2003-02-04 | 2019-09-17 | Microfabrica Inc. | Cantilever microprobes for contacting electronic components |
US8216930B2 (en) | 2006-12-14 | 2012-07-10 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
US8350384B2 (en) * | 2009-11-24 | 2013-01-08 | Stats Chippac, Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
US7901983B2 (en) * | 2004-11-10 | 2011-03-08 | Stats Chippac, Ltd. | Bump-on-lead flip chip interconnection |
US7659633B2 (en) * | 2004-11-10 | 2010-02-09 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
US8129841B2 (en) * | 2006-12-14 | 2012-03-06 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
US8026128B2 (en) | 2004-11-10 | 2011-09-27 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
US8574959B2 (en) | 2003-11-10 | 2013-11-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
US8674500B2 (en) | 2003-12-31 | 2014-03-18 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
US9029196B2 (en) | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
TWI534915B (zh) | 2003-11-10 | 2016-05-21 | 恰巴克有限公司 | 引線上凸塊之倒裝晶片互連 |
US8076232B2 (en) | 2008-04-03 | 2011-12-13 | Stats Chippac, Ltd. | Semiconductor device and method of forming composite bump-on-lead interconnection |
USRE44500E1 (en) | 2003-11-10 | 2013-09-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming composite bump-on-lead interconnection |
US20070105277A1 (en) * | 2004-11-10 | 2007-05-10 | Stats Chippac Ltd. | Solder joint flip chip interconnection |
TWI230994B (en) * | 2004-02-25 | 2005-04-11 | Via Tech Inc | Circuit carrier |
US20060049238A1 (en) * | 2004-09-03 | 2006-03-09 | Lim Seong C | Solderable structures and methods for soldering |
US8841779B2 (en) | 2005-03-25 | 2014-09-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate |
KR20070107154A (ko) | 2005-03-25 | 2007-11-06 | 스태츠 칩팩, 엘티디. | 기판상에 좁은 상호접속 사이트를 갖는 플립 칩 상호접속체 |
JP2007059638A (ja) * | 2005-08-25 | 2007-03-08 | Nec Corp | 半導体装置およびその製造方法 |
JP2007324528A (ja) * | 2006-06-05 | 2007-12-13 | Alps Electric Co Ltd | 半田接続構造の検査方法、及びその半田接続構造 |
US7772104B2 (en) * | 2007-02-02 | 2010-08-10 | Freescale Semiconductor, Inc. | Dynamic pad size to reduce solder fatigue |
JP5207659B2 (ja) * | 2007-05-22 | 2013-06-12 | キヤノン株式会社 | 半導体装置 |
DE102008059793A1 (de) * | 2008-12-01 | 2010-06-10 | Grenzebach Maschinenbau Gmbh | Verfahren und Vorrichtung zum vollautomatischen Selektieren und Verpacken von photovoltaischen Modulen |
US8198186B2 (en) * | 2008-12-31 | 2012-06-12 | Stats Chippac, Ltd. | Semiconductor device and method of confining conductive bump material during reflow with solder mask patch |
US8659172B2 (en) | 2008-12-31 | 2014-02-25 | Stats Chippac, Ltd. | Semiconductor device and method of confining conductive bump material with solder mask patch |
TWI498982B (zh) * | 2009-12-08 | 2015-09-01 | 史達晶片有限公司 | 在以焊料遮罩補綴的回焊期間局限導電凸塊材料的半導體裝置和方法 |
US9685402B2 (en) * | 2011-12-13 | 2017-06-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming recesses in conductive layer to detect continuity for interconnect between semiconductor die and substrate |
US8810020B2 (en) * | 2012-06-22 | 2014-08-19 | Freescale Semiconductor, Inc. | Semiconductor device with redistributed contacts |
CN103797901B (zh) * | 2012-08-10 | 2017-04-12 | 松下知识产权经营株式会社 | 部件安装基板的制造方法及制造系统 |
JP6156381B2 (ja) * | 2012-09-04 | 2017-07-05 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法 |
US11262383B1 (en) | 2018-09-26 | 2022-03-01 | Microfabrica Inc. | Probes having improved mechanical and/or electrical properties for making contact between electronic circuit elements and methods for making |
WO2023136078A1 (ja) * | 2022-01-14 | 2023-07-20 | ローム株式会社 | 半導体装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4029963A (en) * | 1976-07-30 | 1977-06-14 | The Board Of Trustees Of Leland Stanford Junior University | X-ray spectral decomposition imaging system |
JPS6038839A (ja) | 1983-08-12 | 1985-02-28 | Hitachi Ltd | フリツプチツプ型半導体装置 |
GB8806232D0 (en) | 1988-03-16 | 1988-04-13 | Plessey Co Plc | Vernier structure for flip chip bonded devices |
US4852131A (en) * | 1988-05-13 | 1989-07-25 | Advanced Research & Applications Corporation | Computed tomography inspection of electronic devices |
US4940633A (en) * | 1989-05-26 | 1990-07-10 | Hermansen Ralph D | Method of bonding metals with a radio-opaque adhesive/sealant for void detection and product made |
US5184768A (en) * | 1990-11-29 | 1993-02-09 | Motorola, Inc. | Solder interconnection verification |
JP2555811B2 (ja) | 1991-09-10 | 1996-11-20 | 富士通株式会社 | 半導体チップのフリップチップ接合方法 |
US5246880A (en) * | 1992-04-27 | 1993-09-21 | Eastman Kodak Company | Method for creating substrate electrodes for flip chip and other applications |
US5489750A (en) | 1993-03-11 | 1996-02-06 | Matsushita Electric Industrial Co., Ltd. | Method of mounting an electronic part with bumps on a circuit board |
US5371328A (en) * | 1993-08-20 | 1994-12-06 | International Business Machines Corporation | Component rework |
US5539153A (en) | 1994-08-08 | 1996-07-23 | Hewlett-Packard Company | Method of bumping substrates by contained paste deposition |
WO1996008037A1 (en) * | 1994-09-06 | 1996-03-14 | Sheldahl, Inc. | Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture |
KR0157284B1 (ko) * | 1995-05-31 | 1999-02-18 | 김광호 | 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지 |
JPH0982760A (ja) * | 1995-07-07 | 1997-03-28 | Toshiba Corp | 半導体装置、半導体素子およびその半田接続部検査方法 |
DE19640192A1 (de) | 1996-09-30 | 1998-04-02 | Bosch Gmbh Robert | Verfahren zur Flip-Chip-Montage |
US5938452A (en) * | 1996-12-23 | 1999-08-17 | General Electric Company | Flexible interface structures for electronic devices |
DE1025587T1 (de) * | 1997-07-21 | 2001-02-08 | Aguila Technologies Inc | Halbleiter-flipchippackung und herstellungsverfahren dafür |
US6009145A (en) * | 1998-02-11 | 1999-12-28 | Glenbrook Technologies Inc. | Ball grid array re-work assembly with X-ray inspection system |
-
1998
- 1998-09-01 DE DE19839760A patent/DE19839760A1/de active Pending
-
1999
- 1999-08-27 US US09/530,536 patent/US6678948B1/en not_active Expired - Fee Related
- 1999-08-27 JP JP2000568120A patent/JP2002524854A/ja active Pending
- 1999-08-27 WO PCT/DE1999/002670 patent/WO2000013228A1/de active Application Filing
- 1999-08-27 HU HU0100338A patent/HUP0100338A3/hu unknown
- 1999-08-27 EP EP99953603A patent/EP1048069A1/de not_active Ceased
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10332573A1 (de) * | 2003-07-14 | 2005-02-17 | Siemens Ag | Verfahren zum Erzeugen von Lotkontakten auf Bauelementen und Bauelement bzw. Lotdepot-Trägerplatte mit Eignung zur Anwendung in diesem Verfahren |
DE10332573B4 (de) * | 2003-07-14 | 2007-08-16 | Siemens Ag | Verfahren zum Erzeugen von Lotkontakten auf Bauelementen |
WO2018215277A1 (de) | 2017-05-23 | 2018-11-29 | Robert Bosch Gmbh | Anordnung umfassend ein trägersubstrat und ein damit verbundenes elektronisches bauelement sowie verfahren zu dessen herstellung |
DE102017208759A1 (de) | 2017-05-23 | 2018-11-29 | Robert Bosch Gmbh | Anordnung umfassend ein Trägersubstrat und ein damit verbundenes elektronisches Bauelement sowie Verfahren zu dessen Herstellung |
Also Published As
Publication number | Publication date |
---|---|
WO2000013228A1 (de) | 2000-03-09 |
HUP0100338A2 (hu) | 2001-06-28 |
US6678948B1 (en) | 2004-01-20 |
EP1048069A1 (de) | 2000-11-02 |
HUP0100338A3 (en) | 2004-11-29 |
JP2002524854A (ja) | 2002-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19839760A1 (de) | Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat sowie Verfahren zur Überprüfung einer derartigen Verbindung | |
DE3818894C2 (de) | ||
DE112017007030T5 (de) | Substratuntersuchungsvorrichtung | |
DE19544929A1 (de) | Verfahren und Vorrichtung zum flußmittelfreien Aufbringen eines Lötmittels auf ein Substrat oder einen Chip | |
DE112007002181T5 (de) | Vorrichtung zur Herstellung von mit Bauteilen bestückten Leiterplatten und Verfahren zur Positionssteuerung von elektronischen Bauteilen in einer Vorrichtung zur Herstellung von mit Bauteilen bestückten Leiterplatten | |
WO2005115072A2 (de) | Träger mit lotkugelelementen und ein verfahren zum bestücken von substraten mit kugelkontakten | |
DE102006024213A1 (de) | Verfahren zum Herstellen eines Bausteins mit einer elektrischen Kontaktierung | |
DE102009027309A1 (de) | Leiterplatten-Kugelmatrix-System mit verbesserter mechanischer Festigkeit | |
DE102019126448A1 (de) | Gedruckte Platine und elektronische Vorrichtung | |
DE19733891A1 (de) | Beschleunigungssensor und Verfahren zu dessen Herstellung | |
DE102006048448A1 (de) | Erzeugen einer Lotverbindung | |
EP0867932B1 (de) | Verfahren zur Herstellung von Bonddrahtverbindungen | |
DE19541039A1 (de) | Chip-Modul sowie Verfahren und Vorrichtung zu dessen Herstellung | |
WO2020053160A1 (de) | Verfahren zur herstellung einer leiterplattenanordnung und leiterplattenanordnung | |
DE10150507A1 (de) | Verbindungsverfahren und Verbindungsstruktur von Anschlussflächenelektroden und Prüfverfahren für den Verbindungszustand derselben | |
DE19924239A1 (de) | Kontaktstelle und Verfahren zur Herstellung einer Kontaktstelle | |
DE602004009982T2 (de) | Metallschablone und Verfahren zum Drucken von bleifreier Lötpaste mit derselben | |
DE112018007032T5 (de) | Keilwerkzeug, Bondvorrichtung und Bondprüfverfahren | |
DE3031103C2 (de) | Verfahren zur Prüfung des Lageversatzes bei Mehrlagenleiterplatten | |
EP0995235B1 (de) | Kontakt für kleinste bondkontakte sowie verfahren zur herstellung eines kontaktes | |
DE3629864A1 (de) | Vorrichtung und verfahren zum schweissen von draehten geringer dicke | |
DE102019129971A1 (de) | Verfahren zum Auflöten eines Bauelements auf eine Leiterplatte, Elektronikeinheit und Feldgerät der Automatisierungstechnik | |
WO2018215277A1 (de) | Anordnung umfassend ein trägersubstrat und ein damit verbundenes elektronisches bauelement sowie verfahren zu dessen herstellung | |
DE10138042A1 (de) | Elektronisches Bauteil und Verfahren zu seiner Herstellung | |
DE4013569A1 (de) | Verfahren zum laserstrahlloeten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8131 | Rejection | ||
8170 | Reinstatement of the former position |