DE3031103C2 - Verfahren zur Prüfung des Lageversatzes bei Mehrlagenleiterplatten - Google Patents
Verfahren zur Prüfung des Lageversatzes bei MehrlagenleiterplattenInfo
- Publication number
- DE3031103C2 DE3031103C2 DE3031103A DE3031103A DE3031103C2 DE 3031103 C2 DE3031103 C2 DE 3031103C2 DE 3031103 A DE3031103 A DE 3031103A DE 3031103 A DE3031103 A DE 3031103A DE 3031103 C2 DE3031103 C2 DE 3031103C2
- Authority
- DE
- Germany
- Prior art keywords
- circuit board
- circuit boards
- printed circuit
- multilayer
- marks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
a) an jeder Leiterplatte zwei Marken (20, 22, 24, 26) so angebracht werden, daß sie nach dem
Verpressen der Lagen erkennbar sind, und
b) die Lage jeder Marke (20, 22, 24, 26) in bezug auf eine Referenzmarke (20a, 22a, 24a, 26a)
bestimmt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
a) an jeder Leiterplatte als Marke ein Lötauge vorgesehen wird, über oder unter welchem auf
den anderen Leiterplatten jeweils keine Lötaugen oder Leiterbahnen vorhanden sind, und
b) als Referenzmarke eine Bohrung durch die Leiterplatten angebracht wird, welche durch
das als Marke dienende Lötauge hindurchgeht.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Marken von leiterbahnähnlichen
Streifen (20, 22, 24, 26) an der Kante (14) jeder Leiterplatte (28... 36) gebildet sind, von denen einer
als Referenzmarke (20a, 22a...) dient.
4. Verfah.-.n nach Anspruch 3, dadurch gekennzeichnet,
daß je ein Streifen '20, 22) an zwei eine Ecke bildenden Kamen (14) der Leiterplatte
vorgesehen wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß jede Leiterplatte (28
...36) zwei Marken (20, 22 und 24, 26) in zwei voneinander entfernten Bereichen aufweist, und die
beiden Marken mit je einer Referenzmarke (20a, 22a, 24a, 26a^verglichen werden.
6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß
a) die Lage von Bohrlöchern (38, 40) zu den Lötaugen (18) der obersten Leiterplatte (28)
bestimmt wird und
b) die Marken (20a, 22a, 24a, 26a) an den Kanten (14) der obersten Leiterplatte (28) als Referenzmarken
benutzt werden,
wobei sich die Lage der Bohrlöcher (38, 40) zu Lötaugen (12) der untenliegenden Leiterplatten (30
... 36) jeweils aus der Summe des Versatzes des Bohrloches (38, 40) zu dem Lötauge (18) der
obersten Leiterplatte und des Versatzes der Marken (20, 22, 24, 26) der untenliegenden Leiterplatte (30
... 36) zu den Marken (20a, 22a, 24a, 26a; der
obersten Leiterplatte (28) ergibt.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß an den Rändern der
Leiterplatten weitere leiterbahnähnliche Streifen (42 ... 48) derart gestaffelt angeordnet sind, daß sie bei
richtigem Übereinanderlegen der Leiterplatten (28 ... 36) auf der Seitenfläche der daraus hergestellten
Mehrlagenleiterplatte ein monoton steigendes oder fallendes Muster (F i g. 7) bilden.
8. Verfahren nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet, daß die Dicke der an den Rändern der Leiterplatten zu Prüfzwecken gebildeten
leiterbahnähnlichen Streifen zur Kontrolle der Stärke der auf die Leiterbahn aufgebrachten
Kupferschicht mittels eines Meßmikroskops gemessen wird.
Die Erfindung betrifft ein Verfahren zur Prüfung des Lageversatzes bei Mehrlagenleiterplatten, die aus einer
Mehrzahl von einzelnen Leiterplatten durch Verpressen hergestellt werden.
Leiterplatten sind Platten aus Isolierstoff, welche auf
oeiden Seiten Leiterbahnen und Lötaugen aus Kupferschichten tragen. Diese Leiterbahnen und Lötaugen sind
mittels einer Photoätztechnik aufgebracht Mehrere solcher Leiterplatten werden unter Zwischenlage von
Isolierschichten aufeinandergelegt und zu einer »Mehrlagenleiterplatte«
verpreßt. Auf diese Weise können Schaitverbindungcn auch mit sich kreuzenden Leiterbahnen
hergestellt werden. Es können auch Leiterbahnen hergestellt werden, welche eine dazwischenliegende
Leiterbahn abschirmen. Um die Leiterbahnen der verschiedenen Leiterplatten miteinander und mit den
auf der obersten Leiterplatte montierten Bauteilen zu verbinden, sind Bohrungen vorgesehen, die durch die
Mehrlagenleiterplatte hindurchgehen. Die Innenwandüngen dieser Bohrungen werden metallisch beschichtet,
und über diese Beschichtung erfolgt die elektrische Verbindung zwischen den verschiedenen einzelnen
Leiterplatten bzw. die Verbindung mit der obersten Leiterplatte und den darauf montierten Bauteilen. Die
Bohrungen mit ihren beschichteten Innenwandungen treffen dabei auf Lötaugen der jeweiligen Leiterplatte,
über welche die elektrischen Verbindungen hergestellt werden. Die Bohrungen werden dabei genau nach den
Passemarken (Referenzpunkte) der obersten Leiterplatte ausgerichtet. Sie werden üblicherweise durch eine
digital gesteuerte Bohrmaschine mit hoher Genauigkeit vorgegeben und liefern ein »Lochbild«.
Beim Verpressen der Mehrlagenleiterplatte kann ein Lageversatz der verschiedenen Leiterplatten gegenüber
der obersten Leiterplatte und damit gegenüber den Bohrungen auftreten. Es können sich auch einzelne
Leiterplatten verziehen. Das kann dazu führen, daß eine Bohrung das zugehörige Lötauge nicht trifft, so daß die
elektrische Verbindung nicht hergestellt wird. Die
Bohrung kann auch eine Leiterbahn einer anderen Leiterplatte treffen, an welcher sie konstruktionsgemäß
im Abstand vorbeigehen sollte. Dadurch können falsche elektrische Verbindungen hergestellt werden.
Es ist daher erforderlich, Mehrlagenleiterplatten auf Lageversatz zu kontrollieren.
Es ist zu diesem Zweck bekannt, auf den Leiterplatten außerhalb des eigentlichen Schaltbildes ein schaltbildartiges
Muster, den »Teststreifen«, anzubringen um Schliffbilder dieses Teststreifens zu untersuchen. Die
Schliffbilder dieses Teststreifens liefern ein Maß für den Versatz der einzelnen Lagen oder Leiterplatten
gegeneinander und zu dem von den verschiedenen Löchern gebildeten »Lochbild«.
Die Herstellung eines Schliffbildes ist aufwendig.
Da der Teststreifen, wie gesagt, üblicherweise außerhalb des eigentlichen Schaltbilde:.· liegt, liefert das Schliffbild des Teststreifens keine eindeutige Aussage über den Lagenversatz innerhalb des Schaltbildes.
Da der Teststreifen, wie gesagt, üblicherweise außerhalb des eigentlichen Schaltbilde:.· liegt, liefert das Schliffbild des Teststreifens keine eindeutige Aussage über den Lagenversatz innerhalb des Schaltbildes.
Will man den wirklichen Versatz innerhalb des Schaltbildes feststellen, muß wenigstens eine Mehrlagenleiterplatte
eines Loses zersägt werden, und es müssen Schliffbilder von Bohrungen innerhalb des
Schaltbildes neu angefertigt werden. Da solche Mehrlagenleiterplatten häufig sehr teuer sind, ist dieses
Verfahren aufwendig. Außerdem erfolgt nur eine Prüfung einer Mehrlagenleiterplatte, welche nicht
notwendig einen Schluß auf die Qualität der anderen, nicht geprüften Mehrlagenleiterplatten des gleichen to
Loses zuläßt, und gerade die geprüfte Mehrlagenleiterplatte wird zerstört und nicht verwendet.
Der Erfindung lieg» die Aufgabe zugrunde, eine zerstörungsfreie Kontrolle des Lagenversatzes von
Mehrlagenleiterplatten im Bereich des Leiterbildes selbst vorzunehmen.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß
a) an jeder Leiterplatte zwei Marken so angebracht üo
sind, daß sie nach dem Verpressen der Lagen erkennbar sind, und
b) die Lage jeder Marke in bezug auf eine Referenzmarke bestimmt wird.
25
Die Erfindung kann auf verschiedene Weise verwirklicht werden. Einige Ausgestaltungen der Erfindung sind
Gegenstand der Unteransprüche.
Einige Ausfühningsbeispiele der Erfindung sind
nachstehend unter Bezugnahme auf die zugehörigen Zeichnungen näher erläutert
Fig. 1 zeigt vergrößert ein Beispiel einer Leiterplatte,
die eine Lage einer Mehrlagenleiterplatte bildet.
F i g. 2 zeigt die Leiterplatte, welche die oberste Lage der Mehrlagenleiterplatte bildet.
Fig.3 zeigt zwei Ecken der obersten Leiterplatte
oder Lage einer Mehrlagenleiterplatte.
Fig.4 ist in vergrößertem Maßstab eine Seitenansicht
einer Mehrlagenleiterplatte in Richtung des Pfeiles A von F i g. 3. -*o
F i g. 5 zei^t eine Seitenansicht in Richtung des Pfeiles
övon Fig.3.
Fig.6 zeigt Marken, welche eine Kontrolle der Reihenfolge der Lagen der Mehrlagenleiterplatte
gestattet.
F i g. 7 ist eine zugehörige Seitenansicht.
Fig. 1 zeigt ein Beispiel einer Leiterplatte, die eine
Lage einer Mehrlagenleiterplatte bildet, in vergrößertem Maßstab. Die Leiterplatte enthält auf einei
Isolierplatte Leiterbahnen 10 und Lötaugen 12 aus so
Kupferschichten, die mittels einer Photoätztechnik aufgebracht sind. Neben dem eigentlichen Leiterbild,
welches du.'ch die Ränder i4 begrenzt ist, sind zunächst Teststreifen 16 gebildet, die nach dem Verpressen der
Mehrlagenleiterplatte abgeschnitten werden und durch « Schliffbilder untersucht werden können.
F i g. 2 zeigt die Leiterplatte, welche die oberste Lage der Mehrlagenleiterplatte bildet. Diese Leiterplatte
enthält ein Muster von Lötaugen 18. Jedes Lötauge 12 der darunterliegenden Leiterplatten fluchtet mit einem
Lötauge 18 dieser obersten Leiterplatte. Die Verbindung zwischen den lötaugen 12 und den darüberliegenden
Lötaugen 18, m>t denen auch die elektrischen und elektronischen Bat'teile der Schaltung verbunden
werden, erfolgt dur^h ein Muster von Bohrungen.wel- t>5
ehe durch die M<:h; IHgenleiterplatte hindurchgehen und
deren InnenwanduHgen metallisch beschichtet sind. Dieses Muster (Bohrjild) ist durch eine digital
gesteuerte Bohrmaschine sehr genau vorgegeben.
Zur Prüfung des Lageversalzes der einzelnen Lagen der Mehrlagenleiterplatte sind an den Rändern 14 der
einzelnen Leiterplatten Marken 20, 22 bzw. 24, 26 und 20a, 22a bzw. 24a, 26a angebracht. Diese Marken sind
von leiterbahnähnlichen Streifen an der Kante jeder Leiterplatte 28 bis 36 (F i g. 4) gebildet, von denen einer,
z. B. der Streifen auf der obersten Leiterplatte 28 als Referenzmarke dient. Bei dem dargestellten Ausführungsbeispie!
sind je ein Streifen 20, 22 bzw. 24, 26 an zwei eine Ecke bildenden Kanten 14 der Leiterplatte
vorgesehen. Dadurch kann der Versatz in zwei Koordinaten χ und y gemessen werden. Weiterhin sind
bei dem bevorzugten Ausführungsbeispiei an jeder Leiterplatte 28 bis 36 zwei Marken bzw. Paare von
Marken 20, 22 und 24, 26 in zwei voneinander entfernten Bereichen, nämlich an zwei diametral
einander gegenüberliegenden Ecken, vorgesehen, die mit je einer Referenzmarke verglichen werden. Auf
diese Weise kann eine Streckung des Materials oder eine Verdrehung einer Leiterpla»*" gegenüber den
anderen festgestellt werden.
Wie anhand von Fig.3 bis 5 erläutert ist, wird die
Lage von Bohrlöchern 38, 40 zu den Lötaugen 18 der obersten Leiterplatte 28 bestimmt. Die Marken 20a bis
26a an den Kanten der obersten Leiterplatte werden als Referenzmarken benutzt. Die Lage der Bohrlöcher 38,
40 zu den Lötaugen 12 der darunterliegenden Leiterplatten 30 bis 36 ergibt sich dabei jeweils aus der
Summe des Versatzes des Bohrloches 38, 40 zu dem Lötauge 18 der obersten Leiterplatte 28 und des
Versatzes der Marken 20 ... 26 der untenliegenden Leiterplatte, z. B. 30, zu den Marken der obersten
Leiterplatte 28.
Eine andere Ausführung besteht darin, daß
a) an jeder Leiterplatte als Marke ein Lötauge vorgesehen wird, über oder unter welchem auf den
anderen Leiterplatten jeweils keine Lötaugrn oder Leiterbahnen vorhanden sind, und
b) als Referenzmarke eine Bohrung durch die Leiterplatten angebracht wird, welche durch das als
Marke dienende Lötauge hindurchgeht.
Bei dieser Anordnung dienen als Referenzmarken Bohrlöcher des Bohrbildes. Wenn man die durchscheinende
Mehrlagenleiterplatte gegen eine starke Lichtquelle hält, dann kann man die Lagen der als Marken
dienenden Lötaugen relativ zu den Bohrlöchern deutlich erkennen. Durch die Herstellung der Bohrlöcher mittels
einer digital gesteuerten Bohrmaschine haben alle Bohrlöcher des Bohrbildes eine genau definierte
relative Lage zueinander. Es kann daher ein Lageversatz i^der einzelnen Leiterplatte zu dem als Referenz
dienenden Bohrbild unmittelbar beobachtet werden.
Wie in den F i g. 6 und 7 dargestellt ist, könne an den Rändern der Leiterplatten 30, 32, 34, 36 weitere
leiterbahnähnlicbe Streifen 42, 44, 46 und 48 derart gestaffelt angeordnet sein, daß sie bei richtigem
Übereinanderlege.i der Leiterplatten auf der Seitenfläche
der daraus hergestellten Mehrlagenleiterplatte ein monoton steigendes oder fallendes Muster bilden, wie es
in Fig. 7 dargestellt ist. Hinsichtlich der Schaltverbindungen ist die Reihenfolge, in welcher die Leiterplatten
übereinanderliegen, unkritisch. Es sind jedoch häufig Leiterbahnen vorgesehen, die lediglich die Funktion
haben, eine andere Leiterbahn abzuschirmen. Dazu müssen die abschirmenden Leiterbahnen auf beiden
Seiten der abzuschirmenden Leiterbahn liegen, und
hierfür kommt es auf die Reihenfolge der aufeinander liegenden Leiterplatten an. Durch das in Verbindung mit
Fig. 6 und 7 beschriebene Verfahren kann die Reihenfolge des Aufeinanderliegens der Leiterplatten
bequem kontrolliert werden.
Oi<j Lrfhdiing macht es weiterhin möglich, dat! die
Dicke der .in den Rändern der Leiterplatten zu
l'riifzwccken gebildeten leiterbahnähnlichen Streifen
zur Kontrolle der Stärke der auf die Leiterbahn aufgebrachten Kupferschicht mittels eines Meömikroskt.'ps
gemessen wird.
Hierzu 4 Blatt Zeichnungen
Claims (1)
- Patentansprüche:I. Verfahren zur Prüfung des Lageversatzes bei Mehrlagenleiterplatten, die aus einer Mehrzahl von einzelnen Leiterplatten durch Verpressen hergestellt werden, dadurch gekennzeichnet, daß
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3031103A DE3031103C2 (de) | 1980-08-16 | 1980-08-16 | Verfahren zur Prüfung des Lageversatzes bei Mehrlagenleiterplatten |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3031103A DE3031103C2 (de) | 1980-08-16 | 1980-08-16 | Verfahren zur Prüfung des Lageversatzes bei Mehrlagenleiterplatten |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3031103A1 DE3031103A1 (de) | 1982-03-18 |
DE3031103C2 true DE3031103C2 (de) | 1982-08-19 |
Family
ID=6109822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3031103A Expired DE3031103C2 (de) | 1980-08-16 | 1980-08-16 | Verfahren zur Prüfung des Lageversatzes bei Mehrlagenleiterplatten |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3031103C2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3642926A1 (de) * | 1986-12-16 | 1988-06-30 | Siemens Ag | Anordnung und verfahren zum erkennen des innenlagenversatzes von mehrlagenleiterplatten |
CN107645838A (zh) * | 2017-09-26 | 2018-01-30 | 乐凯特科技铜陵有限公司 | 一种电路板加工用对位冶具 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3045433A1 (de) * | 1980-12-02 | 1982-07-01 | Siemens AG, 1000 Berlin und 8000 München | Mehrlagen-leiterplatte und verfahren zur ermittlung der ist-position innenliegender anschlussflaechen |
US4536239A (en) * | 1983-07-18 | 1985-08-20 | Nicolet Instrument Corporation | Multi-layer circuit board inspection system |
US4790694A (en) * | 1986-10-09 | 1988-12-13 | Loma Park Associates | Method and system for multi-layer printed circuit board pre-drill processing |
DE69514016T2 (de) * | 1994-02-28 | 2000-10-19 | Dynamotion Abi Corp | Bohrkoordinaten-Optimierung für mehrschichtige Leiterplatten |
DE19742268C1 (de) * | 1997-09-25 | 1999-06-02 | Orga Kartensysteme Gmbh | Verfahren zur Ermittlung des Lageversatzes von mehrlagigen Verbundstrukturen |
US6162314A (en) * | 1998-09-29 | 2000-12-19 | Alliant Techsystems Inc. | Thermal welding of fiber reinforced thermoplastic prepreg |
DE102016004448A1 (de) * | 2016-04-12 | 2017-10-12 | Giesecke+Devrient Mobile Security Gmbh | Lageinformation einer Spule |
-
1980
- 1980-08-16 DE DE3031103A patent/DE3031103C2/de not_active Expired
Non-Patent Citations (1)
Title |
---|
NICHTS-ERMITTELT |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3642926A1 (de) * | 1986-12-16 | 1988-06-30 | Siemens Ag | Anordnung und verfahren zum erkennen des innenlagenversatzes von mehrlagenleiterplatten |
CN107645838A (zh) * | 2017-09-26 | 2018-01-30 | 乐凯特科技铜陵有限公司 | 一种电路板加工用对位冶具 |
Also Published As
Publication number | Publication date |
---|---|
DE3031103A1 (de) | 1982-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3342564C2 (de) | ||
DE3045433C2 (de) | ||
DE3020196A1 (de) | Mehrebenen-leiterplatte und verfahren zu deren herstellung | |
DE2702844A1 (de) | Verfahren zur herstellung einer vielschichtigen gedruckten schaltung | |
DE4134617A1 (de) | Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung | |
WO2006091990A1 (de) | Mehrlagige leiterplatte mit leitenden testflächen sowie verfahren zum bestimmen eines versatzes einer innenlage | |
DE3541072A1 (de) | Verfahren zum bohren von bezugsloechern in mehrschichtigen gedruckten verbundplatinen | |
DE3937988C2 (de) | Präzisions-Positionierung mit Hilfe von elektrischen Messungen | |
DE3031103C2 (de) | Verfahren zur Prüfung des Lageversatzes bei Mehrlagenleiterplatten | |
DE102012020477A1 (de) | Gedruckte Schaltung und elektronische Vorrichtung mit der gedruckten Schaltung | |
EP1393605A2 (de) | Leiterplatte mit mindestens einem elektronischen bauteil | |
DE3514093A1 (de) | Verfahren zum verschliessen von in einer leiterplatte vorgesehenen bohrungen | |
DE4406674B4 (de) | Verfahren zum Prüfen einer Elektrodenplatte | |
DE3441578A1 (de) | Leiterplatten-pruefeinrichtung | |
DE3810486C2 (de) | ||
DE2812976B1 (de) | Verfahren zur Feststellung des Versatzes zwischen Leiterbahnen und Kontaktloechern bei einer Leiterplatte sowie eine Leiterplatte zur Verwendung in diesem Verfahren | |
DE102020113134A1 (de) | Bearbeitungsstation und Verfahren zur Bearbeitung von Werkstücken | |
EP0410427B1 (de) | Steckverbinder für Leiterplatten | |
DE3925155C2 (de) | ||
DE102013214478A1 (de) | Nutzen mit mehreren Leiterplatten und Verfahren zu seiner Herstellung | |
DE202005014705U1 (de) | Leiterplattenanordnung | |
DE2629303A1 (de) | Mehrschichtige gedruckte schaltungskarte und verfahren zu ihrer herstellung | |
DE19627364A1 (de) | Verfahren und Vorrichtung zum Ermitteln von Korrekturwerten für die Bohrposition bei Leiterplatten | |
WO2003065056A1 (de) | Testadaptersystem zum verbinden von testnadeln eines testadapters mit einer prüfeinrichtung | |
DE102019205439A1 (de) | Lötmittelschicht, Bauelement, Leiterplatte und Verfahren zum Herstellen einer Lötmittelschicht |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |