DE19742268C1 - Verfahren zur Ermittlung des Lageversatzes von mehrlagigen Verbundstrukturen - Google Patents

Verfahren zur Ermittlung des Lageversatzes von mehrlagigen Verbundstrukturen

Info

Publication number
DE19742268C1
DE19742268C1 DE1997142268 DE19742268A DE19742268C1 DE 19742268 C1 DE19742268 C1 DE 19742268C1 DE 1997142268 DE1997142268 DE 1997142268 DE 19742268 A DE19742268 A DE 19742268A DE 19742268 C1 DE19742268 C1 DE 19742268C1
Authority
DE
Germany
Prior art keywords
marking
sheet
layers
position offset
punched edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1997142268
Other languages
English (en)
Inventor
Rainer Blome
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemia Germany GmbH
Original Assignee
Orga Kartensysteme GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Orga Kartensysteme GmbH filed Critical Orga Kartensysteme GmbH
Priority to DE1997142268 priority Critical patent/DE19742268C1/de
Application granted granted Critical
Publication of DE19742268C1 publication Critical patent/DE19742268C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745Mounting details of integrated circuit chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Ermittlung des Lageversatzes von mehrlagigen Verbundstrukturen nach dem Oberbegriff des Patentanspruchs 1.
Aus der DE 44 16 697 A1 ist ein Verfahren zur Herstellung einer Karte mit einem Kartenkörper bekannt, der aus mehreren Schichten besteht. Eine innere Schicht weist eine Spule als Funktionselement auf, die der Energieversorgung und dem Datenaustausch mit einem externen Gerät dient. Die Schichten des Kartenkörpers werden in Laminiertechnik durch Wärme und Druck miteinander verbunden. Üblicherweise werden dabei Lagen bzw. Folienbögen mit mehreren Einzelelementen aufeinander geschichtet und zueinander ausgerichtet, laminiert und dann aus den verbundenen Folienbögen mehrere Kartenkörper ausgestanzt.
Aus der DE 30 31 103 A1 ist ein Verfahren zur Prüfung des Lageversatzes bei Mehrlagenleiterplatten bekannt, bei dem auf den einzelnen Lagen im Bereich der späteren Endkonturen strichförmige Markierungen aufgebracht werden.
Aufgabe der Erfindung ist es, ein Verfahren zur Ermittlung des Lageversatzes von mehrlagigen Verbundstrukturen weiterzubilden, so daß die Ablesbarkeit des Lageversatzes erleichtert wird.
Zur Lösung dieser Aufgabe weist die Erfindung die Merkmale des Anspruchs 1 auf.
Der Vorteil der Erfindung besteht insbesondere darin, daß durch die flächige Ausbildung der erfindungsgemäßen Markierung das optische Erkennen eines Lageversatzes, beispielsweise durch eine Bedienperson, erleichtert wird.
Nach einer Weiterbildung der Erfindung erfolgt die Markierung durch Bedrucken einer Farbe in einem Randbereich des Einzelelements. Trotz der dünnen Beschichtung kann die Markierung nach Fertigstellung des Kartenkörpers mit dem menschlichen Auge einfach an einer Schmalseite des Kartenkörpers erkannt werden, da die Markierung als flächige Beschichtung aufgebracht worden ist.
Der Detektion förderlich ist der nach dem Aufbringen der Markierung erfolgende Stanzvorgang, der durch den Kanteneinzug beim Schneiden einen Teil der Markierung auf eine dünne Seite des Kartenkörpers verbringt, so daß ein Kantenbereich der inneren Schicht durch die Markierung bedeckt ist.
Nach einer Alternative der Erfindung wird die Markierung in einem Randbereich des Einzelelements außerhalb einer vorgegebenen Stanzkante desselben aufgebracht, so daß der Kartenkörper bei ordnungsgemäßer Relativlage der inneren Schicht frei von einer Markierung ist. Vorteilhaft würde eine Fehlkarte nur bei Vorhandensein einer Markierung auf dem Kartenkörper erkannt werden.
Nach einer Weiterbildung der Erfindung wird die Markierung gleichzeitig mit Leitstrukturen beispielsweise einer Spule als Funktionselement, auf einer inneren Schicht aufgebracht. Hierdurch ist kein zusätzlicher Prozeßschritt zur Aufbringung der Markierung erforderlich. Die Spule und die Markierung können beispielsweise durch Ätzen oder Bedrucken auf den gemeinsamen Folienbogen aufgebracht werden.
Vorteilhaft weist jeweils ein in einem Folienbogen zu mehreren angeordnetes Einzelelement in einem Randbereich desselben eine Markierung auf, so daß nach Ausstanzung der geschichteten Einzelelemente eine veränderte Relativlage der inneren Schicht bzw. des Funktionselements zu den anderen Schichten feststellbar ist. Es ist ausreichend, die Markierung nur auf dem das Funktionselement aufweisenden Folienbogen aufzubringen. Hierdurch können die weiteren Folienbögen unverändert bleiben.
Ausführungsbeispiele der Erfindung werden nachfolgend anhand der Zeichnungen näher beschrieben.
Es zeigen:
Fig. 1 Eine Draufsicht auf einen inneren Folienbogen mit mehreren zu der Kartenabmessung korrespondierenden Einzelelementen,
Fig. 2 einen vergrößerten Ausschnitt X eines Einzelelementes aus Fig. 1 mit einer Markierung nach einem ersten Ausführungsbeispiel,
Fig. 3 eine Seitenansicht einer Karte mit einer inneren Schicht gemäß Fig. 2 und
Fig. 4 einen Ausschnitt eines Einzelelementes mit einer Markierung nach einem zweiten Ausführungsbeispiel.
Fig. 1 zeigt einen inneren Folienbogen 1 mit mehreren regelmäßig verteilt angeordneten Einzelelementen 2. Die Einzelelemente 2 werden jeweils durch Grenzlinien (gestrichelt) begrenzt, die zur Herstellung einer Karte eine vorgegebene Stanzkante 3 bilden. Jedem Einzelelement 2 sind Markierungen 4 zugeordnet, die dreieckförmig ausgebildet sind. Die Markierungen 4 sind jeweils einer Seite des Einzelelements 2 zugeordnet.
Wie aus Fig. 2 besonders gut zu ersehen ist, ist die Markierung 4 als gleichschenkeliges Dreieck 4' ausgebildet, das sich in einem Randbereich 5 des Einzelelements 2 unmittelbar von der vorgegebenen Stanzkante 3 nach außen hin erstreckt. Dabei liegt eine Dreieckspitze 6 an der vorgegebenen Stanzkante 3 an, während eine Grundseite 7 des Dreiecks 4' sich parallel zu der Stanzkante 3 in einem Abstand erstreckt. Das Dreieck 4' wird durch Bedrucken einer Farbe im sichtbaren Bereich auf dem inneren Folienbogen 1 aufgebracht uns ist vollflächig ausgebildet.
Das Einzelelement 2 weist eine Spule 8 mit Windungen 9 und Kontakten 10 auf. Die Spule 8 dient zur Energieversorgung und zum Datentransfer zwischen einem nicht dargestellten Chip und einem externen Datengerät. Beispielsweise zur Sicherstellung der Kontaktierung zwischen den Kontakten des Chips einerseits und der Spule andererseits ist die lagerichtige Stapelung der Folienschichten erforderlich. Zu diesem Zweck ist die Markierung 4' derart aufgebracht, daß ein Teil der Markierung 4' bei Vorliegen eines außerhalb der Toleranz liegenden Ausstanzbereichs auf einer flächigen Oberseite 11 des so gebildeten Einzelelements 2 und/oder auf einer benachbarten dünnen Seite 12 desselben angeordnet ist.
Wie aus Fig. 2 zu ersehen ist, liegt ein Teil des linken und oberen Dreiecks 4' auf der Oberseite 11, so daß nach Fertigstellung der Karte diese durch Feststellen der Markierung in seitlicher Richtung der Karte als Fehlkarte 13 identifiziert werden kann.
Zur Herstellung der Karte werden der innere Folienbogen 1 und weitere nicht dargestellte Folienbögen gestapelt, zueinander ausgerichtet und dann laminiert. Anschließend werden die übereinander angeordneten Einzelelemente der Folienbögen zu jeweils einer Karte ausgestanzt. In einem weiteren Verarbeitungsvorgang werden in einem Kontaktbereich Fräsungen vorgenommen, so daß ein Chipmodul in die so gebildete Ausnehmung eingefaßt bzw. eingeklebt werden kann zur Herstellung einer Chipkarte.
Ein unzulässig großer seitlicher Versatz des inneren Folienbogens 1 bezüglich der weiteren Folienbögen wird nach der Stanzung erkannt, und zwar dadurch, daß - wie aus Fig. 3 ersichtlich - von einer Seite der Karte die Markierung 4' sichtbar ist. Dabei ist die Markierung 4' auf der Oberseite 11 und/oder infolge der Stanzung zusätzlich auf der dünnen Seite 12 der Karte ausgebildet. Die Breite der Markierung 4' ist ein Maß für den seitlichen Versatz des entsprechenden inneren Einzelelements 2, d. h. für die Abweichung einer tatsächlichen Stanzkante 14 von der vorgegebenen Stanzkante 3.
Nach einem weiteren Ausführungsbeispiel der Markierung gemäß Fig. 4 besteht eine Markierung 4" aus einem äußeren balkenförmigen Abschnitt 20, an das sich ein mittlerer trapezförmiger Abschnitt 21 anschließt. Ein innerer linienförmiger Abschnitt 22 schließt sich innenseitig des trapezförmigen Abschnitts 21 an. Er erstreckt sich senkrecht zu der vorgegebenen Stanzkante 3 des Einzelelements 2 und ist vollständig auf der Oberseite des Einzelelements 2 angeordnet. Der mittlere Abschnitt 21 ist teilweise auf der Oberseite 11 des Einzelelements 2 und teilweise auf der angrenzenden Oberfläche des inneren Folienbogens 1 angeordnet. Die Breite des mittleren Abschnitts 21 legt den Toleranzbereich 15 für das Vorliegen einer Fehlkarte fest. Dieser ist beispielsweise abhängig von dem Abstand der äußeren Windung 8 von der vorgegebenen Stanzkante 3. Erst bei Sichtbarwerden des balkenförmigen Abschnitts 20 wird die Karte als Fehlkarte erkannt und dem weiteren Herstellungsprozeß entzogen. Vorteilhaft kann dadurch frühzeitig verhindert werden, daß ein relativ teurer Chip in den Kartenkörper eingefaßt wird.
Die erfindungsgemäße Markierung kann überall dort vorteilhaft eingesetzt werden, wo es um eine ordnungsgemäße und lagerichtige Stapelung von Schichten geht, die später weiterverarbeitet werden.
Alternativ kann die Markierung auch durch Bedrucken einer Farbe im ultravioletten Spektralbereich aufgebracht werden. Alternativ kann die Markierung auch durch Einkerbungen gebildet sein.
Nach einem weiteren Ausführungsbeispiel ist die Markierung als elektrisch leitendendes Medium ausgebildet, daß gleichzeitig mit dem Auftragen der Spule 8 auf den inneren Folienbogen 1 aufgebracht wird.

Claims (4)

1. Verfahren zur Ermittlung des Lageversatzes von mehrlagigen Verbundstrukturen, insbesondere Chipkarte, bei dem
  • 1. auf die einzelnen Lagen (Folienbogen) im Bereich der späteren Endkonturen (Stanzkante) Markierungen aufgebracht,
  • 2. die einzeln an Lagen (Folienbogen) nach an sich bekannten Verfahren laminiert und
  • 3. nach der Endkonturbearbeitung die Abweichungen der einzelnen Lagen (Folienbogen) zueinander visuell bestimmt werden,
dadurch gekennzeichnet, daß
  • 1. alle Lagen (Folienbogen 1) an jeder Seite außerhalb der jeweiligen Endkontur (Stanzkante 3) eine im wesentlichen trapezförmige bzw. dreieckförmige Markierung (4, 4', 4", 21) aufweisen, wobei die
  • 2. Spitze (6) der dreieckeckförmigen Markierung (4, 4') an der späteren Endkontur (Stanzkante 3) bündig anliegt bzw.
  • 3. die spätere Endkontur (Stanzkante 3) durch den trapezförmigen Abschnitt (21) der Markierung (4") hindurchläuft.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Lage (Folienbogen 1) mit einer Farbe bedruckt wird zur Herstellung der Markierung (4, 4', 4").
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Markierung (4, 4', 4") gleichzeitig mit Leitstrukturen (Spule 8) in gleicher Weise auf derselben inneren Lage (Folienbogen 1) aufgebracht wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Markierung (4, 4', 4") durch Bedrucken einer Farbe im ultravioletten Bereich aufgebracht wird.
DE1997142268 1997-09-25 1997-09-25 Verfahren zur Ermittlung des Lageversatzes von mehrlagigen Verbundstrukturen Expired - Fee Related DE19742268C1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1997142268 DE19742268C1 (de) 1997-09-25 1997-09-25 Verfahren zur Ermittlung des Lageversatzes von mehrlagigen Verbundstrukturen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997142268 DE19742268C1 (de) 1997-09-25 1997-09-25 Verfahren zur Ermittlung des Lageversatzes von mehrlagigen Verbundstrukturen

Publications (1)

Publication Number Publication Date
DE19742268C1 true DE19742268C1 (de) 1999-06-02

Family

ID=7843553

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997142268 Expired - Fee Related DE19742268C1 (de) 1997-09-25 1997-09-25 Verfahren zur Ermittlung des Lageversatzes von mehrlagigen Verbundstrukturen

Country Status (1)

Country Link
DE (1) DE19742268C1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011151453A3 (en) * 2010-06-04 2012-03-08 Plastic Logic Limited Method for dividing a large substrate into smaller ones and method for controllably selectively depositing a sealant material
FR2982058A1 (fr) * 2011-11-02 2013-05-03 Oberthur Technologies Procede d'incorporation d'un module dans un support de donnees et support de donnees produit par un tel procede
WO2017178112A1 (de) * 2016-04-12 2017-10-19 Giesecke+Devrient Mobile Security Gmbh Lageinformation einer spule

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3031103A1 (de) * 1980-08-16 1982-03-18 Bodenseewerk Gerätetechnik GmbH, 7770 Überlingen Verfahren zur pruefung des lageversatzes bei mehrlagenleiterplatten
DE4416697A1 (de) * 1994-05-11 1995-11-16 Giesecke & Devrient Gmbh Datenträger mit integriertem Schaltkreis

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3031103A1 (de) * 1980-08-16 1982-03-18 Bodenseewerk Gerätetechnik GmbH, 7770 Überlingen Verfahren zur pruefung des lageversatzes bei mehrlagenleiterplatten
DE4416697A1 (de) * 1994-05-11 1995-11-16 Giesecke & Devrient Gmbh Datenträger mit integriertem Schaltkreis

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011151453A3 (en) * 2010-06-04 2012-03-08 Plastic Logic Limited Method for dividing a large substrate into smaller ones and method for controllably selectively depositing a sealant material
CN103155722A (zh) * 2010-06-04 2013-06-12 造型逻辑有限公司 用于将大基板分割成更小的基板的方法和用于可控地选择性地沉积密封材料的方法
CN103155722B (zh) * 2010-06-04 2016-11-09 弗莱克因艾伯勒有限公司 用于将大基板分割成更小的基板的方法和用于可控地选择性地沉积密封材料的方法
FR2982058A1 (fr) * 2011-11-02 2013-05-03 Oberthur Technologies Procede d'incorporation d'un module dans un support de donnees et support de donnees produit par un tel procede
WO2017178112A1 (de) * 2016-04-12 2017-10-19 Giesecke+Devrient Mobile Security Gmbh Lageinformation einer spule

Similar Documents

Publication Publication Date Title
DE68921179T2 (de) Elektronisches Modul mit einer integrierten Schaltung für ein kleines tragbares Objekt, z.B. eine Karte oder ein Schlüssel und Herstellungsverfahren für solche Module.
DE19710144C2 (de) Verfahren zur Herstellung einer Chipkarte und nach dem Verfahren hergestellte Chipkarte
EP0723244B1 (de) Datenträger mit einem elektronischen Modul
DE602004000286T2 (de) Identitätskarte und reisedokument
EP0689164A2 (de) Verfahren zur Herstellung von Datenträgern
DE2920012B1 (de) Ausweiskarte mit IC-Baustein und Verfahren zur Herstellung einer derartigen Ausweiskarte
EP0521502B1 (de) Verfahren zum Einbau eines Trägerelements
EP0842493B1 (de) Datenträger mit einem bauteil aufweisenden modul und mit einer spule und verfahren zum herstellen eines solchen datenträgers sowie modul hierfür
DE2350026B2 (de) Verfahren zur Herstellung einer mit einem isolierenden Träger verbundenen Vielfach-Elektrodenanordnung
EP1527413B1 (de) Datenträger mit transponderspule
DE19610507A1 (de) Chipkarte
DE19940480C2 (de) Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Chipkarte mit einer Leiterbahnträgerschicht und Verfahren zur Herstellung einer Chipkarte
DE202007013680U1 (de) Vorrichtung zur Herstellung einer Chipkarte
DE69107763T2 (de) Mehrschichtige leiterplatte und verfahren zum aufbau in einer vorherbestimmten reihenfolge.
DE19742268C1 (de) Verfahren zur Ermittlung des Lageversatzes von mehrlagigen Verbundstrukturen
DE69921962T2 (de) Thermodruckkopf
WO2001046904A1 (de) Verfahren zur herstellung von kontaktierbaren leiterschleifen für transponder
DE10236666A1 (de) Verfahren zum Herstellen von Kontaktlosen und/oder gemischten Chipkarten
DE3423181A1 (de) Verfahren zur herstellung von vorlaminaten fuer mehrlagenleiterplatten
DE3518919C2 (de)
DE10105069C2 (de) Kopplungselement für Dual-Interface-Karte
DE3144570C1 (de) Verfahren zum Prägen einer Stütznase
DE102019116103B4 (de) Verfahren zum Beschriften einer Leiterplatte durch Erzeugen von Schattierungen in einer funktionalen Lackschicht
DE3819785C2 (de)
DE102019123093A1 (de) Verfahren zum Bearbeiten einer Schichtenstruktur und Chipkarteninlay

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: SAGEM ORGA GMBH, 33104 PADERBORN, DE

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE, DE

Representative=s name: RICHARDT PATENTANWAELTE, 65185 WIESBADEN, DE

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE, DE

Representative=s name: RICHARDT PATENTANWAELTE, 65185 WIESBADEN, DE

R081 Change of applicant/patentee

Owner name: MORPHO CARDS GMBH, DE

Free format text: FORMER OWNER: SAGEM ORGA GMBH, 33106 PADERBORN, DE

Effective date: 20120509

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

Effective date: 20120213

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

Effective date: 20120509

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140401