DE3031103A1

DE3031103A1 - Verfahren zur pruefung des lageversatzes bei mehrlagenleiterplatten

Info

Publication number: DE3031103A1
Application number: DE19803031103
Authority: DE
Inventors: Berthold 7772 Uhldingen-Mühlhofen Lochbühler; Erich Karl 7767 Sipplingen Scheu
Original assignee: Bodenseewerk Geratetechnik GmbH
Current assignee: Bodenseewerk Geratetechnik GmbH
Priority date: 1980-08-16
Filing date: 1980-08-16
Publication date: 1982-03-18
Also published as: DE3031103C2

Description

Verfahren zur Prüfung des Lageversatzes bei Nehrlagen-
leiterplatten Die Erfindung betrifft ein Verfahren zur Prüfung des Lageversatzes bei Mehrlagenleiterplatten, die aus einer Mehrzahl von einzelnen Leiterplatten durch Verpressen hergestellt werden.
Iieiterplatten sind Platten aus Isolierstoff, welche auf beiden Seiten Leiterbahnen und Lötaugen aus Kupferschichten tragen. Diese Leiterbahnen und Lötaugen sind mittels einer Photoätztechnik auf gebracht. Mehrere solcher Leiterplatten werden unter Zwischenlage von Isolierschichten aufeinandergelegt und zu einer "Mehrlagenleiterplatte" verpreßt. Auf diese Weise können Schaltverbindungen auch mit sich kreuzenden Leiterbahnen hergestellt werden. Es können auch Leiterbahnen hergestellt werden, welche eine dazwischenliegende Leiterbahn abschirmen. Um die Leiterbahnen der verschiedenen Leiterplatten mitein an der und mit den auf der obersten Leiterplatte montierten Bauteilen zu verbinden, sind Bohrungen vorgesehen, die durch die Mehrlagenleiterplatte hindurchgehen. Die Innenwandungen dieser Bohrungen werden metallisch beschichtet, und über diese Beschichtung erfolgt die elektrische Verbindung zwischen den verschiedenen einzelnen Leiterplatten bzw. die Verbindung mit der obersten Leiterplatte und den darauf montierten Bauteilen. Die Bohrungen mit ihren beschichteten Innenwandungen treffen dabei auf Lötaugen der jeweiligen Teiterplatte, über welche die elektrischen Verbindungen hergestellt werden.
Die Bohrungen werden dabei genau nach den Passemarken (Referenzpunkte) der obersten Leiterplatte ausgerichtet.
Sie werden üblicherweise durch eine digital gesteuerte Bohrmaschine mit hoher Genauigkeit vorgegeben und liefern ein "Lochbild".
Beim Verpressen der Mehrlagenleiterplatte-~ kann ein Lageversatz der verschiedenen Leiterplatten gegenüber der obersten Leiterplatte und damit gegenüber den Bohrungen auftreten. Es können sich auch einzelne Leiterplatten verziehen. Das kann dazu führen, daß eine Bohrung das zugehörige Lötauge nicht trifft, so daß die elektrische Verbindung nicht hergestellt wird.
Die Bohrung kann auch eine Leiterbahn einer anderen Leiterplatte treffen, an welcher sie konstruktionsgemäß im Abstand vorbeigehen sollte. Dadurch können falsche elektrische Verbindungen hergestellt werden.
Es ist daher erforderlich, Mehrlagenleiterplatten auf Lageversatz zu kontrollieren.
Es ist zu diesem Zweck bekannt, auf den Leiterplatten außerhalb des eigentlichen Schaltbildes ein schaltbildartiges Muster, den "Teststreifen", anzubringen um Schliffbilder dieses Teststreifens zu untersuchen.
Die Schliffbilder dieses Teststreifens liefern ein Maß für den Versatz der einzelnen Lagen oder Leiter-Platten gegeneinander und zu dem von den verschiedenen Löchern gebildeten "Lochbild".i Die Herstellung eines Schliffbildes ist aufwendig.
Da der Teststreifen, wie gesagt, üblicherweise außerhalb des eigentlichen Schaltbildes liegt, liefert das Schliffbild des Teststreifens keine eindeutige Aussage über den Lagenversatz innerhalb des Schaltbildes.
Will man den wirklichen Versatz innerhalb des Schaltbildes feststellen, muß wenigstens eine Mehrlagenleiterplatte eines Loses zersägt werden, und es müssen Schliffbilder von Bohrungen innerhalb des Schaltbildes neu angefertigt werden. Da solche Mehrlagenleiterplatten häufig sehr teuer sind, ist dieses Verfahren aufwendig. Außerdem erfolgt nur eine Prüfung einer Mehrlagenleiterplatte, welche nicht notwendig einen Schluß auf die Qualität der anderen, nicht geprüften Nehrlagenleiterplatten des gleichen Loses zuläßt, und gerade die geprüfte Mehrlagenleiterplatte wird zerstört und nicht verwendet.
Der Erfindung liegt die Aufgabe zugrunde, eine zerstörungsfreie Kontrolle des Lagenversatzes von Mehrlagenleiterplatten im Bereich des Leiterbildes selbst vorzunehmen.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß (a) an jeder Leiterplatte zwei Marken so angebracht sind, daß sie nach dem Verpressen der Lagen erkennbar sind, und (b) die Lage jeder Marke in Bezug auf eine Referenzmarke'bestimmt wird.
Die Erfindung kann auf verschiedene Weise verwirklicht werden. Einige Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
Einige Ausführungsbeispiele der Erfindung sind nicht stehend unter Bezugnahme auf die zugehörigen Zeichnungen näher erläutert: Fig. 1 zeigt vergrößert ein Beispiel einer Leiterplatte, die eine Lage einer Nehrlagenleiterplatte bildet.
Fig. 2 zeigt die LeiterFlatte,welche die oberste Lage der Mehrlagenleiterplatte bildet.
Fig. 3 zeigt zwei Ecken der obersten Leiterplatte oder Lage einer Mehrlagenleiterplatte.
Fig. 4 ist in vergrößertem Maßstab eine Seitenansicht einer Mehrlagenleiterplatte in Richtung des Pfeils A von Fig. 3.
Fig. 5 zeigt eine Seitenansicht in Richtung des Pfeils B von Fig. 3.
Fig. 6 zeigt Marken, welche eine Kontrolle der Reihenfolge der Lagen der Mehrlagenleiterplatte gestattet.
Fig. 7 ist eine zugehörige Seitenansinht.
Fig. 1 zeigt ein Beispiel einer Leiterplatte, die eine Lage einer Mehrlagenleiterplatte bildet, in vergrößertem Maßstab, Die Leiterplatte enthält auf einer Isolierplatte Leiterbahnen 10 und Lötaugen 12 aus Kupferschichten, die mittels einer Photoätztechnik aufgebracht sind. Neben dem eigentlichen Leiterbild, welches durch die Ränder 14 begrenzt ist, sind zunächst Teststreifen 16 gebildet, die nach dem Verpressen der Mehrlagenleiterplatte abgeschnitten werden und durch Schliffbilder untersucht werden können.
Fig. 2 zeigt die Leiterplatte, welche die oberste Lage der Nehrlagenleiterplatte bildet. Diese Leiterplatte enthält ein Muster von Lötaugen 18. Jedes Lötauge 12 der darunterliegenden Leiterplatten fluchtet mit einem Lötauge 18 dieser obersten Leiterplatte. Die Verbindung zwischen den Lötaugen 12 und den darüberliegenden Lötaugen 18, mit denen auch die elektrischen und elektronischen Bauteile des Schaltung verbunden werden, erfolgt durch ein Muster von Bohrungen, welche durch die Mehrlagenleiterplatte hindurchgehen und deren Innenwandungen metallisch beschichtet sind. Dieses Muster (Bohrbild) ist durch eine digital gesteuerte Bohrmaschine sehr genau vorgegeben.
Zur Prüfung des lageversatzes der einzelnen Lagen der Mehrlagenleiterplatte sind an den Rändern 14 der einzelnen Leiterplatten Marken 20, 22 bzw. 24, 26 und 20a, 22a bzw. 24a, 26a angebracht. Diese Marken sind von leiterbahnänlichen Streifen an der Kante jeder Leiterplatte 28 bis 36 (Fig. 4) gebildet, von denen einer, z.B. der Streifen auf der obersten Leiterplatte 28 als Referenzmarke dient. Bei dem dargestellten Ausführungsbeispiel sind je ein Streifen 20, 22 bzw. 24, 26 an zwei eine Ecke bildenden Kanten 14 der Leiterplatte vorgesehen. Dadurch kann der Versatz in zwei Koordinaten x und y gemessen werden. Weiterhin sind bei dem bevorzugten Ausführungsbeispiel an jeder Leiterplatte 28 bis 36 zwei Marken bzw. Paare von Marken 20, 22 und 24, 26 in zwei voneinenader entfernten Bereichen, nämlich an zwei diametral einander gegenüberliegenden Ecken, qvorgesehen, die mit je einer Referenzmarke verglichen werden. Auf diese Weise kann eine Streckung des Materials oder eine Verdrehung einer Leiterplatte gegenüber den anderen festgestellt werden.
Wie anhand von Fig. 3 bis 5 erläutert ist, wird die Lage von Bohrlöchern 38, 40 zu den Lötaugen 18 der obersten Leiterplatte 28 bestimmt. Die Marken 20a bis 26a an den Kanten der obersten Leiterplatte werden als Referenzmarken benutzt. Die Lage der Bohrlöcher 38,40 zu den Lötaugen 12 der darunterliegenden Leiterplatten 30 bis 36 ergibt sich dabei jeweils aus der Summe des Versatzes des Bohrloches 38, 40 zu dem Lötauge 18 der obersten Leiterplatte 28 und des Versatzes der Marken 20...26 der untenliegenden Leiterplatte, z,B.
30, zu den Marken der obersten Leiterplatte 28.
Eine andere Ausführung besteht darin, daß (a) an jeder Leiterplatte als Marke ein Lötauge vorgesehen wird, über oder unter welchem auf den anderen Leiterplatten jeweils keine Lötaugen oder Leiterbahnen vorhanden sind, und (b) als Referenzmarke eine Bohrung durch die Leiterplatten angebracht wird, welche durch das als Marke dienende Lötauge hindurchgeht.
Bei dieser Anordnung dienen als Referenzmarken Bohrlöcher des Bohrbildes. Wenn man die durchscheinende Nehrlagenleiterplatte gegen eine starke Lichtquelle hält, dann kann man die Lagen der als Marken dienenden Lötaugen relativ zu den Bohrlöchern deutlich erkennen.
Durch die Herstellung der Bohrlöcher mittels einer digital gesteuerten Bohrmaschine haben alle Bohrlöcher des Bohrbildes eine genau definierte relative Lage zueinander. Es kann daher ein Lageversatz jeder einzelnen Leiterplatte zu dem als Referenz dienenden Bohrbild unmittelbar beobachtet werden.
Wie in den Figuren 6 und 7 dargestellt ist, könne an den Rändern der Leiterplatten 30, 32, 34, 36 weitere leiterbahnähnliche Streifen 42, 44, 46 und 48 derart gestaffelt angeordnet sein, daß sie bei richtigem Übereinanderlegen der Leiterplatten auf der Seitenfläche der daraus hergestellten Mehrlagenleiterplatte ein monoton steigendes oder fallendes Muster bilden, wie es in Fig. 7 dargestellt ist. Hinsichtlich der Schaltverbindungen ist die Reihenfolge, in welcher die Leiterplatten übereinanderliegen, unkritisch. Es sind jedoch häufig Leiterbahnen vorgesehen, die lediglich die Funktion haben, eine andere Leiterbahn abzuschirmen. Dazu müssen die abschizmenden Leiterbahnen auf beiden Seiten der abzuschirmenden Leiterbahn liegen, und hierfür kommt es auf die Reihenfolge der aufeinanderliegenden LeiterpLatten an. Durch das in Verbindung mit Fig. 6 und 7 beschriebene Verfahren kann die Reihenfolge des Aufeinanderliegens der Leiterplatten bequem kontrolliert werden.
Die Erfindung macht es weiterhin möglich,daß die Dicke der an den Rändern der Leiterplatten zu Prüfzwecken gebildeten leiterbahnähnlichen Streifen zur Kontrolle der Stärke der auf die Leiterbahn aufgebrachten Kupferschicht mittels eines Neßmikroskops gemessen wird.
Leerseite

Claims

Patentansprüche 1. Verfahren zur Prüfung des Lageversatzes bei Mehrlagenleiterpiatten, die aus einer Mehrzahl von einzelnen Leiterplatten durch Verpressen herX,estellt werden, dadurch gekennzeichnet, daß (a) an jeder Leiterplatte zwei Marken (20, 22, 24, 26) so angebracht werden, daß sie nach dem Verpressen der Lagen erkennbar sind, und (b) die Lage å jeder Marke (20, 22, 24, 26) in Bezug auf eine Referenzmarke (20a, 22a, 24a, 26a) bestimmt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß (a) an jeder Leiterplatte als Marke ein Lötauge vorgesehen wird, über oder unter welchem auf den anderen Leiterplatten jeweils keine Lötaugen oder Leiterbahnen vorhanden sind, und (b) als Referenzmarke eine Bohrung durch die Leiterplatten angebracht wird, welche durch das als Marke dienende Lötauge hindurchgeht.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Marken von leiterbahnähnlichen Streifen (20, 22, 24, 26) an der Kante (14) jeder Leiterplatte (28... 36) gebildet sind, von denen einer als Referenzmarke (20a, 22a...) dient.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß je ein Streifen (20, 22) an zwei eine Ecke bildenden Kanten (14) der Leiterplatte vorgesehen wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß jede Leiterplatte (28... 36) zwei Marken (20, 22 und 24, 26) in zwei voneinander entfernten Bereichen aufweist, und die beiden Marken mit je einer Refe.-enzwarke (20a, 22a ;24a, 26a) verglichen werden.
6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß (a) die Lage von Bohrlöchern (38, 40) zu den Lötaugen (18) der obersten teiterpiatte (28) bestimmt wird und (b) die Marken (20a, 22a, 24a, 26a) an den Kanten(14) der obersten teiterpiatte (28) als Referenzmarken benutzt werden, wobei sich die Lage der Bohrlöcher (38, 40) zu Lötaugen (12) der untenliegenden Leiterplatten (30...36) jeweils aus der Summe des Versatzes des Bohrloches (38, 40) zu dem Lötauge (18) der obersten Leiterplatte und des Versatzes der Marken (20, 22, 24, 26) der untenliegenden Leiterplatte (30.. .36) zu den Marken (20a, 22a, 24a, 26a) der obersten Leiterplatte (28) ergibt.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß an den Rändern der Leiterplatten weitere leiterbahnähnliche Streifen (42.. .48) derart gestaffelt angeordnet sind, daß sie bei richtigem Übereinanderlegen der Leiterplatten (28... 36) auf der Seitenfläche der daraus hergestellten Nehrlagenleiterplatte ein monoton steigendes oder fallendes Muster (Fig.7) bilden.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Dicke der an den Rändern der Leiterplatten zu Prüfzwecken gebildeten leiterbahnähnlichen Streifen zur Kontrolle der Stärke der auf die Leiterbahn aufgebrachten Kupferschicht mittels eines Neßmikroskops gemessen wird.