DE2702844A1 - Verfahren zur herstellung einer vielschichtigen gedruckten schaltung - Google Patents

Verfahren zur herstellung einer vielschichtigen gedruckten schaltung

Info

Publication number
DE2702844A1
DE2702844A1 DE19772702844 DE2702844A DE2702844A1 DE 2702844 A1 DE2702844 A1 DE 2702844A1 DE 19772702844 DE19772702844 DE 19772702844 DE 2702844 A DE2702844 A DE 2702844A DE 2702844 A1 DE2702844 A1 DE 2702844A1
Authority
DE
Germany
Prior art keywords
layers
conductive
insulating layers
layer
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772702844
Other languages
English (en)
Other versions
DE2702844C2 (de
Inventor
Kenneth James Varker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2702844A1 publication Critical patent/DE2702844A1/de
Application granted granted Critical
Publication of DE2702844C2 publication Critical patent/DE2702844C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

2 7 C 2 8 4
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: EN 9 75 024
Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung
Die Erfindung betrifft ein Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung, mit mindestens einer leitenden Massenschicht und mehreren leitenden Signalschichten, die durch Öffnungen von Isolierschichten verbunden sind.
Es ist bekannt (US-PS 3 56 2 009), vielschichtige gedruckte Schaltungen mit leitenden Signalschichten, die durch öffnungen von Isolierschichten verbunden sind, so herzustellen, daß die öffnungen durch Laserstrahlbohrungen durch sämtliche Schichten hindurchgehend in die Anordnung eingefügt werden. Diese Verfahren haben den Nachteil, daß für die Lage der in die Isolierschichten eingefügten öffnungen, welche die leitenden Verbindungen aufnehmen, eine sehr genaue Lage erforderlich ist. Damit die gewünschten Verbindungen zwischen den verschiedenen leitenden Bereichen einer Schaltung zustande kommen, muß die Genauigkeit der Lage der öffnungen umso größer sein, je größer die Dichte einer Schaltungsordnung gewählt wird.
Es ist die Aufgabe der vorliegenden Erfindung ein Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung mit mehreren leitenden Signalschichten, die durch öffnungen und Isolierschichten verbunden sind, so durchzuführen, daß die Genauigkeit der Schaltungsteile verbessert und der Herstellungs-
7098'4 1/0569
NACHSEi^SCHT
3 27C28AA
aufwand ermäßigt wird.
Die genannte Aufgabe wird gemäß der vorliegenden Erfindung dadurch gelöst, daß auf einer aus einem leitenden Material bestehenden Massenschicht beidseitig erste Isolierschichten aufgebracht werden, von denen jede durch eine erste leitende Signalschicht und über dieser liegende zweite Isolierschichten bedeckt wird, und daß durch LaserstrahIbohrungen die zweiten Isolierschichten durchdringende öffnungen gebildet werden, und daß zweite Signalschichten erzeugt werden, die zweiten Isolierschichten bedecken und durch die öffnungen Verbindungen zu den ersten Signalschichten herstellen.
Ein Ausführungsbeispiel der Erfindung wird anhand von Abbildungen näher erläutert.
Es zeigen:
Fign. 1 bis 5 Querschnittsdarstellungen von Teilen einer gedruckten
Schaltung, die in mehreren Verfahrensschritten hergestellt wird.
Die in Fig. 1 im Querschnitt dargestellte Anordnung besteht aus einer Massenschicht 15, aus elektrisch leitendem Material, die beidseitig durch dielektrische Schichten 11 und 13 bedeckt wird. Die Massenschicht 15 kann z.B. aus einer Kufperschicht von 7,5 χ 10~ mm bestehen. Die dielektrischen Schichten 11 und 13 können z.B. aus Epoxyglas mit der Dicke von 3 χ 10~ mm bestehen.
Nach geeigneter Verbindung der dielektrischen Schichten 11 und 13 mit der Massenschicht 15 und anschließender Aushärtung werden die ersten Isolierschichten 11 und 13 durch die leitenden ersten Signalschichten 17 und 19 bedeckt. Diese in Schaltkreisform angeordneten Signalschichten 17 und 19 können entweder durch einen
709841/0569
-JT-
werden, abhä
additiven oder subtraktiven Vorgang hergestellt werden, abhängig Von den Erfordernissen eines Systems. Wenn z.B. ein subtraktiver Vorgang benützt wird, können die ersten Isolierschichten 11 und 13 durch Kupferschichten der Dicke von 5 χ 10 mm bedeckt werben, die dann durch Anwendung der subtraktiven Herstellungstechinik in die gewünschte Schaltkreisform gebracht werden.
!Nach Herstellung der ersten leitenden Signalschichten 17 und 19 werden gemäß der Darstellung nach Fig. 3 die dielektrischen Schichten 21 und 23 auf den ersten leitenden Signalschichten 17 und 19 angeordnet. Die dielektrischen Isolierschichten können aus imprägniertem Epoxyglas bestehen, deren Dicke dem System angepaßt ist. Die Dicke der dielektrischen Schichten 21 und 23 kann 1,4 χ 10 mm betragen. Nach Anordnung der leitenden Signalschichten 17 und 19 ist es notwendig, die nächste Schaltkreisebene mit den Schaltkreisen der vorher festgelegten Schaltkreisebenen herzustellen. In diesem Bereich werden die dafür erforderlichen Durchgangslöcher als "Blindöffnungen" bezeichnet, weil jdie Öffnung nicht durch die ganze Anordnung hindurchgeführt wird, jsondern weil sie vorzugsweise die Schaltkreisebenen 17 und 19
[erreichen. Der Zweck dieser Ausführung wird erläutert anhand der [Fig. 4, nach deren Darstellung die Öffnungen 25 und 27 wahlweise jin der dielektrischen Schicht 21 angeordnet sind, um Durchgänge zu der Schaltkreisebene 17 zu bilden. In gleicher Weise bilden die Durchgänge 29 und 31 in der dielektrischen Schicht 23 Verindungen zur Schaltkreisebene 19.
Eine der Schwierigkeiten, die bei der Herstellung von Durchgangsöffnungen, deren Durchmesser zwischen 1 χ 10 mm bis 1 χ 10 mn betragen kann, besteht darin, daß die Durchgangsöffnung die leitende Signalschicht erreicht, daß sie diese jedoch nicht vollständig durchdringt oder eine nicht ausbesserungsfähige Unterbrechung der Schaltkreisebene bewirkt. Es wurde festgestellt, daß eine gewünschte Regelung bei der Herstellung der Durchgangs-
EN 975 024
7098A1 /0569
27C28U
öffnung durch die Anwendung von Laserstrahlbohren erhalten wird, durch welche die gewünschte Ausnehmung in der dielektrischen Schicht 21 und 23 erhalten wird, ohne die aus leitendem Kupfermaterial bestehenden Signalwege der Signalschichten 17, 19 zu durchdringen. Dadurch wird das vorher bestehende Problem vermieden, bei dem Versuch Blindöffnungen herzustellen, eine leitende Signalschicht vollständig zu durchbohren.
Der nächste Herstellungsvorgang wird durch Fig. 5 erläutert. Gemäß dieser Darstellung wird ein zusätzliches Paar von Schaltkreisebenen 33, 35 auf die dielektrischen Schichten 21, 23 gelegt. Durch additive oder subtraktive Herstellungsverfahren können diese leitenden Schichtebenen 33, 35 in Schaltkreise unterteilt werden. Wenn die Schaltkreisebenen 33, 35 hergestellt sind, ergibt sich durch die Auflage der Schichten 33, 35 sowohl eine Bedeckung der Isolierschichten 21, 23, als auch eine Füllung der Durchgangsöffnungen 25, 27 und 29, 31. Durch diese Verbindung besteht eine genau bestimmte Vereinigung der vier Signalschichten 17, 19, 33 und 35 und einer Massenschichtebene 15, die durch den Herstellungsvorgang der übrigen Schichten unbeeinflußt bleibt. Deshalb ist es möglich, zwei oder mehr der Schichtanordnungen zu einer gedruckten Schaltungsanordnung zusammenzufassen, die aus mehreren Erde, Leistung und Signale führenden Schichtebenen besteht^, die am größenstabilen Kern 15 aufgebaut sind.
Nach Herstellung der mehrschichtigen Schaltkreisanordnung können die notwendigen, nicht dargestellten Durchgangslöcher gebildet werden, welche die ganze mehrschichtige Anordnung durchdringen. Diese Durchgangslöcher dienen der Aufnahme von Leitungsverbindungen zu inneren leitenden Schichtebenen.
Aus dem beschriebenen Herstellungsvorgang geht hervor, daß die Schaltkreisebenen mit einer stabilen Unterlage verbunden sind. Daraus ergibt sich die Möglichkeit, große Schaltkreisanordnungen mit großer Schaltkreisdichte, hoher Qualität und Betriebssicherheit herzustellen.
EN 975 024
709841/0569
Leerseite

Claims (1)

  1. PATENTANSPRUCH
    Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung mit mindestens einer leitenden Massenschicht und mehreren leitenden Signalschichten, die durch öffnungen von Isolierschichten verbunden sind, dadurch gekennzeichnet, daß auf einer aus einem leitenden Material bestehenden Massenschicht (15) beidseitig erste Isolierschichten (11; 13) aufgebracht werden, von denen jede durch eine erste leitende Signalschicht (17; 19) und über dieser liegende zweite Isolierschichten (21; 23) bedeckt wird, und daß durch Laserstrahlbohrungen die zweiten Isolierschichten durchdringende öffnungen (25, 27; 29, 31) gebildet werden, und daß zweite Signalschichten (33; 35) erzeugt werden, welche die zweiten Isolierschichten bedecken und durch die öffnungen Verbindungen zu den ersten Signalschichten herstellen.
    7 098 A1 /0569
    ORIQINAL INSPECTED
DE2702844A 1976-03-30 1977-01-25 Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung Expired DE2702844C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/671,796 US4030190A (en) 1976-03-30 1976-03-30 Method for forming a multilayer printed circuit board

Publications (2)

Publication Number Publication Date
DE2702844A1 true DE2702844A1 (de) 1977-10-13
DE2702844C2 DE2702844C2 (de) 1984-01-12

Family

ID=24695923

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2702844A Expired DE2702844C2 (de) 1976-03-30 1977-01-25 Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung

Country Status (3)

Country Link
US (1) US4030190A (de)
DE (1) DE2702844C2 (de)
FR (1) FR2346940A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3210826A1 (de) * 1982-03-24 1983-10-06 Siemens Ag Mehrlagenleiterplatte
DE3408046A1 (de) * 1983-06-10 1984-12-13 International Business Machines Corp., Armonk, N.Y. Mehrschicht-leiterplatte fuer elektronische geraete
US4644130A (en) * 1984-05-18 1987-02-17 Siemens Aktiengesellschaft Method for creating blind holes in a laminated structure

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4201616A (en) * 1978-06-23 1980-05-06 International Business Machines Corporation Dimensionally stable laminated printed circuit cores or boards and method of fabricating same
US4327247A (en) * 1978-10-02 1982-04-27 Shin-Kobe Electric Machinery Co., Ltd. Printed wiring board
US4221047A (en) * 1979-03-23 1980-09-09 International Business Machines Corporation Multilayered glass-ceramic substrate for mounting of semiconductor device
JPS55130198A (en) * 1979-03-30 1980-10-08 Hitachi Ltd Hybrid integrated circuit board for tuner
US4446188A (en) * 1979-12-20 1984-05-01 The Mica Corporation Multi-layered circuit board
US4464704A (en) * 1980-09-26 1984-08-07 Sperry Corporation Polyimide/glass-epoxy/glass hybrid printed circuit board
US4388136A (en) * 1980-09-26 1983-06-14 Sperry Corporation Method of making a polyimide/glass hybrid printed circuit board
EP0052738A1 (de) * 1980-11-25 1982-06-02 Contraves Ag Leiterplatte
JPS5797970U (de) * 1980-12-08 1982-06-16
US4373778A (en) * 1980-12-30 1983-02-15 International Business Machines Corporation Connector implemented with fiber optic means and site therein for integrated circuit chips
US4500389A (en) * 1981-04-14 1985-02-19 Kollmorgen Technologies Corporation Process for the manufacture of substrates to interconnect electronic components
US4544801A (en) * 1982-06-28 1985-10-01 International Business Machines Corporation Circuit board including multiple wire photosensitive adhesive
US4554405A (en) * 1982-06-28 1985-11-19 International Business Machines Corporation High density encapsulated wire circuit board
JPS598397A (ja) * 1982-06-28 1984-01-17 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン 封入ワイヤ回路板の製造方法
US4662963A (en) * 1982-06-28 1987-05-05 International Business Machines Corporation Method of manufacturing high density encapsulated wire circuit board
US4495479A (en) * 1982-10-22 1985-01-22 International Business Machines Corporation Selective wiring for multilayer printed circuit board
US4539058A (en) * 1983-12-12 1985-09-03 International Business Machines Corporation Forming multilayer ceramic substrates from large area green sheets
US4645552A (en) * 1984-11-19 1987-02-24 Hughes Aircraft Company Process for fabricating dimensionally stable interconnect boards
JPS61220499A (ja) * 1985-03-27 1986-09-30 株式会社日立製作所 混成多層配線基板
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
US4927477A (en) * 1985-08-26 1990-05-22 International Business Machines Corporation Method for making a flush surface laminate for a multilayer circuit board
US4799128A (en) * 1985-12-20 1989-01-17 Ncr Corporation Multilayer printed circuit board with domain partitioning
US4868350A (en) * 1988-03-07 1989-09-19 International Business Machines Corporation High performance circuit boards
JP2760829B2 (ja) * 1989-01-13 1998-06-04 株式会社日立製作所 電子基板
DE3914727A1 (de) * 1989-04-28 1990-10-31 Schering Ag Mehrlagen-leiterplatten fuer feinleiter und verfahren zu ihrer herstellung
US5061824A (en) * 1989-08-23 1991-10-29 Ncr Corporation Backpanel having multiple logic family signal layers
US5127986A (en) * 1989-12-01 1992-07-07 Cray Research, Inc. High power, high density interconnect method and apparatus for integrated circuits
US5185502A (en) * 1989-12-01 1993-02-09 Cray Research, Inc. High power, high density interconnect apparatus for integrated circuits
US5142775A (en) * 1990-10-30 1992-09-01 International Business Machines Corporation Bondable via
US5840402A (en) * 1994-06-24 1998-11-24 Sheldahl, Inc. Metallized laminate material having ordered distribution of conductive through holes
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US6016005A (en) 1998-02-09 2000-01-18 Cellarosi; Mario J. Multilayer, high density micro circuit module and method of manufacturing same
US6834426B1 (en) * 2000-07-25 2004-12-28 International Business Machines Corporation Method of fabricating a laminate circuit structure
JP3922239B2 (ja) * 2002-12-26 2007-05-30 株式会社デンソー ガス濃度検出装置
JP2007516593A (ja) * 2003-07-08 2007-06-21 ヘルムケン， ゲラルド，エー．，ジェイ 中央平面を製造する方法
JP2008535207A (ja) 2005-03-01 2008-08-28 エックストゥーワイ アテニュエイターズ，エルエルシー 共平面導体を有する調整器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1360445A (fr) * 1962-05-21 1964-05-08 Curran Ind Structure de circuit électrique et procédé de fabrication de ladite structure
DE1271235B (de) * 1963-12-23 1968-06-27 Ibm Verfahren zur Herstellung von leitenden Verbindungen zwischen den leitenden Schichten einer elektrischen Schaltungsplatte
US3562009A (en) * 1967-02-14 1971-02-09 Western Electric Co Method of providing electrically conductive substrate through-holes
DE1924775C (de) * 1972-01-05 Siemens AG, 1000 Berlin u 8000 München Verfahren zur Herstellung einer Leiter platte
DE2315845A1 (de) * 1973-03-09 1974-09-12 Bbc Brown Boveri & Cie Verfahren zur herstellung von aus schichten bestehenden elektrischen schaltungen

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3508330A (en) * 1967-04-06 1970-04-28 Gen Dynamics Corp Method of fabricating multitube electronic circuit boards
US3509624A (en) * 1967-09-11 1970-05-05 Sanders Associates Inc Method of making multilayer printed circuits
US3756891A (en) * 1967-12-26 1973-09-04 Multilayer circuit board techniques
US3554877A (en) * 1968-02-07 1971-01-12 Us Army Method of making printed circuit assemblies
US3851382A (en) * 1968-12-02 1974-12-03 Telefunken Patent Method of producing a semiconductor or thick film device
NL7110944A (de) * 1970-08-24 1972-02-28
US3791858A (en) * 1971-12-13 1974-02-12 Ibm Method of forming multi-layer circuit panels
US3799816A (en) * 1972-01-11 1974-03-26 Photocircuits Corp Metallizing insulating bases
FR2204940B1 (de) * 1972-10-27 1976-01-30 Thomson Csf Fr
US3867759A (en) * 1973-06-13 1975-02-25 Us Air Force Method of manufacturing a multi-layered strip transmission line printed circuit board integrated package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1924775C (de) * 1972-01-05 Siemens AG, 1000 Berlin u 8000 München Verfahren zur Herstellung einer Leiter platte
FR1360445A (fr) * 1962-05-21 1964-05-08 Curran Ind Structure de circuit électrique et procédé de fabrication de ladite structure
DE1271235B (de) * 1963-12-23 1968-06-27 Ibm Verfahren zur Herstellung von leitenden Verbindungen zwischen den leitenden Schichten einer elektrischen Schaltungsplatte
US3562009A (en) * 1967-02-14 1971-02-09 Western Electric Co Method of providing electrically conductive substrate through-holes
DE2315845A1 (de) * 1973-03-09 1974-09-12 Bbc Brown Boveri & Cie Verfahren zur herstellung von aus schichten bestehenden elektrischen schaltungen

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3210826A1 (de) * 1982-03-24 1983-10-06 Siemens Ag Mehrlagenleiterplatte
DE3408046A1 (de) * 1983-06-10 1984-12-13 International Business Machines Corp., Armonk, N.Y. Mehrschicht-leiterplatte fuer elektronische geraete
US4644130A (en) * 1984-05-18 1987-02-17 Siemens Aktiengesellschaft Method for creating blind holes in a laminated structure

Also Published As

Publication number Publication date
FR2346940A1 (fr) 1977-10-28
FR2346940B1 (de) 1980-02-01
DE2702844C2 (de) 1984-01-12
US4030190A (en) 1977-06-21

Similar Documents

Publication Publication Date Title
DE2702844A1 (de) Verfahren zur herstellung einer vielschichtigen gedruckten schaltung
DE3020196C2 (de) Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung
DE2261120C3 (de) Laminierte Schaltkarten aus mehreren mit Schaltungsmustern versehenen Isolierplatten
DE60002879T2 (de) Schaltungsanordnung mit integrierten passiven bauteilen und verfahren zu deren herstellung
DE3605491C2 (de)
DE3011068C2 (de) Verfahren zur Herstellung einer Gegenplatte mit elektrisch voneinander isolierten Potential- und Masseplatten
DE2539925A1 (de) Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte
DE1616734A1 (de) Verfahren zum wahlweisen Verbinden der in mehreren Ebenen verlaufenden flaechenhaften Leitungszuege eines mehrschichtigen Isolierstofftraegers
DE2857725A1 (de) Verfahren zur herstellung einer duennfilmspule
DE2125511A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen mit zumindest einer öffnung einer Trägerschicht sowie mit diesen Verbindungen versehene Schaltungsplatte
DE102007060510A1 (de) Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung
DE10245688A1 (de) Mehrschichtkeramikelektronikteil, Elektronikteilaggregat und Verfahren zum Herstellen eines Mehrschichtkeramikelektronikteils
DE4020498A1 (de) Verbessertes verfahren zur herstellung von leiterplatten nach dem drahtschreibeverfahren
DE3245272A1 (de) Verfahren zur herstellung miniaturisierter dick- und duennschichtschaltungen
DE3512237A1 (de) Mehrschichtige flexible schaltungsanordnung mit verbindungsvorrichtungen zwischen den schichten
DE2812976C2 (de) Verfahren zur Feststellung des Versatzes zwischen Leiterbahnen und Kontaktlöchern bei einer Leiterplatte sowie eine Leiterplatte zur Verwendung in diesem Verfahren
DE3810486C2 (de)
DE3412290A1 (de) Mehrlagige leiterplatte in multilayer- oder stapeltechnik
DE69631162T2 (de) Abgeschirmte leiterplatte gegen elektromagnetische interferenzen
DE2611871A1 (de) Elektrische schaltungsbaugruppe in mehrschichtbauweise und verfahren zu deren herstellung
DE1765341B1 (de) Verfahren zur herstellung einer mehrlagigen gedruckten schaltung
CH629057A5 (en) Method for designing electrically conductive layers for producing printed circuits, as well as a multi-layer base material for carrying out the method
DE2629303A1 (de) Mehrschichtige gedruckte schaltungskarte und verfahren zu ihrer herstellung
DE69937357T2 (de) Verfahren zur senkrechten verbindung von leitern in einer anordnung im mikrowellenbereich
DE10224768A1 (de) Verfahren zum Einstellen von Oszillatorfrequenzen

Legal Events

Date Code Title Description
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: NEULAND, J., DIPL.-ING., PAT.-ASS., 7030 BOEBLINGE

8125 Change of the main classification

Ipc: H05K 3/46

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee