DE3245272A1 - Verfahren zur herstellung miniaturisierter dick- und duennschichtschaltungen - Google Patents
Verfahren zur herstellung miniaturisierter dick- und duennschichtschaltungenInfo
- Publication number
- DE3245272A1 DE3245272A1 DE19823245272 DE3245272A DE3245272A1 DE 3245272 A1 DE3245272 A1 DE 3245272A1 DE 19823245272 DE19823245272 DE 19823245272 DE 3245272 A DE3245272 A DE 3245272A DE 3245272 A1 DE3245272 A1 DE 3245272A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- conductor
- track
- tracks
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09363—Conductive planes wherein only contours around conductors are removed for insulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
Description
- Die Erfindung betrifft ein Verfahren zur Herstellung von
- miniaturisierten, auf einem Trägersubstrat angeordneten und zumindest in einer Ebene liegenden Leiterbahngeometrien, insbesondere für Dick- und Dünnschichtschaltungen.
- Bei den bekannten Dick- und Dünnschichtschaltungen werden die benötigten Leitungsbahnen in Siebdruck- bzw. Maskentechnik aufgebracht, wobei der Verlauf der Leitungsbahnen zunächst in vergrößerter Form positiv dargestellt und die eigentlichen Masken nach entsprechender Verkleinerung gefertigt werden.
- Mittels dieser bekannten Technik ist es üblich, Leiterbahnen mit einer minimalen Breite von etwa 400/ um und einem gegenseitigen Abstand von ebenfalls etwa 400 um herzustellen.
- Die Ausfallquote bei der Fertigung von mit derartigen Leiterbahnen versehenen Substraten steigt jedoch mit zunehmender Miniaturisierung der Leiterbahngeometrie an, so daß es aus Platzgründen häufig erforderlich ist, unter Verwendung von Crossdruck die Leiterbahnen in verschiedenen Ebenen anzuordnen. Dies ist aber aufwendig und insbesondere dann unwirtschaftlich, wenn nur aufgrund weniger Verbindungsleitungen dieser Übergang zu Mehrschichtbauweise erfolgen muß.
- Aufgabe der Erfindung ist es, das eingangs definierte Verfahren zur Herstellung miniaturisierter Leiterbahngeometrien in der Weise zu verbessern, daß die Leiterbahndichte ohne Beeinträchtigung der definierten und elektrisch einwandfreien Leitungsführung um ein Mehrfaches erhöht werden kann.
- Gelöst wird diese Aufgabe nach der Erfindung dadurch, daß zunächst zumindest auf diejenigen Bereiche des Substrats, an denen eine miniaturisierte Leiterbahngeometrie vorgesehen ist, eine vollflächige Schicht aus leitendem Material aufgebracht wird und daß diese Schicht dann mittels eines nach einem negativen Layout-Programm gesteuerten, bezüglich des Substrats justierten Lasers in voneinander getrennte, wenigstens zum Teil jeweils eine Leiterbahn bildende Teilflächen und/oder Streifen unterteilt wird.
- Durch den Übergang von der bisher üblichen Positivtechnik der Layout-Gestaltung zur Negativtechnik und den Einsatz von Lasern zur Erzeugung genau definierter, jedoch sehr schmaler, im Bereich von etwa 50 um und darunter liegender Brennspuren zur Begrenzung von definiert verlaufenden, leitenden Bereichen oder Streifen wird es möglich, die Leiterbahndichte im Vergleich zur herkömmlichen Technik ohne Schwierigkeiten um das Vierfache zu erhöhen, was wiederum zur Folge hat, daß aufgrund der wesentlich erhöhten Leiterbahndichte in vielen Fällen auf den sonst erforderlichen Crossdruck zur Unterbringung aller benötigten Leitungszüge verzichtet werden kann.
- Es ist zwar bereits bekannt, z.B. aus der DE-OS 28 12 928, in elektrischen Meß-, Regel- oder Steuerkreisen angeordnete Schichtwiderstände unter Einsatz eines Laserstrahls abzugleichen, indem der wirksame Querschnitt des Widerstandsleiters durch lokales Einwirken von Strahlungswärme vermindertvwird, aber bei solchen Anwendungsfällen, wie sie im übrigen auch bei der Herstellung von Widerständen üblich sind, wird der Laserstrahl praktisch nur als Ersatz einer sonst erforderlichen Schleifeinrichtung genutzt.
- Da bei der gemäß der Erfindung vorgesehenen Vorgabe eines negativen Layout-Programms eine sehr hohe, nur durch den einzuhaltenden Minimalabstand zwischen benachbarten Brennspuren begrenzte Variabilität gegeben ist und ein Laserstrahl gemäß heutiger Technik mit sehr hoher Genauigkeit und sehr hoher Geschwindigkeit gesteuert bzw. geführt werden kann, lassen sich mit geringster Ausfallquote extrem miniaturisierte Dickschichtschaltungen fertigen.
- Es ist dabei sowohl möglich, sämtliche Leiterbahnen nach dem erfindungsgemäßen Verfahren zu fertigen oder das erfindungsgemäße Verfahren nur in den sogenannten kritischen Bereichen, wo eine sehr hohe Leiterbahndichte gefordert wird, einzusetzen, d.h. es ist auch eine Kombination zwischen herkömmlicher Siebdruck- bzw. Maskentechnik und dem Verfahren nach der Erfindung möglich.
- Das Anschließen der erfindungsgemäß ausgebildeten, zumindest zum Teil lediglich einen gegenseitigen Abstand von 50 um aufweisenden Leiterbahnen an Bauelemente, IC-Pads, außenliegende Kontakte und dergleichen kann in herkömmlicher Weise durch Bonden, Löten und auch in Reflow-Technik erfolgen.
- Von wesentlichem Vorteil ist auch, daß durch Intensitätssteuerung des Laserstrahles die Eindringtiefe des Brennstrahls sehr genau gesteuert werden kann, was es wiederum ermöglicht, die erfindungsgemäße Leiterbahnbildung auch bei Anwendung der Mehrschichttechnik zu verwenden, da durch diese Intensitätssteuerung verhindert werden kann, daß unter einer Schicht liegende weitere Schichten beschädigt werden, wenn in einer obenliegenden Schicht Brennspuren gelegt werden.
- Die erfindungsgemäß hergestellten Leiterbahnen müssen keineswegs über ihre jeweilige Länge gleiche Breite besitzen. Es ist Vielmehr in vielen Fällen von Vorteil, die einzelnen Leiterbahnen über ihre Länge durch divergierende Brennspuren unterschiedlich breit auszuführen. Ein Beispiel dafür ist der Anschluß einer Vielzahl von IC-Pads an eine umliegende Peripherie.
- Zu diesem Zweck werden vorzugsweise ausgehend von IC sternförmig auseinanderlaufende Leiterbahnen geschaffen, die IC-seitig sehr schmal und jeweils einem der eng nebeneinanderliegenden Pads zugeordnet sind und mit ihrem verbreiterten außenliegenden Ende an Peripherieanschlüsse geführt sind.
- Aufgrund der erzielbaren Miniaturisierung der Leitungen kann entweder das jeweilige Substrat verkleinert oder auf dem Substrat eine größere Anzahl von Bauelementen angebracht wercPn;' Vorteilhafterweise kann ein durch die Miniaturisierung gewonnener freier Flächenbereich auf einem Substrat auch zur unmittelseren Ausbildung einer Indiktuvität in der vollflächigen leitenden Schicht genutzt werden, was beispielsweise durch spiralförnige Brennspurführung möglich ist. Da die Brennspuren bei der Schaffung einer solchen Induktivität sehr eng gezogen werden können, läßt sich pro Flächeneinheit eine große Windungszahl erzielen, die im wesentlichen nur durch die Beachtung der erforderlichen Widerstandswerte begrenzt ist.
- Bei Mehrschichtanordnungen können zwischen übereinanderliegenden Schichten durch einander zumindest teilweise überdeckende, von jeweils einer zusammenhängenden Brennspur begrenzte Fl#chenbereiche Kapazitäten ausgebildet werden, was gemäß herömmlicher Technik vor allem deshalb nicht in wirtschaftlicher weise möglich war, weil für die Schaffung derartiger, integriert ausgebildeter Kapazitäten nicht genügend Raum auf den Substraten zur Verfügung stand.
- In der Praxis ist auch von Bedeutung, daß sich das erfindungsgemäße Verfahren nahtlos in den bisherigen Fertigunosablauf bei der Herstellung von Dick- oder Dünnschichtschaltungen einfügt und die erforderlichen Operationen mittels bekannter und zur Verfügung stehender Maschinen und Einrichtungen durchführbar sind. Da hinsichtlich der Geometrie der zur Schaffung bestimmter Leitprzüge erforderlichen Brennspuren praktisch keinerlei Einschränkungen bestehen und die Reproduzierbarkeit der Brennspurverläufe stets gegeben ist, kann das erfindungsgem##e Verfahren sehr vielseitig und mit hoher Wirtschaftlichkeit angewandt werden.
- Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand der Zeichnung erläutert; dabei zeigt: Fig. 1 einen stark vergrößert dargestellten Ausschnitt einer in Dickschichttechnik ausgeführten Schaltungsplatine, und Fig. 2 einen ebenfalls stark vergrößert dargestellten Ausschnitt einer- gemäß der Erfindung ausgebildeten Induktivitsät.
- Fig. 1 zeigt einen Eckbereich eines IC's mit über seinem Umfang verteilt und eng benachbart angeordneten Anschluß-Pads. Dieser. integrierte Schaltkreis 12 ist auf einem Substrat angebracht und zunächst von einer vollflächig auf das Substrat aufgebrachten Schicht aus Leiterbahnmaterial umgeben. Die Verbindungsleitungen bzw. Leitungsbahnen 10 zu den einzelnen Anschlüssen des integrierten Schaltkreises 12 werden erfindungsgemäß dadurch erhalten, daß in exakt definierter Weise mittels eines Laserstrahls Brennspuren 11 gezogen werden, welche die zunächst vollflächige Leiterbahnschicht in der Weise unterteilen, daß sich sternförmig nach außen erweiternde Leiterbahnen 12 ergeben, wobei jedem Anschlußpad eine solche Leiterbahn 10 zugeordnet ist.
- Fig. 2 zeigt wiederum einen Ausschnitt einer Draufsicht auf ein in Dickschichttechnik ausgeführtes Substrat, wobei in der aus leitendem Material bestehenden vollflächigen Schicht 13 mittels eines programmierten Lasers erzeugte Brennspuren so geführt bzw. gelegt sind, daß sich eine Induktivität ergibt.
- Durch zumindest im Prinzip spiralförmige Anordnung der zwischen jeweils zwei Brennspuren 11 gelegenen Leiterbahn 14 läßt sich ein sehr kompakter und damit platzsparender Induktivitätsaufbau erzielen. Ein flächig vergrößerter Anschlußbereich für diese Induktivität ist bei 15 zu sehen.
- Induktivitäten lassen sich nach dem erfindungsgemäßen Verfahren problemlos ab einer Leiterbahnbreite von etwa 120 /um herstellen, wobei aber stets darauf zu achten ist, daß sich kein zu hoher Gleichstromwiderstand ergibt.
- Zu erwähneh ist auch noch, daß bei Anwendung des Verfahrens nach der Erfindung bei in Gold ausgeführten Anschlußpads sowohl die Übergangszone Gold/PdAg als auch der Goldbereich sauber aufgetrennt werden kann und damit die Leiterbahnen auch in Goldausführung bis an das jeweilige IC-herangefuhrt werden können.
- Leerseite
Claims (10)
- Verfahren zur Herstellung miniaturisierter Dick- und Dünnschichtschaltungen Patentansprüche 1} Verfahren zur Herstellung von miniaturisierten, auf einem Trägersubstrat angeordneten und zumindest in einer Ebene liegenden Leiterbahngeometrien, insbesondere für Dick-und Dünnschichtschaltungen, dadurch g e k e n n -z e i c h n e t , daß zunächst zumindest auf diejenigen Bereiche des Substrats, an denen eine miniaturisierte Leiterbahngeometrie vorgesehen ist, eine vollflächige Schicht aus leitendem Material aufgebracht wird und daß diese Schicht dann mittels eines nach einem negativen Layout-Programm gesteuerten, bezüglich des Substrats justierten Lasers in voneinander getrennte, wenigstens zum Teil jeweils eine Leiterbahn bildende Teilflächen und/oder Streifen unterteilt wird.
- 2. Verfahren nach Anspruch 1, dadurch g e k e n n z e i c h -n e t , daß die minimale Leiterbahnbreite zumindest im wesentlichen gleich der Schnittbreite des Lasers gewählt wird.
- 3. Verfahren nach Anspruch 2, dadurch g e k e n n z e i c h -n e t , daß bei der Ausbildung der Leiterbahnen mit einer eine konstante Breite besitzenden Laser-Brennspur gearbeitet wird.
- 4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch g e k e n'n z e i c h n e t , daß Leiterbahnen zwischen dicht benachbarten Anschlüssen und weniger dicht benachbarten Anschlüssen jeweils durch zwei divergierende Brennspuren gebildet werden.
- 5. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch g e k e n n z e i c h n e t , daß durch insbesondere spiralförmige Brennspurführung Induktivitäten in der vollflächigen leitenden Schicht ausgebildet werden.
- 6. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch g e k e n n z e i c h n e t , daß als leitende und mittels des Laserstrahls zu unterteilende Schicht eine auf einem Substrat vollflächig befestigte, insbesondere aufgeklebte Metallfolie verwendet wird.
- 7. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch g e k e n n z e i c h n e t , daß bei Mehrschichtanordnungen zwischen übereinanderliegenden Schichten durch einander zumindest teilweise überdeckende, von jeweils einer zusammenhängenden Brennspur begrenzte Flächenbereiche der jeweiligen vollflächigen, leitenden Schicht Kapazitäten ausgebildet werden.
- 8. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch g e k e n n z e i c h n e t , daß zwischen einer Vielzahl von IC-Pads und am Außenumfang des zugehörigen Substrats vorgesehenen Peripherieänschlüssen durch von innen nach außen divergierende Laser-Brennspuren sternförmig auseinanderlaufende Leiterbahnen mit schmalen Innenanschlußstellen und im Vergleich dazu breiten Außenanschlußstellen erzeugt werden.
- 9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch g e k e n n z e i c h n e t , daß bei in Gold ausgeführten Anschlußpads sowohl die übergangszone Gold/PdAg als auch der Goldbereich aufgetrennt und die Leiterbahnen in Goldausführung bis an das jeweilige IC herangeführt werden.
- 10. Schaltungsplatine, insbesondere in Dickschichtausführung, mit einer Mehrzahl von auf einem Trägersubstrat yorgesehenen, sich zwischen Rand- und/oder Bauelementenanschlüssen erstreckenden Leitungsbahnen, die insbesondere nach einem oder mehreren der vorhergehenden Ansprüche hergestellt ist, dadurch g e -k e n n z e i c h n e t , daß die Leitungsbahnen (10) zumindest teilweise aus durch Laser-Brennspuren (11) in Streifen und/oder Teilflächen unterteilten, zunächst vollflächig auf das Substrat aufgebrachten Schichten aus leitendem Material bestehen.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823245272 DE3245272A1 (de) | 1982-12-07 | 1982-12-07 | Verfahren zur herstellung miniaturisierter dick- und duennschichtschaltungen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823245272 DE3245272A1 (de) | 1982-12-07 | 1982-12-07 | Verfahren zur herstellung miniaturisierter dick- und duennschichtschaltungen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3245272A1 true DE3245272A1 (de) | 1984-06-07 |
Family
ID=6180023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823245272 Ceased DE3245272A1 (de) | 1982-12-07 | 1982-12-07 | Verfahren zur herstellung miniaturisierter dick- und duennschichtschaltungen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3245272A1 (de) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1990009730A1 (en) * | 1989-02-07 | 1990-08-23 | Autodisplay A/S | A process for manufacturing an electrode pattern on a substrate |
EP0466202A1 (de) * | 1988-09-29 | 1992-01-15 | Siemens Aktiengesellschaft | Verfahren zur Herstellung von Leiterplatten |
DE4131065A1 (de) * | 1991-08-27 | 1993-03-04 | Siemens Ag | Verfahren zur herstellung von leiterplatten |
FR2686475A1 (fr) * | 1992-01-21 | 1993-07-23 | Dale Electronics | Composant electrique forme par laser et procede de fabrication. |
DE19737808A1 (de) * | 1997-08-29 | 1999-03-18 | Nwl Laser Tech Gmbh | Verfahren zur Strukturierung und Herstellung von Leiterplatten |
EP1093328A2 (de) * | 1999-10-13 | 2001-04-18 | Rohm And Haas Company | Laserbilderzeugung von Dünnschichtmaterial für elektronische Schaltungen |
WO2003037049A1 (en) * | 2001-10-22 | 2003-05-01 | Invint Limited | Circuit formation by laser ablation of ink |
US6627091B1 (en) | 1998-07-13 | 2003-09-30 | Siemens Aktiengesellschaft | Method for producing printed circuit boards with rough conducting structures and at least one area with fine conducting structures |
EP1698215A1 (de) * | 2003-12-05 | 2006-09-06 | The Commonwealth Of Australia | Verfahren zur herstellung einer elektrischen komponente |
EP1732371A2 (de) * | 2005-06-06 | 2006-12-13 | Fujifilm Electronic Imaging Limited | Verfahren zur Bildung eines leitfähigen Musters auf einem Substrat |
WO2008125373A1 (de) * | 2007-04-13 | 2008-10-23 | Continental Automotive Gmbh | Verfahren zur herstellung einer leiterbahnstruktur auf einer metallischen bodenplatte |
WO2011137897A2 (de) | 2010-05-04 | 2011-11-10 | Lpkf Laser & Electronics Ag | Verfahren zum einbringen elektrischer isolierungen in leiterplatten |
CN113068310A (zh) * | 2021-03-19 | 2021-07-02 | 北京梦之墨科技有限公司 | 一种双面电路板及其制作方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1106803B (de) * | 1958-05-09 | 1961-05-18 | Cft Comp Fse Television | Farbfernsehuebertragungsverfahren |
DE1949850A1 (de) * | 1968-10-03 | 1970-04-23 | Nat Res Dev | Verfahren und Einrichtung zum Fromen von Werkstuecken |
US3924093A (en) * | 1973-05-09 | 1975-12-02 | Bell Telephone Labor Inc | Pattern delineation method and product so produced |
DE2812928A1 (de) * | 1978-03-23 | 1979-10-04 | Agfa Gevaert Ag | Vorrichtung zum abgleichen von in elektrischen mess-, regel- oder steuerkreisen angeordneten abgleichwiderstaenden |
DE3031220A1 (de) * | 1979-08-22 | 1981-03-26 | Office National d'Etudes et de Recherches Aérospatiales, O.N.E.R.A., Châtillon-sous-Bagneux, Hauts-de-Seine | Verfahren und einrichtung zum gravieren integrierter schaltungen |
DE3113855A1 (de) * | 1981-04-06 | 1982-10-21 | Fritz Wittig Herstellung gedruckter Schaltungen, 8000 München | Verfahren zur herstellung von leiterplatten |
-
1982
- 1982-12-07 DE DE19823245272 patent/DE3245272A1/de not_active Ceased
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1106803B (de) * | 1958-05-09 | 1961-05-18 | Cft Comp Fse Television | Farbfernsehuebertragungsverfahren |
DE1949850A1 (de) * | 1968-10-03 | 1970-04-23 | Nat Res Dev | Verfahren und Einrichtung zum Fromen von Werkstuecken |
US3924093A (en) * | 1973-05-09 | 1975-12-02 | Bell Telephone Labor Inc | Pattern delineation method and product so produced |
DE2812928A1 (de) * | 1978-03-23 | 1979-10-04 | Agfa Gevaert Ag | Vorrichtung zum abgleichen von in elektrischen mess-, regel- oder steuerkreisen angeordneten abgleichwiderstaenden |
DE3031220A1 (de) * | 1979-08-22 | 1981-03-26 | Office National d'Etudes et de Recherches Aérospatiales, O.N.E.R.A., Châtillon-sous-Bagneux, Hauts-de-Seine | Verfahren und einrichtung zum gravieren integrierter schaltungen |
DE3113855A1 (de) * | 1981-04-06 | 1982-10-21 | Fritz Wittig Herstellung gedruckter Schaltungen, 8000 München | Verfahren zur herstellung von leiterplatten |
Non-Patent Citations (1)
Title |
---|
US-Z.: IEEE Electron Device Letters, Vol. EDL-3, No. 6, Juni 1982, S. 164-166 * |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0466202A1 (de) * | 1988-09-29 | 1992-01-15 | Siemens Aktiengesellschaft | Verfahren zur Herstellung von Leiterplatten |
EP0469635A1 (de) * | 1988-09-29 | 1992-02-05 | Siemens Aktiengesellschaft | Verfahren zur Herstellung von Leiterplatten |
WO1990009730A1 (en) * | 1989-02-07 | 1990-08-23 | Autodisplay A/S | A process for manufacturing an electrode pattern on a substrate |
DE4131065A1 (de) * | 1991-08-27 | 1993-03-04 | Siemens Ag | Verfahren zur herstellung von leiterplatten |
FR2686475A1 (fr) * | 1992-01-21 | 1993-07-23 | Dale Electronics | Composant electrique forme par laser et procede de fabrication. |
DE19737808A1 (de) * | 1997-08-29 | 1999-03-18 | Nwl Laser Tech Gmbh | Verfahren zur Strukturierung und Herstellung von Leiterplatten |
US6627091B1 (en) | 1998-07-13 | 2003-09-30 | Siemens Aktiengesellschaft | Method for producing printed circuit boards with rough conducting structures and at least one area with fine conducting structures |
EP1093328A2 (de) * | 1999-10-13 | 2001-04-18 | Rohm And Haas Company | Laserbilderzeugung von Dünnschichtmaterial für elektronische Schaltungen |
EP1093328A3 (de) * | 1999-10-13 | 2003-08-13 | Rohm And Haas Company | Laserbilderzeugung von Dünnschichtmaterial für elektronische Schaltungen |
WO2003037049A1 (en) * | 2001-10-22 | 2003-05-01 | Invint Limited | Circuit formation by laser ablation of ink |
EP1698215A1 (de) * | 2003-12-05 | 2006-09-06 | The Commonwealth Of Australia | Verfahren zur herstellung einer elektrischen komponente |
EP1698215A4 (de) * | 2003-12-05 | 2009-06-24 | Commw Of Australia | Verfahren zur herstellung einer elektrischen komponente |
US8879274B2 (en) | 2003-12-05 | 2014-11-04 | The Commonwealth of Australia—Department of Defence | Method of manufacturing an electrical component |
EP1732371A2 (de) * | 2005-06-06 | 2006-12-13 | Fujifilm Electronic Imaging Limited | Verfahren zur Bildung eines leitfähigen Musters auf einem Substrat |
EP1732371A3 (de) * | 2005-06-06 | 2008-04-23 | FFEI Limited | Verfahren zur Bildung eines leitfähigen Musters auf einem Substrat |
WO2008125373A1 (de) * | 2007-04-13 | 2008-10-23 | Continental Automotive Gmbh | Verfahren zur herstellung einer leiterbahnstruktur auf einer metallischen bodenplatte |
WO2011137897A2 (de) | 2010-05-04 | 2011-11-10 | Lpkf Laser & Electronics Ag | Verfahren zum einbringen elektrischer isolierungen in leiterplatten |
DE102010019407A1 (de) * | 2010-05-04 | 2011-11-10 | Lpkf Laser & Electronics Ag | Verfahren zum Einbringen elektrischer Isolierungen in Leiterplatten |
DE102010019407A9 (de) * | 2010-05-04 | 2013-04-11 | Lpkf Laser & Electronics Ag | Verfahren zum Einbringen elektrischer Isolierungen in Leiterplatten |
DE102010019407B4 (de) * | 2010-05-04 | 2013-06-27 | Lpkf Laser & Electronics Ag | Verfahren zum Einbringen elektrischer Isolierungen in Leiterplatten |
US9021691B2 (en) | 2010-05-04 | 2015-05-05 | Lpkf Laser & Electronics Ag | Method for introducing electrical insulations in printed circuit boards |
CN113068310A (zh) * | 2021-03-19 | 2021-07-02 | 北京梦之墨科技有限公司 | 一种双面电路板及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0035093B1 (de) | Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips | |
DE112006002516B4 (de) | Chip-Widertand und Befestigungsstruktur für einen Chip-Widerstand | |
DE2702844A1 (de) | Verfahren zur herstellung einer vielschichtigen gedruckten schaltung | |
DE3245272A1 (de) | Verfahren zur herstellung miniaturisierter dick- und duennschichtschaltungen | |
DE3020196A1 (de) | Mehrebenen-leiterplatte und verfahren zu deren herstellung | |
DE2721720A1 (de) | Praezisions-messwandler fuer positionsmessungen | |
DE4446509A1 (de) | Verfahren zur Herstellung von Leiterbahnen auf einem Vertiefungen aufweisenden Substrat | |
DE4020498A1 (de) | Verbessertes verfahren zur herstellung von leiterplatten nach dem drahtschreibeverfahren | |
DE3722576C2 (de) | ||
EP0167732B1 (de) | Verfahren zur Herstellung eines Basismaterials für eine Hybridschaltung | |
WO1998008190A1 (de) | Chipkarte mit einer induktionsspule und verfahren zu ihrer herstellung | |
EP3599636A1 (de) | Keramischer schaltungsträger und elektronikeinheit | |
DE69935963T2 (de) | Verfahren zur herstellung eines ptc-chip-varistors | |
WO2000004750A1 (de) | Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen | |
AT398876B (de) | Zwei- oder mehrlagige leiterplatte | |
DE2453578A1 (de) | Verfahren zum feststellen von vollstaendig durchgehenden bohrungen in einer auf einem halbleitersubstrat angebrachten isolierschicht | |
DE2107591A1 (de) | Verfahren zur Durchkontaktierung von beidseitig mit Leiterbahnen beschichteten Folien | |
DE3741200A1 (de) | Verfahren zur herstellung einer dickschicht-leiterplatte | |
DE3222938C2 (de) | Vielschicht-Keramikplatte mit mindestens einem darin gebildeten Kondensator | |
DE2629303C3 (de) | Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung | |
DE2808833C2 (de) | Gedruckte Schaltung, insbesondere Folienverdrahtung | |
DE4129835A1 (de) | Leistungselektroniksubstrat und verfahren zu dessen herstellung | |
DE3040460C2 (de) | Elektronische Schaltung und Verfahren zu ihrer Herstellung | |
DE10224768A1 (de) | Verfahren zum Einstellen von Oszillatorfrequenzen | |
DE19809031A1 (de) | Induktiver Umdrehungssensor für Flügelrad-Durchflussmesser, Verwendung einer mehrschichtigen Leiterplatte in einem induktiven Umdrehungssensor und Verfahren zur Herstellung eines induktiven Umdrehungssensors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: ROEDERSTEIN SPEZIALFABRIKEN FUER BAUELEMENTE DER E |
|
8131 | Rejection |