DE3741200A1 - Verfahren zur herstellung einer dickschicht-leiterplatte - Google Patents

Verfahren zur herstellung einer dickschicht-leiterplatte

Info

Publication number
DE3741200A1
DE3741200A1 DE19873741200 DE3741200A DE3741200A1 DE 3741200 A1 DE3741200 A1 DE 3741200A1 DE 19873741200 DE19873741200 DE 19873741200 DE 3741200 A DE3741200 A DE 3741200A DE 3741200 A1 DE3741200 A1 DE 3741200A1
Authority
DE
Germany
Prior art keywords
layer
conductive layer
resistance
conductive
resistance layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19873741200
Other languages
English (en)
Inventor
Shiro Ezaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3741200A1 publication Critical patent/DE3741200A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/705Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thick-film circuits or parts thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/035Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4685Manufacturing of cross-over conductors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making
    • Y10T29/49099Coating resistive material on a base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Description

Die Erfindung betrifft ein Verfahren gemäß Oberbegriff des Patentanspruchs 1.
Es wurden bereits Dickschicht-Leiterplatten zur Herstel­ lung von Hybridschaltungen verwendet. Bei einer integrier­ ten Hybridschaltung weist die Dickschicht-Leiterplatte Schichtwiderstände und Schichtleiter auf, die auf die Leiterplatte aufgedruckt sind, beispielsweise im Siebdruck­ verfahren. Der Schichtwiderstand wird aus einem Wider­ standsmaterial gebildet, das auf das Leiterplattenmaterial aufgedruckt wird. Die Verdrahtung erfolgt ebenfalls durch Aufdrucken von Leitungen. Andere Elemente wie Kondensato­ ren, Transistoren etc. werden auf der Platte montiert und an die Leiterbahnen angeschlossen.
Derartige Dickschicht-Leiterplatten sind allgemein verbrei­ tet, da sie in elektronischen Geräten Gewichtseinsparungen sowie Platzeinsparungen bedeuten.
In der beiliegenden Fig. 1 ist ein bekanntes Verfahren zum Herstellen derartiger Dickschicht-Leiterplatten darge­ stellt. Beispielsweise wird eine isolierende Grundplatte 10 aus Keramik wie Aluminiumoxid (Al2O3) mit einer Wider­ standsschicht 12 und mit einer leitenden Schicht 14 ver­ sehen. Die Widerstandsschicht 12 und die leitende Schicht 14 werden im Siebdruck als Widerstandspaste und als leiten­ de Paste aufgebracht. Die Widerstandspaste enthält bei­ spielsweise Rutheniumoxid (RuO2) in Pulverform sowie Glasstückchen. Die leitende Paste enthält beispielsweise Kupfer (Cu) oder Silber-Palladium (Ag/Pd), und zwar eben­ falls in Pulverform.
Zuerst wird die Widerstandspaste im Siebdruckverfahren auf die Grundplatte 10 aufgebracht, getrocknet und bei einer Temperatur von etwa 800 bis 900°C in Anwesenheit von Luft oder oxidierendem Gas zur Bildung eines Schichtwi­ derstandes ausgehärtet. Danach wird die leitende Paste ebenfalls im Siebdruckverfahren auf die Grundplatte 10 aufgebracht, getrocknet und in nicht-oxidierender Atmosphä­ re, beispielsweise in Anwesenheit von Stickstoffgas, bei einer Temperatur von etwa 500 bis 700°C ausgehärtet, so daß sich eine ausgehärtete leitfähige Schicht 14 bildet.
Ein bestimmtes Paar leitfähiger Schichten 14 wird mit zu verbindenden Widerstandsschichten 12 so angeordnet, daß sich ihre jeweiligen Enden überlappen. Der Widerstand der Widerstandsschicht 12 wird dann dadurch eingestellt, daß man diese mit einem YAG-Laserstrahl oder mit einem Sandstrahl auf eine bestimmte Dimension beschneidet.
Eine Isolierschicht aus Siliciumharz wird ebenfalls im Siebdruckverfahren auf die Widerstandsschicht 12 und die leitende Schicht 14 aufgebracht und dann bei einer Temperatur von etwa 100° bis 120° ausgehärtet, so daß eine gegen Lot widerstandsfähige Schicht 16 entsteht. Diese Schicht 16 überdeckt die Leiterplatte bis auf die­ jenigen Bereiche, in denen ein Bauteil 18 angeschlossen werden soll. Das Bauteil 18 wird mit der leitfähigen Schicht 14 durch Lot 20 verbunden.
Die Dickschicht-Leiterplatte kann mit nicht dargestellten Schlußklemmen zum Anschließen an andere Schaltkreise versehen sein. Außerdem können die darauf montierten Bauteile 18 mit einer weiteren, nicht dargestellten Isolier­ schicht überzogen werden, die aus einem Schutzharz besteht, welche die gesamte Oberfläche der Leiterplatte einschließ­ lich der Bauteile 18 überdeckt.
Das bekannte Verfahren hat jedoch einen Nachteil, der im folgenden näher erläutert wird: Die leitfähige Schicht 14 wird auf der Grundplatte 10 erst nach der Bildung der Widerstandsschicht 12 gebildet. Das Bedrucken mit diesen Schichten erfolgt unter Verwendung von Siebdruck­ platten. Auf der Siebdruckplatte für das Aufdrucken der leitfähigen Schicht 14 ist der Abstand zwischen einem bestimmten Paar von leitenden Schichten 14, die mit der Widerstandsschicht 12 verbunden werden sollen, geringer als die Länge der Widerstandsschicht 12. Somit werden die Enden der leitfähigen Schichten 14 mit den Enden der Widerstandsschicht 12 verbunden.
Wenn nun eine Scherbewegung oder eine Verlagerung zwischen der Grundplatte und der Siebdruckplatte während des Auf­ druckens von entweder der Widerstandsschicht 12 oder der leitfähigen Schicht 14 erfolgt, dann können sich die beiden Schichten entweder zuviel oder gar nicht über­ lappen. Insbesondere die fehlende Überlappung ist nicht ohne weiteres feststellbar, da sich die Länge der leiten­ den Schicht oder der Widerstandsschicht nicht verringert.
Aus diesem Grunde besteht beim Stand der Technik häufig eine schlechte Kopplung zwischen Widerstandsschicht 12 und leitender Schicht 14.
Es ist Aufgabe der Erfindung, ein Verfahren zur Herstel­ lung einer Dickschicht-Leiterplatte zu schaffen, bei dem eine Widerstandsschicht und eine leitende Schicht auf verhältnismäßig einfache Weise besser als beim Stand der Technik miteinander verbunden werden können.
Zur Lösung dieser Aufgabe dienen die kennzeichnenden Merkmale des Patentanspruchs 1 in Verbindung mit dessen Oberbegriff.
Vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Die Erfindung wird im folgenden anhand von Figuren näher erläutert: es zeigen:
Fig. 1 einen Schnitt durch eine Dickschicht-Leiterplat­ te, die auf bekannte Weise hergestellt ist:
Fig. 2A, 2B und 2C verschiedene Schritte des erfin­ dungsgemäßen Verfahrens zur Herstellung einer Dickschicht-Leiterplatte;
Fig. 2d einen Schnitt durch eine integrierte Hybridschal­ tungs-Leiterplatte, die mit einer Dickschicht- Leiterplatte gemäß den Fig. 2A, 2B und 2C hergestellt ist und die elektronische Bauelemente trägt;
Fig. 3 eine Draufsicht auf eine Widerstandsschicht und eine mit dieser gemäß Fig. 2A zu verbinden­ den leitenden Schicht;
Fig. 4 eine Draufsicht auf die Widerstandsschicht und die leitende Schicht, die durch die Kopplungs­ schichten gemäß Fig. 2B miteinander verbunden sind; und
Fig. 5 einen Schnitt durch eine Dickschicht-Leiterplat­ te, die nach einem anderen erfindungsgemäßen Verfahren hergestellt ist und bei der ein elek­ tronisches Bauelement zur Bildung einer integrier­ ten Hybridschaltung aufgebracht ist.
Fig. 2A zeigt eine isolierende Grundplatte 10 aus Keramik, beispielsweise Aluminiumoxid (Al2O3), eine Widerstands­ paste, die beispielsweise Rutheniumoxid (RuO2) in Pulver­ form und Glasstückchen enthält, und eine leitende Paste, die beispielsweise Kupfer (Cu) in Pulverform aufweist.
Zuerst wird die Widerstandspaste im Siebdruckverfahren auf die Grundplatte 10 aufgedruckt, getrocknet und bei einer Temperatur von etwa 800 bis 900°C in einer Luft oder ein oxidierendes Gas enthaltenden Atmosphäre ausge­ härtet. Auf diese Weise wird eine Widerstandsschicht 12, d.h. ein Schichtwiderstand, gebildet. Danach wird die leitende Paste auf die Grundplatte 10 im Siebdruckver­ fahren aufgedruckt, getrocknet und bei einer Temperatur von etwa 500 bis 700°C in einer Atmosphäre eines inaktiven oder auflösenden Gases wie Stickstoff ausgehärtet. Zuerst wird die leitende Schicht 14, d.h. die "Verdrahtung" gebildet, und zwar im Siebdruckverfahren unter Zuhilfe­ nahme von nicht dargestellten Siebdruckplatten.
Die Widerstandsschicht 12 wird als Rechteck mit einer Länge L und einer vorgegebenen Breite gemäß Fig. 3 gebil­ det. Zunächst hat die leitende Schicht 14 eine beliebige Breite. Ein vorgegebenes Paar von ersten leitfähigen Schichten 14 a und 14 b, die mit der Widerstandsschicht 12 zu verbinden sind, wird mit Stegen 22 a und 22 b in der Nähe der Widerstandsschicht 12 versehen, wie dies in Fig. 3 dargestellt ist. Die Breite der Stege 22 a und 22 b ist auf eine vorgegebene Größe vereinheitlicht, die gleich oder größer als die Breite der Widerstands­ schicht 12 ist, und zwar dann, wenn die Breite der vorgege­ benen ersten leitenden Schichten 14 a und 14 b sich von der Breite der Widerstandsschicht 12 unterscheidet. Die Länge beider Stege 22 a und 22 b ist ebenfalls vorgegeben, beispielsweise etwa 0,5 mm.
Auf der Siebdruckplatte zum Drucken der ersten leitfähigen Schicht 14 ist der Abstand zwischen den Stegen 22 a und 22 b um eine vorgegebene Größe breiter als die Länge L der Widerstandsschicht 12, beispielsweise um 0,4 mm. Als Folge davon sind die Stege 22 a und 22 b der ersten leitenden Schichten 14 a und 14 b von der Widerstandsschicht 12 durch Spalte 24 a und 24 b getrennt.
Die leitende Paste wird gemäß Fig. 2B im Bereich der Spalte 24 a und 24 b im Siebdruckverfahren auf die Grund­ platte 10 aufgebracht. Die leitende Paste wird getrocknet und bei einer Temperatur von etwa 500 bis 700°C in An­ wesenheit eines inaktiven oder auflösenden Gases wie Stickstoff ausgehärtet. Auf diese Weise werden zweite leitende Schichten 26 a und 26 b gebildet, und zwar wiederum im Siebdruckverfahren, ohne daß die Siebdruckplatte darge­ stellt wäre.
Die zweiten leitenden Schichten 26 a und 26 b verbinden die Widerstandsschicht 12 mit den ersten leitenden Schich­ ten 14 a und 14 b, und zwar über die Stege 22 a und 22 b, wie dies in den Fig. 2B und 4 erkennbar ist.
Der Widerstand der Widerstandsschicht 12 wird dann durch Beschneiden mit einem YAG-Laserstrahl oder durch Sandstrah­ len eingestellt.
Eine Isolierschicht aus Siliciumharz wird dann wiederum im Siebdruckverfahren aufgedruckt und bei einer Temperatur von etwa 100 bis 120°C ausgehärtet. Dadurch entsteht eine gegen Lot widerstandsfähige Schicht 16, vgl. Fig. 2C. Die lotbeständige Schicht 16 überdeckt die Dickschicht- Leiterplatte bis auf diejenigen Bereiche, die mit elektro­ nischen Bauteilen 18 oder Schaltungselementen zu bestücken sind. Die Bauteile 18 werden mit der leitenden Schicht verlötet, wobei man Lot 20 einsetzt. Dies ergibt eine integrierte Hybridschaltung gemäß Fig. 2D.
Gemäß Erfindung sind die Stege 22 a und 22 b der ersten leitenden Schichten 14 a und 14 b von der Widerstandsschicht 12 getrennt, an die sie angeschlossen werden sollen. Dies bedeutet, daß die Stege 22 a und 22 b die Widerstands­ schicht 12 also nicht überlappen. Das ist deswegen so, weil der Spalt zwischen den Stegen 22 a und 22 b größer als die Länge L der Widerstandsschicht 12 ist, und zwar um einen Betrag von beispielsweise etwa 0,4 mm.
Als Folge davon, wird ein Verschieben der Siebplattenstruk­ turen hinsichtlich der Widerstandsschicht 12 und der ersten Leitschicht 14 leicht nach dem Aufdrucken der leitenden Paste, die die erste leitende Schicht 14 bildet, festgestellt.
Wenn die Verschiebung so auftritt, daß die erste leitende Schicht 14 verlagert wird, beispielsweise in Fig. 3 nach rechts, dann ist die Breite b a des Spaltes 24 a gerin­ ger als die Breite b b des Spaltes 24 b. Beispielsweise sind die Breiten b a 0,1 mm und b b = 0,3 mm, wenn die erste leitende Schicht 14 0,1 mm nach rechts versetzt wird. Die Differenz zwischen 0,1 mm und 0,3 mm fällt dabei deutlich auf, so daß eine Verlagerung leicht fest­ stellbar ist.
Das Erkennen der Verlagerung ist noch leichter, wenn sich die Farbe der Grundplatte 10 von der Farbe der Wider­ standsschicht 12 und der ersten leitenden Schicht 14 unterscheidet. Beispielsweise können die Grundplatte 10 und die Widerstandsschicht 12 weiß und schwarz oder in irgendeiner anderen Kontrastfarbenkombination gehalten werden. Die erste leitende Schicht 14 hat normalerweise die Farbe von Kupfer.
Eine weitere Verschiebung kann zwischen der zweiten lei­ tenden Schicht 26 und der Widerstandsschicht 12 oder der ersten leitenden Schicht 14 erfolgen. Aber auch diese Verschiebung ist leicht erkennbar.
Wenn die Verschiebung so erfolgt, daß die zweite leiten­ de Schicht 26 in Fig. 4 beispielsweise nach rechts ver­ setzt wird, dann wir die Breite b c des unbedeckten Stegs 22 a größer als die unbedeckte Breite b d des Stegs 22 b. Wenn beispielsweise die Breite der Stege 24 a, 24 b 0,5 mm beträgt, die Spalte 24 a, 24 b 0,2 mm breit sind und die Breite der zweiten leitenden Schichten 26 a, 26 b 0,8 mm ausmacht, dann bewirkt eine Verschiebung der zweiten leitenden Schicht 26 um 0,1 mm gegenüber der Normposition, daß die unbedeckten Stegbreiten b c und b d 0,3 mm bzw. 0,1 mm breit werden. Der Unterschied zwischen 0,3 mm und 0,1 mm fällt aber deutlich ins Auge. Daher läßt sich ein Verschieben der leitenden Schicht 26 leicht nachweisen.
Die ersten und zweiten leitenden Schichten 14 und 26 werden aus der gleichen leitenden Paste hergestellt. Daher haben beide die gleiche Farbe, nämlich beispielsweise die Farbe von Kupfer. Die Länge der zweiten leitfähigen Schichten 26 a, 26 b ist jedoch größer als die Breite der Stege 22 a und 22 b, so daß man die freigebliebenen Stegbe­ reiche leicht erkennt. Also erkennt man auch ohne Schwierig­ keiten jedwede Verlagerung der zweiten leitfähigen Schich­ ten gegenüber den Stegen 22 a, 22 b der ersten leitfähigen Schichten 14 a, 14 b.
Fig. 5 zeigt ein zweites Ausführungsbeispiel:
Zuerst wird eine Widerstandsschicht 12, d.h. ein Schicht­ widerstand gebildet.
Danach wird die erste leitfähige Schicht 14, d.h. die elektrischen Leiter gebildet. Bestimmte erste leitende Schichten 14, die an die Widerstandsschicht 12 anzuschlie­ ßen sind, werden wiederum gemäß Fig. 3 mit Stegen oder Stegbereichen 22 a, 22 b versehen. Der Abstand zwischen den Stegen 22 a, 22 b wird um etwa 0,4 mm größer als die Länge der Widerstandsschicht 12 gemacht.
Danach wird isolierende Glaspaste im Siebdruckverfahren auf die Grundplatte 10 aufgebracht, um die bestimmte leitende Schicht 14 c zu überdecken. Die isolierende Glas­ platte wird getrocknet und bei einer Temperatur von etwa 500 bis 700°C in einer Atmosphäre von inaktivem oder auflösendem Gas, beispielsweise Stickstoff, ausgehär­ tet. Auf diese Weise entsteht eine Isolierschicht 28. Hierauf wird leitfähige Paste wiederum im Siebdruckver­ fahren auf die Grundplatte 10 an Stellen aufgebracht, die den Spalten 24 a, 24 b und der Isolierschicht 28 entspre­ chen. Die leitende Paste wird getrocknet und bei einer Temperatur von etwa 500 bis 700°C ausgehärtet, und zwar wiederum in einer Atmosphäre von inaktivem oder auflösen­ dem Gas wie Stickstoff. Auf diese Weise entstehen die zweiten leitenden Schichten 26 a, 26 b und 26 c.
Die zweiten leitenden Schichten 26 a und 26 b schließen die Widerstandsschicht 12 an die Stege 22 a und 22 b bestimm­ ter erster leitender Schichten 14 a und 14 b an, wie dies in Fig. 4 dargestellt ist. Die zweite leitende Schicht 26 c schließt an die erste leitende Schicht 14 an, die von der bestimmten ersten leitenden Schicht 14 c getrennt ist. Die zweite leitende Schicht 26 c ist von der bestimm­ ten ersten leitenden Schicht 14 c durch die Isolierschicht 28 isoliert. Auf diese Weise wirkt die zweite Schicht 26 c als Überbrückungsleiter hinsichtlich der ersten leiten­ den Schicht 14 c.
Der Widerstand der Widerstandsschicht 12 wird dann durch Beschneiden dieser Schicht mit einem YAG-Laserstrahl oder durch Sandstrahlen eingestellt.
Eine Isolierschicht aus Siliciumharz wird im Siebdruck­ verfahren aufgebracht und bei einer Temperatur von etwa 100 bis 120°C ausgehärtet. Dies ergibt eine lotwiderstands­ fähige Schicht 16. Sie überdeckt die Dickschicht-Leiter­ platte bis auf diejenigen Bereiche, in denen elektronische Bauelemente 18 anzuschließen sind. Die Bauelemente 18 werden an bestimmte leitende Schichten 14 durch Lot 20 angelötet. Somit entsteht eine integrierte Hybridschal­ tung.
Bei der Dickschicht-Leiterplatte nach Fig. 1, die auf bekannte Weise hergestellt ist, ist die Widerstandsschicht 12 unmittelbar an die leitende Schicht 14 angeschlossen. Gemäß der Erfindung ist hingegen die Widerstandsschicht 12 über eine zweite leitende Schicht 26 mit der ersten leitenden Schicht 14 verbunden. Dies erfordert zwar einen weiteren Herstellungsschritt, Dickschicht-Leiterplatten erfordern jedoch ohnehin häufig Überbrückungsleitungen.
Bei der zweiten Ausführungsform nach Fig. 5 sind die zweiten leitenden Schichten 26 a, 26 b zum Anschließen an die Widerstandsschicht 12 gleichzeitig mit der Über­ brückungsverdrahtung der zweiten leitenden Schicht 26 c hergestellt. Insofern ist das erfindungsgemäße Verfahren also nicht aufwendiger als das bekannte Verfahren.
Bei den zuvor beschriebenen Ausführungsbeispielen ist der Abstand zwischen den ersten leitenden Schichten 14 a und 14 b um beispielsweise 0,4 mm größer als die Länge L der Widerstandsschicht 12. Dieser Abstand kann jedoch gleich groß wie die Länge L der Widerstandsschicht 12 gemacht werden. Wenn dann ein Versatz der ersten leitenden Schicht 14 gegenüber der Widerstandsschicht 12 auftritt dann bildet sich ein Spalt zwischen der Widerstandsschicht 12 und einem der Stege 22 a oder 22 b. Der jeweils andere Steg 22 b bzw. 22 a überlappt dann die Widerstandsschicht 12. Auch auf diese Weise läßt sich ein Versatz oder Ver­ schieben der Schichten leicht feststellen.

Claims (10)

1. Verfahren zur Herstellung einer Dickschicht-Leiterplat­ te, bei dem eine Widerstandsschicht (12) in vorgege­ bener Struktur auf einer isolierenden Grundplatte (12) in vorgegebener Struktur auf einer isolierenden Grundplatte (10) aufgebracht und eine erste leitende Schicht (14) auf der isolierenden Grundplatte (10) gebildet wird, dadurch gekennzeichnet, daß die leitende Schicht (14) neben der Widerstandsschicht (12) mit einem Spalt (24 a, 24 b) von vorgegebener Größe gebildet wird, und daß eine zweite leitende Schicht (26) im Bereich des Spalts (24 a, 24 b) aufgebracht wird und dabei einen Teil der Widerstandsschicht (12) und der ersten leitenden Schicht (14) überlappt und eine elektrische Verbindung zwischen der Widerstandsschicht (12) und der ersten leitenden Schicht (14) herstellt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei der Herstellung der ersten leitenden Schicht (14 a, 14 b) ein getrennter Teil (14 c) gebildet wird, der einen Abstand zu dem übrigen Teil der ersten leitenden Schicht (14 a, 14 b) aufweist, und daß eine Isolierschicht (28) in dem Raum zwischen dem getrennten Teil (14 c) und dem übrigen Teil der ersten leitenden Schicht (14 a, 14 b) aufgebracht wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß auf der Isolierschicht (28) eine überbrückende Leitschicht (26 c) ausgebildet wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Widerstandsschicht (12) durch Aufbringen einer Widerstandspaste auf die isolierende Grundplatte (10), durch Trocknen der Paste und durch Erhitzen der Grundplatte (10) auf eine Temperatur zwischen etwa 800 und 900°C gebildet wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Widerstandspaste aus Rutheniumoxidpulver und Glasmasse gebildet wird.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Widerstandsschicht (12), die erste leitende Schicht (14) und die zweite leitende Schicht (26) jeweils im Siebdruckverfahren aufgebracht werden.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Widerstandsschicht (12) auf einen Widerstands­ wert beschnitten wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß das Beschneiden der Widerstandsschicht (12) durch einen YAG-Laserstrahl erfolgt.
9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß das Beschneiden der Widerstandsschicht (12) durch Sandstrahlen erfolgt.
10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste leitende Schicht (14) mit integrierten Schaltkreis-Bauteilen (18) bestückt wird.
DE19873741200 1986-12-03 1987-12-02 Verfahren zur herstellung einer dickschicht-leiterplatte Ceased DE3741200A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61288102A JPS63141388A (ja) 1986-12-03 1986-12-03 厚膜回路基板の製造方法

Publications (1)

Publication Number Publication Date
DE3741200A1 true DE3741200A1 (de) 1988-06-09

Family

ID=17725819

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873741200 Ceased DE3741200A1 (de) 1986-12-03 1987-12-02 Verfahren zur herstellung einer dickschicht-leiterplatte

Country Status (5)

Country Link
US (1) US4991284A (de)
JP (1) JPS63141388A (de)
KR (1) KR920003399B1 (de)
DE (1) DE3741200A1 (de)
FR (1) FR2609231B1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2632120A1 (fr) * 1988-05-24 1989-12-01 Labo Electronique Physique Dispositif supraconducteur serigraphie
EP0364095A2 (de) * 1988-10-11 1990-04-18 DELCO ELECTRONICS CORPORATION (a Delaware corp.) Post-Beendungsverfahren für Dickschichtwiderstände von Leiterplatten
AT505033B1 (de) * 2007-02-06 2008-10-15 Viktor Maier Verfahren und vorrichtung für herstellung, aufbau und betrieb von dickschichtsensoren, dickschichtleitern und dickschicht - sensorketten
US8505379B2 (en) 2007-01-15 2013-08-13 Viktor Maier Method for producing a sensor system, and sensor system

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050211803A1 (en) * 2001-08-03 2005-09-29 Oathout James M Apparatus for increasing the isotropy in nonwoven fabrics
US20040245210A1 (en) * 2003-06-09 2004-12-09 Peter Kukanskis Method for the manufacture of printed circuit boards with embedded resistors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3241227C1 (de) * 1982-11-09 1984-03-22 F & O Electronic Systems GmbH & Co, 6901 Neckarsteinach Thermodruckplatine für eine Thermodruckvorrichtung in Vielschicht-Dickfilmtechnik
DE3621667A1 (de) * 1985-06-29 1987-01-08 Toshiba Kawasaki Kk Mit einer mehrzahl von dickfilmen beschichtetes substrat, verfahren zu seiner herstellung und dieses enthaltende vorrichtung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3770496A (en) * 1971-06-25 1973-11-06 Du Pont Elimination of dielectric degradation in printed bold/dielectric/palladium-silver structures
US4735676A (en) * 1986-01-14 1988-04-05 Asahi Chemical Research Laboratory Co., Ltd. Method for forming electric circuits on a base board
US4724040A (en) * 1986-01-14 1988-02-09 Asahi Chemical Research Laboratory Co., Ltd. Method for producing electric circuits on a base boad

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3241227C1 (de) * 1982-11-09 1984-03-22 F & O Electronic Systems GmbH & Co, 6901 Neckarsteinach Thermodruckplatine für eine Thermodruckvorrichtung in Vielschicht-Dickfilmtechnik
DE3621667A1 (de) * 1985-06-29 1987-01-08 Toshiba Kawasaki Kk Mit einer mehrzahl von dickfilmen beschichtetes substrat, verfahren zu seiner herstellung und dieses enthaltende vorrichtung

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2632120A1 (fr) * 1988-05-24 1989-12-01 Labo Electronique Physique Dispositif supraconducteur serigraphie
EP0364095A2 (de) * 1988-10-11 1990-04-18 DELCO ELECTRONICS CORPORATION (a Delaware corp.) Post-Beendungsverfahren für Dickschichtwiderstände von Leiterplatten
EP0364095A3 (de) * 1988-10-11 1990-11-07 DELCO ELECTRONICS CORPORATION (a Delaware corp.) Post-Beendungsverfahren für Dickschichtwiderstände von Leiterplatten
US5164698A (en) * 1988-10-11 1992-11-17 Delco Electronics Corporation Post-termination apparatus and process for thick film resistors of printed circuit boards
US8505379B2 (en) 2007-01-15 2013-08-13 Viktor Maier Method for producing a sensor system, and sensor system
AT505033B1 (de) * 2007-02-06 2008-10-15 Viktor Maier Verfahren und vorrichtung für herstellung, aufbau und betrieb von dickschichtsensoren, dickschichtleitern und dickschicht - sensorketten

Also Published As

Publication number Publication date
KR920003399B1 (ko) 1992-04-30
KR880008720A (ko) 1988-08-31
FR2609231B1 (fr) 1992-01-24
US4991284A (en) 1991-02-12
FR2609231A1 (fr) 1988-07-01
JPS63141388A (ja) 1988-06-13

Similar Documents

Publication Publication Date Title
DE4118466C2 (de) Temperatursensor
DE2736055C3 (de) Mehrschichtige gedruckte Schaltung und Verfahren zum Herstellen der mehrschichtigen gedruckten Schaltung
DE1614872C3 (de) Halbleiteranordnung
DE4135007C2 (de) SMD-Bauelemente mit Maßnahmen gegen Lötbrückenbildung und Temperaturwechselbeanspruchung
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE2937886C2 (de)
DE1916789C3 (de) Verfahren zum Herstellen einer integrierten Mehrschichtschaltung
DE3013667A1 (de) Leiterplatte und verfahren zu deren herstellung
DE112013001486T5 (de) Chipwiderstand zur einbettung in eine leiterplatte und verfahren zu dessen herstellung
DE3722576C2 (de)
DE3741200A1 (de) Verfahren zur herstellung einer dickschicht-leiterplatte
DE3245272A1 (de) Verfahren zur herstellung miniaturisierter dick- und duennschichtschaltungen
DE69935963T2 (de) Verfahren zur herstellung eines ptc-chip-varistors
DE3605425A1 (de) Duennschichtschaltung und ein verfahren zu ihrer herstellung
EP0540820A1 (de) Verfahren zur Herstellung eines strukturierten Dünnfilm-Widerstandsschichtsystems sowie Schaltungsanordnung mit einem insbesondere nach diesem Verfahren hergestellten Dünnfilm Widerstandsschichtsystem
DE2840278A1 (de) Einstellbare daempfungsvorrichtung
DE2146328A1 (de) Leiterplatte
DE4437963C2 (de) Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung
DE19625386A1 (de) Verfahren zur Herstellung einer Leiterplatte
DE19609118A1 (de) Dickschichtpaste und ein dieses verwendendes keramisches Schaltungssubstrat
DE1791233B1 (de) Verfahren zur Herstellung eines Funktionsblocks,insbesondere fuer datenverarbeitende Anlagen
DE3622223A1 (de) Verfahren zum herstellen eines elektronischen netzwerkbausteins
DE60005354T2 (de) Leiterplattenherstellung
DE19512272C2 (de) Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren
DE19521737A1 (de) Verfahren zur Herstellung eines in einen gesinterten Körper integrierten Widerstands und Verfahren zur Herstellung einer Mehrschichtkeramik

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection