FR2609231A1 - Procede pour fabriquer une plaque de circuits imprimes a couche epaisse - Google Patents
Procede pour fabriquer une plaque de circuits imprimes a couche epaisse Download PDFInfo
- Publication number
- FR2609231A1 FR2609231A1 FR8716803A FR8716803A FR2609231A1 FR 2609231 A1 FR2609231 A1 FR 2609231A1 FR 8716803 A FR8716803 A FR 8716803A FR 8716803 A FR8716803 A FR 8716803A FR 2609231 A1 FR2609231 A1 FR 2609231A1
- Authority
- FR
- France
- Prior art keywords
- layer
- forming
- ohmic
- conductive layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
- H01L21/705—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thick-film circuits or parts thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4685—Manufacturing of cross-over conductors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49099—Coating resistive material on a base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
PROCEDE POUR FABRIQUER UNE PLAQUE DE CIRCUITS IMPRIMES A COUCHE EPAISSE. LE PROCEDE CONSISTE A FORMER UNE COUCHE RESISTIVE OU OHMIQUE 12 SUIVANT UN TRACE PREDETERMINE SUR UNE PLAQUE DE BASE ISOLANTE 10, A FORMER UNE PREMIERE COUCHE CONDUCTRICE 14 SUR LA PLAQUE DE BASE ISOLANTE 10, PRES DE LA COUCHE OHMIQUE 12, EN MENAGEANT UN INTERVALLE DE LARGEUR PREDETERMINEE ENTRE ELLES ET A FORMER UNE SECONDE COUCHE CONDUCTRICE 26 DANS L'INTERVALLE ET DE MANIERE A CHEVAUCHER SUR UNE PARTIE DE LA COUCHE OHMIQUE 12 ET DE LA PREMIERE COUCHE CONDUCTRICE 14 AFIN D'ETABLIR UNE LIAISON ELECTRIQUE ENTRE LA COUCHE OHMIQUE 12 ET LA PREMIERE COUCHE CONDUCTRICE 14.
Description
La présente invention se rapporte à un procédé
pour fabriquer une plaque ou une platine de circuits impri-
més à couche épaisse.
Récemment, on a utilisé des platines ou des plaques de circuits imprimés à couche épaisse pour produire des circuits intégrés hybrides appelés à être utilisés dans certains appareillages électroniques. Dans un tel circuit intégré hybride, la platine de circuits imprimés à couche épaisse --comporte des- résistances et des fils de connexion qui présentent la forme de minces pellicules produites à la surface d'une plaque de base isolante par un procédé
d'impression tel que la sérigraphie, par exemple. Les ré-
sistances sont constituées par une pellicule de matière présentant une certaine résistance électrique imprimée sur la plaque de base. D'autre part, les fils de connexion sont
constitués par une matière conductrice imprimée sur la pla-
que de base. On monte les composants électroniques prévus, tels que les condensateurs, les transistors, etc.. sur la
plaque et on les relie à la pellicule conductrice consti-
tuant les fils de câblage qui assurent leur interconnexion.
Cette plaque de circuits imprimés à couche épais-
se a eu beaucoup de succès car elle permet d'alléger le
poids et de réduire les dimensions des appareillages élec-
troniques. En se référant maintenant à la figure 1 du dessin annexé, on va décrire d'abord un procédé classique pour fabriquer une telle plaque ou platine de circuits imprimés
à couche épaisse. Ce procédé conventionnel consiste à pré-
parer une plaque de base isolante 10 en une céramique, telle que l'alumine (A1203), et à produire une couche résistive ou ohmique 12 et une couche conductrice 14 sur la plaque de base 10. On forme les couches ohmique 12 et conductrice 14 sur la plaque de base 10 par un procédé de sérigraphie en utilisant respectivement une pâte présentant une certaine
résistance électrique et une pâte conductrice. La pâte ohmi-
que peut contenir, par exemple, de l'oxyde de ruthénium (Ru02) en poudre et une fritte de verre. La pâte conductrice pourrait contenir, par exemple, de la poudre de cuivre (Cu) ou de
la poudre d'argent et de palladium (Ag/Pd).
On commence par imprimer par sérigraphie la pâte ohmique sur la plaque de base 10, on la sèche et on la fixe à une température d'environ 800-900 C dans l'air
ou dans une atmosphère d'oxyde gazeux pour former la pel-
licule ohmique 12. Ensuite, on applique par sérigraphie la pâte conductrice sur la plaque de base 10, on la sèche et on la fixe dans une atmosphère non-oxydante, par exemple, dans l'azote, à une température d'environ 500-700 C afin
de former ainsi une série de couches conductrices 14.
On dispose deux couches conductrices données 14 devant être reliées à des couches ohmiques 12 de façon que leurs extrémités chevauchent les extrémités des couches ohmiques 12. On ajuste ensuite la résistance de la couche ohmique 12 par abrasion au moyen d'un rayon laser ou par sablage. On imprime ensuite par sérigraphie une pellicule isolante en résine de silicone sur la couche ohmique 12 et sur la couche conductrice 14, puis on les durcit à une
température d'environ 100-120 C de façon à former une pelli-
cule protectrice 16. Cette pellicule 16 couvre toute la plaque de circuits imprimés sauf les parties appelées à
être connectées au composant 18. Le composant 18 est con-
necté aux couches conductrices voulues par des soudures 20. Ce panneau de circuits imprimés à couche épaisse
pourrait être pourvu de broches (non représentées) permet-
tant de le raccorder à d'autres circuits. De plus, le pan-
neau de circuits imprimés à couche épaisse et le composant électronique 18 monté sur celui-ci pourraient être couverts d'une autre pellicule isolante (non représentée) à base
de résine, destinée à protéger toute la surface de la pla-
que et du composant 18.
Toutefois, le procédé classique mentionné ci-
dessus pour produire une telle plaque de circuits imprimés à couche épaisse présente un inconvénient qui est décrit ci-après: La couche conductrice 14 est formée sur la pia-
que de base 10 après la formation de la couche ohmique 12.
Les opérations sérigraphiques pour produire ces couches sont exécutées avec des clichés d'impression. Or, sur le cliché servant à imprimer la couche 14 l'intervalle entre
les deux couches conductrices voulues devant être connec-
tées à la couche ohmique 12 est plus court que la longueur
de la couche ohmique 12. De ce fait, les extrémités res-
pectives des deux couches conductrices données 14 sont re-
liées aux extrémités de la couche ohmique 12.
Or, si un intervalle ou un déplacement se pro-
duit entre la plaque de base et le cliché sérigraphique
durant l'impression soit de la couche 12, soit de la cou-
che 14, la partie recouvrante joignant la couche conductri-
ce 14 à la couche ohmique 12 peut augmenter ou bien le de-
gré de recouvrement peut devenir insuffisant. Dans ie cas d'un cisaillement qui a pour conséquence un recouvrement
insuffisant, le défaut est difficile à déceler car la par-
tie de la couche 12 correspondant à l'intervalle entre les
couches conductrices peut se déplacer sous l'effet du ci-
saillement, mais sa longueur ne varie pas.
En conséquence, une plaque de circuits imprimés à couche épaisse fabriquée par le procédé traditionnel est
exposée à ce que la liaison soit inférieure entre la cou-
che ohmique 12 et la couche conductrice 14.
Le but de la présente invention est d'apporter un procédé pour fabriquer une plaque de circuits imprimés
à couche épaisse dans laquelle la couche ohmique et la cou-
che conductrice peuvent être reliées l'une à l'autre de
manière sûre par des moyens relativement simples.
Selon la présente invention, un procédé pour fabriquer une plaque de circuits imprimés à couche épaisse qui comprend une couche ohmique formée suivant un tracé
prédéterminé sur une plaque de base isolante; et une pre-
mière couche conductrice formée sur cette base isolante est caractérisé en ce que ladite couche conductrice est formée près de la couche ohmique en ménageant un interval- le ayant une largeur prédéterminée entre elles; et en ce qu'une seconde couche conductrice est formée dans ledit intervalle et recouvre une partie de la couche ohmique et la première couche conductrice afin d'établir un contact électrique entre la couche ohmique et la première couche conductrice.
D'autres caractéristiques et avantages de l'in-
vention ressortiront de la description qui va suivre, en
référence au dessin annexé, sur lequel: la figure 1 est une vue en coupe d'une plaque de circuits imprimés à couche épaisse fabriquée selon un procédé classique; les figures 2A, 2B et 2C sont des vues en coupe illustrant les étapes successives de la fabrication d'une plaque de circuits imprimés conformément à un premier mode de réalisation de la présente invention; la figure 2D est une vue en coupe illustrant un dispositif hybride réalisé avec une plaque de circuits
imprimés à couche épaisse tel celui représenté sur les figu-
res 2A, 2B et 2C et sur laquelle est monté un composant électrique; la figure 3 est une vue en plan montrant la couche ohmique et la couche conductrice qui doivent être reliées à la couche ohmique de la figure 2A; la figure 4 est une vue en plan montrant les couches ohmiques et conductrices reliées par les couches de laision de la figure 2B; et la figure 5 est une vue en coupe d'un autre mode de réalisation de l'invention sur lequel est monté un élément électrique et constituant un circuit intégré
hybride.
Sur la figure 2a, on prépare une plaque de base isolante 10, faite d'une céramique, telle que l'alumine (A1203), une pâte résistante contenant, par exemple, de
l'oxyde de ruthéniumn(Ru02) en poudre et une fritte de ver-
re, et une pâte conductrice contenant, par exemple, de la
poudre de cuivre (Cu).
On commence par appliquer sur la plaque de base , par sérigraphie, la pâte à résistance ou ohmique que l'on sèche et fixe à une température d'environ 800-900 C dans l'air ou dans une atmosphère d'oxyde gazeux, formant
ainsi une couche résistive ou ohmique 12. Ensuite, on appli-
que par sérigraphie la pâte conductrice, que l'on sèche et durcit à une température d'environ 500-700 C en opérant aussi dans une atmosphère gazeuse inactive ou réductrice, par exemple, dans l'azote. Ainsi est formée la première couche conductrice 14, constituant le câblage conducteur.
Les opérations de sérigraphie pour produire la couche ohmi-
que 12 et la première couche conductrice 14 sont exécutées
en utilisant des clichés sérigraphiques (non représentés).
On donne à la couche ohmique 12 une forme rec-
tangulaire ayant une longueur L et une largeur déterminée,
comme le montre la figure 3. La largeur de la première cou-
che conductrice 14 n'est pas critique. Une paire prédéter-
minée de premières couches conductrices 14a et 14b appe-
lées à être reliées à la couche ohmique 12 sont pourvues de portées 22a et 22b adjacentes à la couche ohmique 12, comme le montre la figure 3. La largeur des portées 22a
et 22b est calculée pour être égale ou supérieure à la lar-
geur de la couche ohmique 12 quand la largeur des premières
couches conductrices 14a et 14b est différente de la lar-
geur de la couche ohmique 12. La longueur des deux portées
22a et 22b est la même, par exemple, d'environ 0,5 mm.
Sur le cliché sérigraphique destiné à l'impres-
sion de la première couche conductrice 14, l'intervalle
entre les deux portées 22a et 22b est, dans une mesure pré-
déterminée, supérieur à la longueur L de la couche ohmique 12, par exemple, d'environ 0,4 mm. I1 en résulte que les portées 22a et 22b des premières couches conductrices 14a
et 14b sont séparées de la couche ohmique 12 par des inter-
valles 24a et 24b situés, respectivement, entre la couche
ohmique 12 et les portées 22a et 22b.
On applique à nouveau la pâte conductrice par
sérigraphie sur la plaque de base 10 aux positions corres-
pondant aux intervalles 24a et 24b, comme le montre la fi-
gure 2(B). On sèche cette pâte conductrice et on la durcit à une température d'environ 500-700 C, en opérant aussi dans une atmosphère inerte ou reéductrice, par exemple,
dans l'azote. Ainsi sont formées les secondes couches con-
ductrices 26a et 26b. L'opération sérigraphique pour pro-
duire les couches 26a et 26b est aussi exécutée avec un
cliché (non représenté).
Les secondes couches ohmiques 26a et 26b connec- tent la couche ohmique 12 aux premières couches conductrices 14a et 14b par les portées 22a et 22b, respectivement, comme
le montrent la figure 2(B) et la figure 4.
On ajuste ensuite la valeur ohmique de la couche résistive 12 au moyen d'un faisceau laser ou par un sablage
au jet.
Ensuite, une pellicule isolante, faite d'une résine de silicone est appliquée par sérigraphie et durcit à une température d'environ 100-120 C. Il se forme ainsi une pellicule de protection 16 que l'on voit sur la figure 2(C). Cette pellicule 16 couvre toute la plaque de circuits
imprimés, -à l'exception des parties appelées à être connec-
tées à un composant électrique ou électronique 18. Le compo-
sant 18 est relié aux couches conductrices 14 prévues par
des soudures 20. On obtient ainsi un circuit intégré hybri-
de, comme celui que montre la figure 2(D).
Dans le présent mode de réalisation du procédé
de l'invention, les portées 22a et 22b des couches conduc-
trices 14a et 14b appelées à être reliées à la couche ohmi-
que 12 sont séparées de cette couche ohmique 12. En d'autres
termes, les portées 22a et 22b ne chevauchent pas la cou-
che ohmique 12. Ceci est dû à ce que l'intervalle entre les portées 22a et 22b est plus grand que la longueur L de la couche ohmique 12 dans une mesure prédéterminée, par
exemple, d'environ 0,4 mm, comme il a été indiqué plus haut.
Il en résulte que la présente d'une coupure
ou d'une solution de continuité entre le tracé de la cou-
che ohmique 12 et la première couche conductrice 14 peut
être facilement détectée après l'impression de cette cou-
che 14.
Quand une telle coupure se produit, par exemple, du fait d'un déplacement vers la droite, selon la figure
3, du tracé de la première couche conductrice 14, la lon-
gueur la de l'intervalle 24a devient inférieure à la lon-
gueur lb de l'intervalle 24b. C'est ainsi, par exemple, que les longueurs la et lb deviennent respectivement 0,lmm et 0,3mm quand le tracé de la première couche conductrice 14 se décale vers la droite de 0,1mm. Or, la différence entre 0,lmm et 0,3mm se distingue très facilement de sorte
que ce défaut est facilement détecté.
La détection du défaut peut être rendue encore plus aisée en adoptant des couleurs différentes pour la
plaque de base 10, la couche ohmique 12 et la première cou-
che conductrice 14. A cette fin on pourrait adopter comme couleurs pour la plaque de base 10 et la couche ohmique
12 le blanc et le noir ou d'autres couleurs contrastées.
Il est clair que la première couche conductrice 14 présente
normalement la couleur du cuivre.
Une autre coupure peut se produire entre la seconde couche conductrice 26 et la couche ohmique 12 ou la première couche conductrice 14. Toutefois, ce défaut
peut aussi être facilement décelé.
Quand la coupure se produit, de sorte que le tracé de la seconde couche conductrice 26 se décale, par exemple, vers la droite selon la figure 4, la longueur lc
de la partie 22a qui reste non-couverte par la seconde cou-
che conductrice 26a devient supérieure à la longueur ld de la partie 22b apparaissant non-couverte par la seconde couche conductrice 26b. C'est ainsi, par exemple, que la longueur des parties 24a, 24b, des intervalles 24a, 24b et la longueur de la seconde couche conductrice 26a, 26b pourrait être respectivement 0,5mm, 0,2mm et 0,8mm dans le mode de réalisation ci-dessus. Quand le tracé de la seconde couche conductrice 26 se décale vers la droite de 0,lmm par rapport à sa position normale, les longueurs lc et ld sont respectivement 0,3mm et 0,1mm. Or, la différence entre 0,3mm et 0,lmm est très apparente. En conséquence, la coupure de la seconde couche conductrice 26 peut être facilement détectée. Les deux couches conductrices 14 et 26 sont faites de la même pâte conductrice. En conséquence, elles
ont toutes deux la même couleur, notamment celle du cuivre.
Toutefois, la largeur des couches conductrices 26a et 26b a été choisie supérieure à la largeur des parties 22a et 22b. De ce fait, lorsque les parties 22a, 22b ne sont pas couvertes par les secondes couches conductrices 26a, 26b,
ceci peut être facilement décelé. En conséquence, une inter-
ruption ou une coupure de la seconde couche conductrice
26 peut aussi être facilement détectée.
En se référant maintenant à la figure 5, on voit un autre mode de réalisation de la présente invention pour fabriquer une plaque de circuits imprimés à couche épaisse. Tout d'abord, on forme une couche résistive ou ohmique 12, c'est-à-dire, une pellicule présentant une
certaine résistance électrique.
Ensuite, on forme la première couche conductrice
14, c'est-à-dire, le câblage. On prévoit aussi sur les pre-
mières couches conductrices 14 appelées à être reliées à la couche ohmique 12 des parties ou portées 22a et 22b, comme le montre la figure 3. L'intervalle entre les portées
22a et 22b est choisi supérieur à la longueur L de la cou-
che ohmique 12 d'environ 0,4mm.
Ensuite, on applique par sérigraphie la pâte
de verre isolante sur la plaque de base 10 de façon à cou-
vrir la couche conductrice voulue 14c. On sèche la pâte
de verre isolante et on la durcit à une température d'en-
viron 500-700 C dans une atmosphère inerte ou réductrice,
par exemple, dans l'azote en formant ainsi la couche iso-
lante 28.
Ensuite, on applique à nouveau par sérigraphie la pâte conductrice sur la plaque de base 10 aux positions
correspondant aux intervalles 24a, 24b et à la couche iso-
lante 28. On sèche et on durcit la pâte conductrice à une température d'environ 500-700 C, aussi dans une atmosphère inerte ou d'un gaz réducteur, tel que l'azote. Ainsi sont formées les secondes couches conductrices 26a, 26b et 26c. Les secondes couches conductrices 26a et 26b connectent la couche ohmique 12 aux portées 22a et 22b des premières couches conductrices prévues 14a et 14b, comme le montre la figure 4. La seconde couche conductrice 26c connecte les premières couches conductrices 14 séparées de la première couche conductrice prévue 14c. La seconde couche conductrice 26c est isolée de la première couche conductrice 14c par une couche isolante 28. En conséquence la seconde couche conductrice 26c joue le rôle d'un "cavalier"
par rapport à la couche 14c.
On ajuste ensuite la résistance électrique de la couche ohmique 12 par abrasion au moyen d'un faisceau
laser ou d'un jet de sablage.
On applique maintenant par sérigraphie une pel-
licule isolante de résine de silicone que l'on durcit à
une température d'environ 100-120 C, formant ainsi une cou-
che protectrice 16. La couche protectrice 16 couvre toute la plaque de circuits imprimés à l'exception des parties appelées à être connectées à un composant ou à un élément 18. Le composant 18 est relié aux couches conductrices 14 voulues par des soudures 20. On obtient ainsi un circuit
intégré hybride.
Dans la plaque de circuits intégrés à couche
épaisse représentée sur la figure 1, fabriquée par le pro-
cédé classique, la couche résistive ou ohmique 12 est direc-
tement reliée à la couche conductrice 14. Par contre, dans la plaque de circuits imprimés à couche épaisse produit
selon le procédé de la présente invention, la couche ohmi-
que est reliée à la première couche conductrice 14 par une seconde couche conductrice 26. En conséquence, le procédé de fabrication conforme à la présente invention exige une procédure supplémentaire, comparativement à la technique classique. Toutefois, les plaques de circuits imprimés à
couche épaisse ont souvent besoin du cavalier du câblage.
Dans le second mode de réalisation, représenté sur la figure 5, les secondes couches conductrices 26a et 26b pour connecter la couche conductrice 12 sont produites
en même temps que le cavalier de câblage de la seconde cou-
che conductrice 26c. En conséquence, le procédé de fabrica-
tion conforme à la présente invention ne présente pas d'in-
convénient particulier dans le cas o un fil-cavalier est
formé sur la plaque de circuits imprimés à couche épaisse.
Dans les modes de réalisation précédents, l'in-
tervalle entre les premières couches conductrices voulues 14a et 14b est choisi supérieur à la longueur L de la couche
ohmique 12 d'une quantité déterminée, par exemple, de 0,4mm.
Toutefois, cet intervalle pourrait aussi avoir la même lon-
gueur L. que la couche résistive 12. Dans ce cas, quand une coupure se produit entre la première couche conductrice 14 et la couche ohmique 12, un intervalle se forme entre la couche 12 et l'une des portées 22a, 22b. L'autre de ces deux portées 22a, 22b chevauche sur la couche 12. Ainsi,
le défaut peut être facilement décelé.
Bien entendu, l'invention n'est pas limitée
au mode de réalisation qui vient d'être décrit et repré-
senté. On pourra y apporter de nombreuses modifications
de détail sans sortir pour cela du cadre de l'invention.
260923'1
Claims (8)
1 - Procédé pour fabriquer une plaque de cir-
cuits imprimés à couche épaisse qui consiste à former une couche résistive ou ohmique (12) suivant un tracé donné sur une plaque de base isolante (10), et à former une pre-
mière couche conductrice (14) sur la plaque de base isolan-
te (10), caractérisé en ce qu'on forme la couche conductri-
ce (14) près de la couche ohmique (12) en ménageant un in-
tervalle prédéterminé entre elles; et en ce qu'on forme une seconde couche conductrice (26) dans ledit intervalle
et de manière à chevaucher sur une partie de la couche ohmi-
que (12) et de la première couche conductrice (14) afin
d'établir une connexion électrique de ces deux couches.
2 - Procédé selon la revendication 1, caracté-
risé en ce que l'étape de formation de la première couche conductrice (14a, 14b) implique une étape consistant à former une partie séparée (14c) de la première couche conductrice (14a, 14b) en ménageant un espace entre la partie séparée
(14c) et, au moins, une partie du reste de la première cou-
che conductrice (14a, 14b), la procédure incluant aussi une étape consistant à former une couche isolante (28) dans
cet espace et sur la partie séparée afin d'isoler électri-
quement la partie séparée (14c) de la partie restante, après l'étape de formation de la première couche conductrice (14a,
14b).
3 - Procédé selon la revendication 2, caracté-
risé en ce qu'il inclut aussi une étape consistant à former une couche conductrice formant cavalier (26c) sur la couche
isolante (28) après l'étape de formation de la couche iso-
lante (28).
4 - Procédé selon la revendication 1, caracté-
risé en ce que l'étape de formation de la couche ohmique
(12) inclut une étape consistant à déposer une pâte résis-
tance du point de vue électrique sur la plaque de base iso-
lante (10), à sécher cette pâte et à chauffer la plaque de base (10) à une température comprise entre 800 et 900 C environ. - Procédé selon la revendication 4, caracté-
risé en ce que l'étape consistant à déposer la pâte ohmi-
que inclut une étape dans laquelle on combine de la pou-
dre d'oxyde de ruthénium avec une fritte de verre pour for-
mer la pâte ohmique.
6 - Procédé selon la revendication 1, caracté-
risé en ce que les étapes de formation de la couche ohmique (12), de formation de la première couche conductrice (14)
et de formation de la seconde couche conductrice (26) in-
clut, pour chaque couche (12,14,26) une étape d'impression
sérigraphique de la couche considérée (12,14,26).
7 - Procédé selon la revendication 1, caractéri-
sé en ce qu'il comprend aussi des étapes d'ajustage de la
couche ohmique (12).
8 - Procédé selon la revendication 7, caractéri-
sé en ce que l'étape d'ajustage consiste à traiter la cou-
che ohmique (12) avec un faisceau laser YAG ou autre.
9 - Procédé selon la revendication 7, caractéri-
sé en ce que l'étape d'ajustage inclut une étape de sabla-
ge de la couche ohmique (12).
- Procédé selon la revendication 1, carac-
térisé en ce qu'il inclut aussi une étape consistant à mon-
ter des composants électriques ou électroniques (18) sur
la première couche conductrice (14).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61288102A JPS63141388A (ja) | 1986-12-03 | 1986-12-03 | 厚膜回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2609231A1 true FR2609231A1 (fr) | 1988-07-01 |
FR2609231B1 FR2609231B1 (fr) | 1992-01-24 |
Family
ID=17725819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR878716803A Expired - Lifetime FR2609231B1 (fr) | 1986-12-03 | 1987-12-03 | Procede pour fabriquer une plaque de circuits imprimes a couche epaisse |
Country Status (5)
Country | Link |
---|---|
US (1) | US4991284A (fr) |
JP (1) | JPS63141388A (fr) |
KR (1) | KR920003399B1 (fr) |
DE (1) | DE3741200A1 (fr) |
FR (1) | FR2609231B1 (fr) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2632120B1 (fr) * | 1988-05-24 | 1990-10-05 | Labo Electronique Physique | Dispositif supraconducteur serigraphie |
US5169679A (en) * | 1988-10-11 | 1992-12-08 | Delco Electronics Corporation | Post-termination apparatus and process for thick film resistors of printed circuit boards |
US20050211803A1 (en) * | 2001-08-03 | 2005-09-29 | Oathout James M | Apparatus for increasing the isotropy in nonwoven fabrics |
US20040245210A1 (en) * | 2003-06-09 | 2004-12-09 | Peter Kukanskis | Method for the manufacture of printed circuit boards with embedded resistors |
EP2118629A2 (fr) | 2007-01-15 | 2009-11-18 | Maier, Viktor | Procede de fabrication d'un systeme capteur et systeme capteur ainsi obtenu |
AT505033B1 (de) * | 2007-02-06 | 2008-10-15 | Viktor Maier | Verfahren und vorrichtung für herstellung, aufbau und betrieb von dickschichtsensoren, dickschichtleitern und dickschicht - sensorketten |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3770496A (en) * | 1971-06-25 | 1973-11-06 | Du Pont | Elimination of dielectric degradation in printed bold/dielectric/palladium-silver structures |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3241227C1 (de) * | 1982-11-09 | 1984-03-22 | F & O Electronic Systems GmbH & Co, 6901 Neckarsteinach | Thermodruckplatine für eine Thermodruckvorrichtung in Vielschicht-Dickfilmtechnik |
DE3621667A1 (de) * | 1985-06-29 | 1987-01-08 | Toshiba Kawasaki Kk | Mit einer mehrzahl von dickfilmen beschichtetes substrat, verfahren zu seiner herstellung und dieses enthaltende vorrichtung |
US4724040A (en) * | 1986-01-14 | 1988-02-09 | Asahi Chemical Research Laboratory Co., Ltd. | Method for producing electric circuits on a base boad |
US4735676A (en) * | 1986-01-14 | 1988-04-05 | Asahi Chemical Research Laboratory Co., Ltd. | Method for forming electric circuits on a base board |
-
1986
- 1986-12-03 JP JP61288102A patent/JPS63141388A/ja active Pending
-
1987
- 1987-12-02 DE DE19873741200 patent/DE3741200A1/de not_active Ceased
- 1987-12-03 FR FR878716803A patent/FR2609231B1/fr not_active Expired - Lifetime
- 1987-12-03 KR KR1019870013784A patent/KR920003399B1/ko not_active IP Right Cessation
-
1989
- 1989-03-06 US US07/319,903 patent/US4991284A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3770496A (en) * | 1971-06-25 | 1973-11-06 | Du Pont | Elimination of dielectric degradation in printed bold/dielectric/palladium-silver structures |
Non-Patent Citations (1)
Title |
---|
SOLID STATE TECHNOLOGY. vol. 24, no. 1, janvier 1981, WASHINGTON US pages 73 - 79; STEIN ET AL.: "Base metal thich film conductors" * |
Also Published As
Publication number | Publication date |
---|---|
KR880008720A (ko) | 1988-08-31 |
FR2609231B1 (fr) | 1992-01-24 |
DE3741200A1 (de) | 1988-06-09 |
KR920003399B1 (ko) | 1992-04-30 |
JPS63141388A (ja) | 1988-06-13 |
US4991284A (en) | 1991-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7089652B2 (en) | Method of manufacturing flip chip resistor | |
FR2786276A1 (fr) | Poste et procede de controle d'une carte de circuit imprime | |
FR2690003A1 (fr) | Résistance pastille à couche métallique. | |
JPH07106729A (ja) | 厚膜回路部品の製造方法 | |
GB2240220A (en) | Method of attaching electronic parts to a printed circuit board | |
US5757076A (en) | Chip type electronic component | |
FR2609231A1 (fr) | Procede pour fabriquer une plaque de circuits imprimes a couche epaisse | |
US6724295B2 (en) | Chip resistor with upper electrode having nonuniform thickness and method of making the resistor | |
FR2480553A1 (fr) | Plaquette a circuits imprimes et procede pour sa fabrication | |
FR2607627A1 (fr) | Dispositif a circuit integre en pellicule epaisse, susceptible d'etre fabrique au moyen d'une operation, facile a mettre en oeuvre, d'ajustement par enlevement de matiere | |
JPH07193342A (ja) | 電子部品の実装回路基板 | |
EP0163581B1 (fr) | Procédé de réalisation d'un dispositif de raccordement électrique entre deux cartes de circuits imprimés, dispositif ainsi obtenu, et procédé de raccordement électrique mettant en oeuvre ce dispositif | |
JP5262159B2 (ja) | 薄膜チップ抵抗器の製造方法 | |
JPH10250128A (ja) | サーマルヘッドおよびその製造方法 | |
US5794327A (en) | Method for making copper electrical connections | |
JP4108149B2 (ja) | 印刷回路基板 | |
JP2868475B2 (ja) | プリント基板 | |
JPH05226107A (ja) | チップ抵抗器 | |
JP2002374059A (ja) | 耐鉛フリーはんだ配線板 | |
JPH027482Y2 (fr) | ||
JPH0126121Y2 (fr) | ||
JP3649668B2 (ja) | チップ型ネットワーク抵抗器のトリミング方法 | |
JPH02122594A (ja) | 回路基板装置 | |
FR2704114A1 (fr) | Structure de boîtier pour dispositif électronique du type à montage en surface et procédé de montage d'une telle structure sur une plaquette à câblage imprimée. | |
JPH0595174A (ja) | フレキシブルプリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |