KR920003399B1 - 후막회로 장치의 제조방법 - Google Patents

후막회로 장치의 제조방법 Download PDF

Info

Publication number
KR920003399B1
KR920003399B1 KR1019870013784A KR870013784A KR920003399B1 KR 920003399 B1 KR920003399 B1 KR 920003399B1 KR 1019870013784 A KR1019870013784 A KR 1019870013784A KR 870013784 A KR870013784 A KR 870013784A KR 920003399 B1 KR920003399 B1 KR 920003399B1
Authority
KR
South Korea
Prior art keywords
layer
conductor layer
conductor
resistor
thick film
Prior art date
Application number
KR1019870013784A
Other languages
English (en)
Other versions
KR880008720A (ko
Inventor
시로 에자끼
Original Assignee
가부시끼가이샤 도시바
아오이 죠이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바, 아오이 죠이찌 filed Critical 가부시끼가이샤 도시바
Publication of KR880008720A publication Critical patent/KR880008720A/ko
Application granted granted Critical
Publication of KR920003399B1 publication Critical patent/KR920003399B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/705—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thick-film circuits or parts thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49099—Coating resistive material on a base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

내용 없음.

Description

후막회로 장치의 제조방법
제1a도 내지 1d도는 본 발명의 일실시예에서의 혼성 집적회로 장치의 제조공정을 나타내는 단면도.
제2도는 제1a도의 저항체층 부근의 확대 평면도.
제3도는 제1b도의 저항체층 부근의 확대 평면도.
제4도는 본 발명의 이 실시예에 의해 제조된 혼성 집적회로 장치의 단면도.
제5도는 종래방법으로 제조된 혼성 집적회로 장치의 단면도.
* 도면의 주요부분에 대한 부호의 설명
11, 21 : 절연판 12, 22 : 저항체층
13, 23 : 제1도체층 14, 24 : 랜드(land)부
15, 26 : 제2도체층 16, 27 : 솔더 레지스트막(solder resist)
17, 28 : 회로부품
본 발명은 후막회로 장치의 제조방법에 관한 것으로서, 특히 저항체와 도체층의 접속공정을 개량시킨 후막회로 장치의 제조방법에 관한 것이다.
최근의 전가지기는 소형, 박형화의 경향이 두드러지는데, 이 요구에 부응하기 위하여 예를 들어, 후막기술에 의해 형성된 저항체, 도체등이 있는 후막회로 장치가 많이 쓰이고 있다.
이러한 후막회로 장치에 있어서, 도체층의 고성능화를 도모하기 위하여 도전페이스트로서 동페이스트를 사용하는 기술이 개발되어 있다.
이와같은 후막회로 장치는 종래, 아래에 설명하는 공정으로 제조되어 있다.
우선, 예를 들어 알루미나(SiO2)등의 세라믹 재료로 된 절연판(1) 위에 예를 들어, 이산화루테늄(RuO2)계의 저항 페이스트를 스크린 인쇄법으로 인쇄하여 건조시킨뒤 800-900℃의 산화 분위기중에서 소성시켜 저항체층(2)을 형성한다.
계속하여 동 페이스트를 스크린 인쇄법으로 인쇄하여 건조시킨뒤 전술한 저항체층(2)의 소성 온도 보다 낮은 500-700℃의 불활성 또는 환원성 분위기중에서 소성시켜 도체층(3)을 형성한다.
이 경우 저항체층(2)의 양단에 인접하는 도체층(3)(3')은 그들 끝부분이 그 저항체층(2)의 양단부에 포개져서 형성된다.
계속하여 도체층(3)(3) 사이의 저항체층(2)에 대하여 예를 들어 레이저 조사법이나 모래 분사법(sand blaste)등으로 트리밍(trimming)하여 그 저항값을 조정한다.
이어서 도체층(3)중 나중에 회로부품들을 접속하는 접속되는 곳(7)등을 제외한 거의 전면에 실리콘 수지를 스크린 인쇄법으로 인쇄하여 100-120℃의 온도를 경화시키므로써 솔더 레지스트막(4)을 형성하여 후막회로 장치를 제조한다.
이렇게 하여 제조된 후막회로 장치에는 또한 도체층(3)의 전술한 접속되는 곳(7)에 회로부품(5)을 땜납(6)으로 접속시키므로써 혼성 집적회로가 조립된다(제5도에 도시함).
또한 제5도에서는 도시하지 않았지만 필요에 따라 도체층(3)에 외부 회로와의 접속용 리이드 단자를 납땜하거나, 또는 수지막으로 전체를 씌워서 후막회로 장치를 보호하도록 처리되어 있다.
그러나 전술한 종래의 동페이스트를 사용하여 도체층(3)을 형성하는 후막회로 장치의 제조방법에 있어서는 다음과 같은 문제가 있다.
즉 도체층(3)은 저항체층(2)의 형성후에 절연판(1)위에 형성되며 또한 저항체층(2) 양단에 인접하여 형성되는 도체층(3),(3)은 그들의 간격이 저항체층(2)의 길이보다 좁게된 스크린제판을 사용하여 그들의 끝부분이 저항체층(2)의 양단에 포개지도록 인쇄시킨뒤, 건조시켜 소성하므로써 형성된다.
이때문에 저항체층(2)의 피접속부분(양단부)은 도체층(3)(3)으로 씌워져 버려서 도체층(3)의 형성후에 저항체층(2)의 양단부가 도체층(3)으로 어느정도 씌워져 있는지를 알수 없고, 따라서 그 피접속부분이 소정의 길이 이상으로 취해져 있는지 어떤지를 판별할 수 없게된다.
따라서 도체층(3)의 스크린 인쇄시에 절연판(1)과 도체층용 스크린제판(도시하지 않음)과의 위치 맞춤시 어긋남이 있어도 전술한 결함의 존재를 식별하기 어려워서 저항체층(2)과 도체층(3)의 접속불량을 발견할 수 없다는 우려가 있었다.
본 발명은 전술한 종래의 방법에 있어서의 문제점을 해결하기 위하여 이루어진 것으로서, 제1도체층의 형성을 위한 스크린 인쇄시에 절연판과 제1도체층용 스크린 제판의 위치 맞춤시의 어긋남에 따른, 사전에 형성된 저항체층과 제1도체층의 맞춤시의 어긋남을 용이하게 판별할 수 있음으로서, 그후에 절연판 위에 앞서 형성된 저항체층과 제1도체층을 제2도체층의 형성에 따른 간단한 작업으로 확실히 접속시킬 수 있는 후막회로 장치의 제조방법을 제공하려는 것이다.
본 발명의 목적은 절연판위에 저항체층을 형성시키는 공정과, 절연판 위에 저항체층의 양단에 인접하여 그 저항체층의 길이와 동등하거나 약간 큰 간격으로 사이가 떨어진 랜드부가 있는 한쌍의 제1도체층을 형성시키는 공정과, 저항체층의 양단부와 이것에 인접하는 전술한 각 제1도체층의 랜드부에서 걸쳐서 제2도체층을 형성하여 저항체층과 제1도체층을 이들 제2도체층으로 접속하는 공정을 구비한 것을 특징으로 하는 후막회로 장치의 제조방법을 제공하는데 있다.
전술한 한쌍의 제1도체층의 랜드부 사이의 간격은 제1도체층용 인쇄제판의 맞춤시의 어긋남의 식별성을 높이는 관점에서 저항체층의 길이에 0.5mm 정도 또는 그 이하로 더하는 것이 바람직하다.
본 발명에 따르면, 절연판부위에, 저항체층의 양단에 인접시켜 형성되어 그 저항체층의 길이와 동등 또는 약간 큰 간격으로 사이가 떨어진 랜드부가 있는 한쌍의 제1도체층을 형성하므로써, 저항체층과 이 양단에 인접하여 형성된 한쌍의 제1도체층의 랜드부와의 사이에 생기는 틈새 폭의 수치의 상이함과 한쪽의 도체층의 랜드부가 저항체층으로 포개지는 정도로서, 제1도체층의 형성시에 절연판과 제1도체층용 인쇄제판과의 위치 맞춤시의 어긋남에 따른, 제1도체층과 앞서 형성된 저항체층의 맞춤시의 어긋남을 용이하게 판별할 수 있다.
이러한 맞춤시의 어긋남을 판별한 후, 합격품에 대하여 저항체층의 양단부와 이에 인접되어 형성된 각 제1도체층의 랜드부에 걸쳐서 제2도체층을 형성시키므로써, 저항체층과 제1도체층 사이를 제2도체층으로 확실히 접촉시킬 수 있어서, 그들의 접속불량이 없는 신뢰성이 높은 후막회로 장치를 효율적으로 제조할 수 있다.
이하 본 발명의 실시예를 제1a도 내지 d도, 제2도 및 제3도를 참조로 하여 상세히 설명하기로 한다.
[실시예 1]
우선, 예를 들어 알루미나등의 세라믹 재료로 된 절연판(11)위에 예를 들어 산화루테늄(RuO2)계의 저항 페이스트를 스크린 인쇄법으로 인쇄하여 건조시킨뒤, 800-900℃의 산화분위기 중에서 소성하여 저항체층(12)을 형성하였다.
계속하여, 동 페이스트를 스크린 인쇄법으로 인쇄하여 건조시킨뒤 저항체층 (12)의 소성온도 보다 낮은 500-700℃의 불활성 또는 환원성 분위기 중에서 소성하여 제1도체층(13)을 형성하였다.
이때 저항체층(12)에 인접하는 제1도체층(13a),(13b)에는 제2도에 나타낸 바와 같이 저항체층(12)과 대략 동등한 폭치수를 가진 랜드부(14a)(14b)가 일체적으로 설치된다.
또한 각 랜드부(14a)(14b)의 간격은 스크린 인쇄제판(도시하지 않음) 위에서 저항체층(12)의 길이 L보다 0.4mm만큼 길게 설정하였다.
이어서 저항체층(12)과 이것에 인접하는 제1도체층(13a)(13b)의 랜드부(14a )(14b)에 걸쳐서 동 페이스트를 스크린 인쇄법으로 인쇄하여 건조시킨뒤 저항체층 (12)의 소성온도 보다 낮은 500-700℃의 불활성 또는 환원성 분위기중에서 소성하여 전술한 제1도체층(13a)(13b)과 저항체층(12)를 접속하는 제2도체층(15a)(15b)을 형성하였다.(제1b도 및 제3도에 도시함).
이어서, 전술한 저항체층(12)에 대하여 레이저 조사법이나 모래분사법으로 트리밍하여 그 저항값을 조정하였다.
계속하여, 제1도체층(13)중 나중에 회로부품과 접속된 곳(14c)(14d)을 제외한 대략 전면에 실리콘 수지를 스크린 인쇄법으로 인쇄하여 150-120℃의 온도로 경화시키므로써 솔더 레지스트막(16)을 형성하여 후막회로기판을 제조하였다(제1c도에 도시함). 이렇게 하여 제조된 인쇄 회로장치에 제1도체층(13)의 전술한 접속한 곳 (14c)(14d)에 회로부품(17)을 납땜(18)하여 접속하여 혼성집적회로 장치를 조립하였다(제1d도에 도시함 ).
그리고 본 발명에 따르면, 저항체층(12)에 인접하는 제1도체층(13a)(13b)의 랜드부(14a)(14b)를 그 저항체층(12)의 양단부에 포개서 형성시키지 않고, 저항체층(12)의 길이 L보다 랜드부(14a)(14b)사이가 길게 되도록 형성하고 있으므로, 제1도체층(13)의 스크린 인쇄시에서의 스크린제판의 맞춤시의 어긋남을 용이하게 판별할 수 있다.
구체적으로는 제1a도 및 제2도에 나타낸 바와 같이 저항체층(12)의 왼쪽 끝쪽에 인접하는 제1도체층(13)의 랜드부(14a)와의 간격 ℓ1은 0.1mm이며, 동일한 저항체층(12)의 오른쪽 끝쪽에 인접하는 제1도체층(13b)의 랜드부(14b)와의 간격 ℓ2은 0.3mm이며, 제1도체층(13)의 스크린 인쇄시에 맞춤시의 어긋남이 발생하고 있는 것을 판별할 수 있었다.
알루미나제 절연판(11), 저항체층(12), 제1도체층(13)이 차차 백색, 흑색, 동색을 나타내므로 이들 색의 콘트라스트에 의해 매우 용이하게 판별할 수 있다.
또한 제1b도 및 제3도에 나타낸 바와 같이 제2도체층(15a)(15b)을 형성시키기 위한 스크린 인쇄는 제1도체층(13a)(13b)의 랜드부(14a)(14b)를 맞추는 기준으로 하므로, 제1도체층(13a)(13b)과 저항체(12)가 확실히 접속된 후막 회로 장치를 얻을 수 있었다.
또한 제2도체층(15a)(15b)의 형성시에도 맞춤시의 어긋남이 발생하는 경우가 있는데, 이 경우는 어긋남의 판별도 아래와 같이 용이하게 할 수 있다.
즉 예를 들어 도면에서 오른쪽 방향의 어긋남이 발생하였을 경우 랜드부(14a)의 노출부의 폭 ℓ3이 랜드부(14b)의 노출부의 폭 ℓ4보다 크게 되므로 이와같이 서로 다른 정도에 의해 어긋난 상태를 판별할 수 있다.
[실시예 2]
(제4도 참조)
우선, 예를 들어 알루미나등의 세라믹 재료로 된 절연판(21)위에 예를 들어 산화루테늄(RuO2)계의 저항 페이스트를 스크린 인쇄법으로 인쇄하여 건조시킨뒤 800-900℃의 산화 분위기중에서 소성하여 저항체층(22)을 형성하였다.
계속하여 동 페이스트를 스크린 인쇄법으로 인쇄하여 건조시킨뒤 저항체층(22)의 소성온도 보다 낮은 500-700℃의 불활성 또는 환원성 분위기 중에서 소성하여 제1도체층(23)을 형성하였다.
이때 저항체층(22)에 인접하는 제1도체층(23a)(23b)에는 그 저항체층 (22)쪽과 대략 동등한 폭치수를 가진 랜드부(24a)(24b)가 일체적으로 설치된다.
또한 각 랜드부(24a)(24b)의 간격은 스크린 인쇄제판위에서 전술한 저항체층 (24)의 길이 L보다 0.4mm만큼 길게 설정하였다.
이어서 유리계 페이스트를 스크린 인쇄법으로 인쇄하여 건조시킨뒤 500-700℃의 불활성 또는 환원성 분위기중에서 소성하여 전술한 제1도체층(23)중 다른 구성부분(23c)을 씌우는 절연체층(25)을 형성하였다.
계속하여 전술한 저항체층(22)과 이것에 인접하는 제1도체층(23a)(23b)의 랜드부(24a)(24b)에 걸쳐서 동 페이스트를 스크린 인쇄법으로 인쇄하여 건조시킨뒤, 저항체층(22)의 소성온도 보다 낮은 500-700℃의 불활성 또는 환원성 분위기중에서 소성하여 제1도체층(23a)(23b)과 저항체층(22)을 접속하는 제2도체층(25a)(26b)을 형성하였다.
이 공정에서 절연체층(25)을 가로지르는 제1도체층(23b)과 또다른 구성부분 (23d) 사이를 접속하는 제2도체층(26c)를 동시에 형성하였다. 이어서 저항체층(22)에 대하여 레이저 조사법으로 트리밍하여 그 저항값을 조정하였다.
계속하여, 제1도체층(23)중 나중에 회로부품(28)과 접속하는 곳등을 제외한 대략 전면에 실리콘 수지를 스크린법으로 인쇄하여 100-120℃의 온도로 경화시키므로써 솔더 레지스트막(27)을 형성하여 후막회로 장치를 제조하였다.
이렇게 하여 제조된 후막회로 장치의 제1도체층(23)에 회로부품(28)을 납땜(29)으로 접속시켜 혼성집적회로 장치를 조립하였다(제4도에 도시함). 그런데 본 실시예(2)에 따르면 실시예 1과 마찬가지로 제1도체층(13)의 스크린 인쇄시에 맞춤시의 어긋남을 용이하게 판별할 수 있다.
또한 제1도체층(23a)(23b)과 저항체층(22)이 확실히 접속된 후막회로 장치를 얻을 수 있었다.
또한 전술한 실시예에서는 저항체층의 양단에 인접하여 형성되는 제1도체층의 랜드부의 간격을 저항체의 길이 보다 0.4mm만큼 길게되도록 스크린 인쇄시에 설정하였지만 이것에 한정되지 않는다.
예를 들어 저항체층의 양단에 인접하여 형성되는 제1도체층의 랜드부의 간격을 저항체층의 길이와 동등하게 하여도 좋다.
이러한 방법에 있어서, 제1도체층을 형성하기 위한 동 페이스트의 스크린 인쇄시에 맞춤시의 어긋남이 발생하였을 경우에는 그 저항체층의 한쪽에 인접하는 랜드부가 저항체층 위게 포개지며, 다른쪽의 랜드부는 저항체층 사이에서 틈새가 발생한다.
그 결과 이러한 방법을 채택한 경우에도 실시예와 마찬가지로 제1도체층의 맞춤시의 어긋남을 용이하게 판별할 수 있다.
이상 기술한 바와 같이 본 발명에 따르면 제1도체층을 형상하기 위한 스크린 인쇄시에서의 절연판과 스크린제 판사이의 위치 맞춤시의 어긋남에 따른 앞서 형성된 저항체층과 제1도체층의 맞춤시의 어긋남을 용이하게 판별할 수 있으며, 또한 절연판에 앞서 형성된 저항체층과 제1도체층을 간단한 작업으로 양호하게 접속시킬 수가 있으며, 나아가서는 신뢰성이 높은 후막회로 장치를 효율적으로 제조할 수 있는 방법을 제공할 수 있다.

Claims (4)

  1. 절연판(11)(21)위에 소정 패턴의 저항체층(12)(22)을 형성하는 공정과, 이 저항체층(12),(22)의 양단부에 인접하여 소정 폭의 틈새가 있는 제1도체층(13a) (13b)(23a) (23b)을 형성하는 공정과, 전술한 틈새부에 저항체층(12)(22)과 제1도체층(13a)(13b)(23a)(23b)과의 전기적 접속을 하는 제2도체층(15a)(15b)을 형성하는 공정을 포함하는 것을 특징으로 하는 후막회로 장치의 제조방법.
  2. 제1항에 있어서, 제1도체층의 형성공정은 다른 제1도체층(23c)을 형성하는 공정을 포함하며, 이 제1도체층(23c)을 씌우는 절연체층(25)을 형성하는 공정을 또한 포함하는 것을 특징으로 하는 후막회로 장치의 제조방법.
  3. 제2항에 있어서, 절연체층(25)위에 제1도체층(23c)과 전기적으로 절연된 다른 제2도체층(26c)을 형성하는 공정을 포함하는 것을 특징으로 하는 후막회로 장치의 제조방법.
  4. 제3항에 있어서, 다른 제2도체층의 형성공정은 앞의 제1도체층(13a)(13b) (23a)(23b)의 형성공정과 동시에 하는 것을 특징으로 하는 후막회로 장치의 제조방법.
KR1019870013784A 1986-12-03 1987-12-03 후막회로 장치의 제조방법 KR920003399B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP288102 1986-12-03
JP61288102A JPS63141388A (ja) 1986-12-03 1986-12-03 厚膜回路基板の製造方法

Publications (2)

Publication Number Publication Date
KR880008720A KR880008720A (ko) 1988-08-31
KR920003399B1 true KR920003399B1 (ko) 1992-04-30

Family

ID=17725819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870013784A KR920003399B1 (ko) 1986-12-03 1987-12-03 후막회로 장치의 제조방법

Country Status (5)

Country Link
US (1) US4991284A (ko)
JP (1) JPS63141388A (ko)
KR (1) KR920003399B1 (ko)
DE (1) DE3741200A1 (ko)
FR (1) FR2609231B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2632120B1 (fr) * 1988-05-24 1990-10-05 Labo Electronique Physique Dispositif supraconducteur serigraphie
US5169679A (en) * 1988-10-11 1992-12-08 Delco Electronics Corporation Post-termination apparatus and process for thick film resistors of printed circuit boards
US20050211803A1 (en) * 2001-08-03 2005-09-29 Oathout James M Apparatus for increasing the isotropy in nonwoven fabrics
US20040245210A1 (en) * 2003-06-09 2004-12-09 Peter Kukanskis Method for the manufacture of printed circuit boards with embedded resistors
WO2008086551A2 (de) 2007-01-15 2008-07-24 Viktor Maier Verfahren zur herstellung eines sensorsystems und sensorsystem
AT505033B1 (de) * 2007-02-06 2008-10-15 Viktor Maier Verfahren und vorrichtung für herstellung, aufbau und betrieb von dickschichtsensoren, dickschichtleitern und dickschicht - sensorketten

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3770496A (en) * 1971-06-25 1973-11-06 Du Pont Elimination of dielectric degradation in printed bold/dielectric/palladium-silver structures
DE3241227C1 (de) * 1982-11-09 1984-03-22 F & O Electronic Systems GmbH & Co, 6901 Neckarsteinach Thermodruckplatine für eine Thermodruckvorrichtung in Vielschicht-Dickfilmtechnik
DE3621667A1 (de) * 1985-06-29 1987-01-08 Toshiba Kawasaki Kk Mit einer mehrzahl von dickfilmen beschichtetes substrat, verfahren zu seiner herstellung und dieses enthaltende vorrichtung
US4724040A (en) * 1986-01-14 1988-02-09 Asahi Chemical Research Laboratory Co., Ltd. Method for producing electric circuits on a base boad
US4735676A (en) * 1986-01-14 1988-04-05 Asahi Chemical Research Laboratory Co., Ltd. Method for forming electric circuits on a base board

Also Published As

Publication number Publication date
KR880008720A (ko) 1988-08-31
US4991284A (en) 1991-02-12
FR2609231A1 (fr) 1988-07-01
JPS63141388A (ja) 1988-06-13
DE3741200A1 (de) 1988-06-09
FR2609231B1 (fr) 1992-01-24

Similar Documents

Publication Publication Date Title
KR920003399B1 (ko) 후막회로 장치의 제조방법
CA1309758C (en) Copper thick film material systems
US5274352A (en) Thick film resistive element, thick film printed circuit board and thick film hybrid integrated circuit device and their production methods
US5250757A (en) Printed wiring board having a connecting terminal
US4779339A (en) Method of producing printed circuit boards
JPH0832195A (ja) 複合プリント基板の接続構造
JPH01171296A (ja) 印刷多層回路基板の接続方法
JPH0138924Y2 (ko)
JP2000348914A (ja) ネットワーク電子部品
KR900009645Y1 (ko) 프린트 배선기판
ITTO20000885A1 (it) Fusibile a basso profilo.
JPS6034096A (ja) 厚膜回路及びその製造方法
KR810000190B1 (ko) 전자회로의 인쇄 방법
JP3649668B2 (ja) チップ型ネットワーク抵抗器のトリミング方法
JP3931360B2 (ja) 厚膜多層基板
JPH09213881A (ja) 混成集積回路装置およびその製造方法
JP2868475B2 (ja) プリント基板
JP3695769B2 (ja) 厚膜回路基板の製造方法
JPS5844603Y2 (ja) 印刷配線板
WO1979000860A1 (en) Ceramic condenser and method of manufacturing the same
JPH0626279U (ja) 表面実装部品
JPH06204001A (ja) 積層形チップ固定抵抗器
JPS6066453A (ja) 混成集積回路の製造方法
JPS589350A (ja) 厚膜混成集積回路の製造方法
JPH08250854A (ja) 電子回路装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application
E902 Notification of reason for refusal
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee