JP3931360B2 - 厚膜多層基板 - Google Patents
厚膜多層基板 Download PDFInfo
- Publication number
- JP3931360B2 JP3931360B2 JP25586796A JP25586796A JP3931360B2 JP 3931360 B2 JP3931360 B2 JP 3931360B2 JP 25586796 A JP25586796 A JP 25586796A JP 25586796 A JP25586796 A JP 25586796A JP 3931360 B2 JP3931360 B2 JP 3931360B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- via hole
- thick film
- film multilayer
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、表層導体と内層導体とを電気的に接続するビィアホール（ＶＩＡホール）を有する厚膜多層基板に関するものである。
【０００２】
【従来の技術】
近年では、例えば携帯電話の普及に伴い、回路基板の高密度実装が不可欠となっており、その高密度回路基板の代表的なものとして厚膜多層基板がある。この厚膜多層基板は通常、アルミナ基板上に内層導体が形成され、さらにその上に１つ若しくは複数の絶縁層が形成される。最も表層側にある絶縁層の表面には、所定の配線パターンを有する表層導体が形成され、その表層導体上に各種電子部品が搭載される。また、内層基板と表層基板と間には、それらを繋ぐビィアホールが形成され、同ビィアホールには前記内層導体と表層導体とを電気的に接続するビィアホール導体が充填されていた。このビィアホール導体として、一般には高温（約８５０℃）で焼成されるＡｇ系導体材料が使用されていた。
【０００３】
【発明が解決しようとする課題】
しかし、既存の厚膜多層基板においては、以下に示す問題が生ずる。つまり、上記従来の厚膜多層基板では、ビィアホール導体として使用されるＡｇ系導体材料の熱収縮率が高く（約４０〜５０％）、焼成時の冷却によりビィアホール導体自身に残留応力が発生する。この場合、その後の冷熱耐久において、ビィアホール部でクラックが発生し当該クラックに伴い断線する等、ビィアホール部の信頼性が著しく低下するおそれがあった。またこうした問題は、基板上に電子部品をはんだ付けする際などに顕著に現れるため、既存の厚膜多層基板としては、図１０に示すように、はんだ付け部（表層導体のランド部）とビィアホール部とを離間させなければならないといった構成が強いられていた。
【０００４】
即ち、図１０において、アルミナ基板３１上には内層導体３２が形成され、さらにその上の絶縁層３３上には表層導体３４が形成されている。内層導体３２と表層導体３４とは、ビィアホール導体３５を介して電気的に接続されている。内層導体３２、表層導体３４及びビィアホール導体３５はいずれも、約８５０℃で高温焼成されるＡｇ系導体材料により構成されている。そして、電子部品としてのフリップチップ３６は、はんだ接合材３７を介して表層導体３４に接続されている。このとき、はんだ接合部（表層導体３４のランド部）とビィアホール導体３５とは相互の熱的影響を避けるために離間して設けられている。なお、図中の符号３８は保護ガラス材である。
【０００５】
以上図１０の構成は、チップ３６及びアルミナ基板３１の各々の熱膨張係数の違いと、前記ビィアホール導体３５の焼成後における残留応力とに起因して発生する問題、即ち、当該ビィアホール導体３５に発生するクラック等の問題を防止するためのものであったが、かかる構成では、必然として基板サイズが大きくなり、高コスト化を招くといった別の問題が生じることとなる。従って、こうした基板の構成では、近年における回路基板の高密度実装の要望に十分に応えられるものではなかった。
【０００６】
他方で、回路基板の高密度実装の要望に伴い、ビィアホール導体上（当該導体上にある表層導体のランド部上）にフリップチップのような電子部品を直接搭載しようとした場合には、隣り合う表層導体とビィアホール導体とが短絡（ショート）する等の問題を招く。これを図１１を用いて説明する。図１１において、アルミナ基板４１上には内層導体４２及び絶縁層４３が形成され、内層導体４２と表層導体４５とはビィアホール導体４４により電気的に接続されている（なお、各導体４２，４４，４５はいずれもＡｇ系導体材料からなる）。かかる場合には、ビィアホールピッチが狭いためにビィアホール導体４４と表層導体４５との印刷ズレが生じ易く、この印刷ズレに起因して隣り合う導体間のショート不良や、Ａｇ系導体のマイグレーションによるリーク不良が発生する等の問題を招く。
【０００７】
本発明は、上記問題に着目してなされたものであって、その目的とするところは、高コスト化を招くことなくビィアホール部の信頼性を向上させ、且つ高密度実装を可能とすることができる厚膜多層基板を提供することである。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明では、表層導体と内層導体とを電気的に接続する第１のビィアホール及び同第１のビィアホールの位置に一致するように積層された第２のビィアホールを有する厚膜多層基板において、前記内層導体と電気的に接続され、内層側の絶縁層に充填される第１のビィアホール導体は、ポーラス状であり、前記内層導体よりも熱収縮率が小さく形成され、前記表層導体と、最も表層側の絶縁層に充填される第２のビィアホール導体とが、前記内層導体の焼成温度よりも低い温度で焼成され、熱収縮率が２０％未満である低温焼成導体により一体成形されていることを特徴としている。要するに、既述した従来技術のようにビィアホール導体として、高温焼成されるＡｇ系導体材料を用いると、熱収縮率が高いために残留応力が発生し、クラック発生の原因となる。これに対して、本発明の構成によれば、熱収縮率を２０％未満に低減することができるため、クラック発生等の不具合が抑制できる。また、表層導体とビィアホール導体とが一体成形されるため、印刷ズレによる導体間ショートといった不具合も解消できる。その結果、高コスト化を招くことなくビィアホール部の信頼性を向上させ、且つ高密度実装を可能とすることができるという優れた効果を得ることができる。
【００１２】
因みに、Ｃｕ系の低温焼成導体として「Ｄｕｐｏｎｔ社製６００２Ｆ」を用いた実験結果によれば、熱収縮率を２０％未満に抑えることができ、信頼性の高い厚膜多層基板を提供できることが確認された。また、はんだの濡れ性にも優れ、安定したハンダ付けを行なうことができる他、絶縁層との密着強度も高いことが確認された。
【００１６】
【発明の実施の形態】
（第１の実施の形態）
以下、この発明を具体化した第１の実施の形態を図１〜図４に従って説明する。図１には、本実施の形態における厚膜多層基板の断面構造を示す。同図において、アルミナ基板１上には、Ａｇ系導体材料からなる内層導体２が所定の配線パターンにて形成され、さらにその上には例えば結晶化ガラスからなる絶縁層３が形成されている。
【００１７】
絶縁層３には、複数箇所にビィアホール４が形成されており、このビィアホール４には、低温焼成導体としてのＣｕ系導体材料（本実施の形態では、Ｄｕｐｏｎｔ社製６００２Ｆ）からなるビィアホール導体５が充填されている。また、絶縁層３の表面には、所定の配線パターンを有する表層導体６が前記ビィアホール導体５と同材料（前記Ｄｕｐｏｎｔ社製６００２Ｆ）にて一体成形されている。
【００１８】
表層導体６に設けられたランド部（電極接続部）６ａ上には、はんだ接合材７が配置され、このはんだ接合材７により例えばフリップチップのような電子部品８の電極９がはんだ付けされている。
【００１９】
次に、厚膜多層基板の製造方法を説明する。
先ずは、図２に示すように、アルミナ基板１上に内層導体２を形成する。具体的には、Ａｇ系の導体ペーストをスクリーン印刷し、これを大気中１２０℃の雰囲気で１０分間乾燥した後、約８５０℃で１０分間焼成する。
【００２０】
その後、図３に示すように、アルミナ基板１及び内層導体２上に結晶化ガラスからなる絶縁層３をスクリーン印刷する。このとき、絶縁層３には、図示するように複数箇所にビィアホール４が形成される。そして、これを大気中１２０℃の雰囲気で１０分間乾燥した後、約８５０℃で１０分間焼成する。ここで、所望の耐圧を確保するため、印刷・乾燥・焼成を繰り返し、絶縁層３を厚くしてもよい。
【００２１】
さらに、図４に示すように、所定の配線パターンにてＣｕ系の導体ペーストをスクリーン印刷し、表層導体６を形成する。このとき、表層導体６の印刷と同時にビィアホール４内にビィアホール導体５が充填される。そして、このビィアホール導体５及び表層導体６の一体成形物を窒素雰囲気中、約６００℃で１０分間焼成する。
【００２２】
その後、表層導体６に設けられたランド部６ａにはんだ接合材７を配置し、そのはんだ接合材７により電子部品８をはんだ付けする。こうした一連の工程により図１に示す回路基板が完成する。
【００２３】
以上本実施の形態によれば、以下に示す効果が得られる。
（ａ）本実施の形態では、ビィアホール導体５並びに表層導体６として、内層導体（Ａｇ系導体材料）２の焼成温度よりも低い温度（約６００℃）で焼成されるＣｕ系導体材料を用いた。この構成によれば、高温焼成されるＡｇ系導体材料を用いた従来品と比較して、ビィアホール部の熱収縮率を大幅に低減することができるため、当該部位におけるクラック発生等の不具合が抑制できる。また、ビィアホール導体５と表層導体６とが一体成形されるため、印刷ズレによる導体間ショートといった不具合も解消できる。その結果、高コスト化を招くことなくビィアホール部の信頼性を向上させ、且つ高密度実装を可能とすることができる。即ち、ランドピッチの狭いフリップチップのような電子部品にも好適に適用できる。
【００２４】
（ｂ）また、ビィアホール導体５及び表層導体６をＣｕ系導体材料により構成したため、Ａｇ系導体材料を用いた場合とは異なり、マイグレーションに起因した不具合が解消できる。
【００２５】
（ｃ）特に本発明者によって実施された、Ｄｕｐｏｎｔ社製６００２Ｆを用いた実験結果によれば、ビィアホール部の熱収縮率を２０％未満にまで抑えることができ、信頼性の高い厚膜多層基板を提供できることが確認された。また、はんだの濡れ性にも優れ、安定したハンダ付けを行なうことができる他、絶縁層３との密着強度も高いことが確認された。
【００２６】
（ｄ）さらに、本実施の形態における厚膜多層基板の製造方法によれば、既述した優れた効果を有する厚膜多層基板を容易に作製することができる。この場合、表層導体６とビィアホール導体５とが同時に形成できるため、工数が削減でき、コスト低減にも貢献できる。
【００２７】
（第２の実施の形態）
次に、本発明における第２の実施の形態を説明する。本実施の形態の厚膜多層基板は、絶縁層の厚みが厚い場合に、ビィアホール導体を１回の印刷で穴埋めできない場合のものであって、その製造手順を図５〜図９を用いて説明する。
【００２８】
先ずは、図５及び図６に示すように、アルミナ基板１１上にＡｇ系導体材料からなる内層導体１２を所定の印刷、乾燥及び焼成工程により形成すると共に、第１のビィアホール１４を形成する絶縁層１３を所定の印刷、乾燥及び焼成工程により形成する（第１の実施の形態における図２及び図３と同様）。
【００２９】
さらに、図７に示すように、前記第１のビィアホール１４に第１のビィアホール導体１５を充填する。この第１のビィアホール導体１５は、ポーラス状のＡｇ系導体材料からなり、内層導体１２に用いられるＡｇ系導体材料と比較してその焼成収縮率が小さいものとなっている。
【００３０】
その後、図８に示すように、前記絶縁層１３の上に、第２のビィアホール１７を形成する絶縁層１６を所定の印刷、乾燥及び焼成工程により形成する。この第２のビィアホール１７は、前記第１のビィアホール１４の位置に一致するように設けられている。そして、所定の配線パターンにてＣｕ系の導体ペーストをスクリーン印刷し、表層導体１９を形成する。このとき、表層導体１９の印刷と同時に第２のビィアホール１７内に第２のビィアホール導体１８が充填される。そして、この第２のビィアホール導体１８及び表層導体１９の一体成形物を窒素雰囲気中、約６００℃で１０分間焼成する。
【００３１】
その後、表層導体１９に設けられたランド部（電極接続部）１９ａにはんだ接合材を介して電子部品がはんだ付けされる。こうした一連の工程により所望の回路基板が完成する。
【００３２】
以上第２の実施の形態における厚膜多層基板及びその製造方法よれば、第１の実施の形態と同様に、高コスト化を招くことなくビィアホール部の信頼性を向上させ、且つ高密度実装を可能とすることができるといった優れた効果が得られる。
【００３３】
なお、本発明は、上記実施の形態の他に次の形態にて実現できる。
（１）本発明は、既述したような高密度実装のフリップチップだけでなく、リード線が取り出されているような電子部品、例えばＱＦＰ（Quad Flat Package ）等にも適用できる。この場合、リード線のはんだ付け部において残留応力が緩和され、当該部位で電気的な断絶が生じることもない。
【００３４】
（２）上記実施の形態では、低温焼成導体としてＣｕ系導体材料を用いたが、これを変更してもよい。例えばＡｇ系の低温焼成導体（京都エレックス株式会社製、ＤＤ−１０５０）を用いて構成してもよい。この材料で推奨される焼成温度は約５８０℃である。かかる場合にも、熱収縮率が従来品に比べて大幅に低減でき、既述の効果を得ることができる。また、はんだ濡れ性も良好で、且つ絶縁層との密着強度をも高めることができる。
【００３５】
要は、内層導体の焼成温度よりも低い温度で焼成される低温焼成導体をビィアホール導体及び表層導体に用いる構成であれば、任意に具体化できる。この場合、低温焼成導体の焼成温度は、５００〜７００℃の範囲内で設定されるのが望ましい。
【００３６】
（３）上記第１の実施の形態ではビィアホール導体を１層で形成し、第２の実施の形態ではビィアホール導体を２層で形成したが、絶縁層の厚みやビィアホール導体穴埋め状態によっては、上記ビィアホール導体を３層以上設けてもよい。要は、最も表層側の絶縁層に充填されるビィアホール導体と表層導体とが一体成形されるものであれば、任意に変更して実現できる。
【図面の簡単な説明】
【図１】第１の実施の形態における厚膜多層基板を示す断面図。
【図２】第１の実施の形態における厚膜多層基板の製造工程を説明するための断面図。
【図３】第１の実施の形態における厚膜多層基板の製造工程を説明するための断面図。
【図４】第１の実施の形態における厚膜多層基板の製造工程を説明するための断面図。
【図５】第２の実施の形態における厚膜多層基板の製造工程を説明するための断面図。
【図６】第２の実施の形態における厚膜多層基板の製造工程を説明するための断面図。
【図７】第２の実施の形態における厚膜多層基板の製造工程を説明するための断面図。
【図８】第２の実施の形態における厚膜多層基板の製造工程を説明するための断面図。
【図９】第２の実施の形態における厚膜多層基板の製造工程を説明するための断面図。
【図１０】従来技術における厚膜多層基板を示す断面図。
【図１１】従来技術における厚膜多層基板を示す断面図。
【符号の説明】
１…アルミナ基板、２…内層導体、３…絶縁層、４…ビィアホール、５…ビィアホール導体、６…表層導体、１１…アルミナ基板、１２…内層導体、１６…絶縁層（第２のビィアホールを形成する絶縁層）、１７…ビィアホール（第２のビィアホール）、１８…ビィアホール導体（第２のビィアホール導体）、１９…表層導体。
【発明の属する技術分野】
本発明は、表層導体と内層導体とを電気的に接続するビィアホール（ＶＩＡホール）を有する厚膜多層基板に関するものである。
【０００２】
【従来の技術】
近年では、例えば携帯電話の普及に伴い、回路基板の高密度実装が不可欠となっており、その高密度回路基板の代表的なものとして厚膜多層基板がある。この厚膜多層基板は通常、アルミナ基板上に内層導体が形成され、さらにその上に１つ若しくは複数の絶縁層が形成される。最も表層側にある絶縁層の表面には、所定の配線パターンを有する表層導体が形成され、その表層導体上に各種電子部品が搭載される。また、内層基板と表層基板と間には、それらを繋ぐビィアホールが形成され、同ビィアホールには前記内層導体と表層導体とを電気的に接続するビィアホール導体が充填されていた。このビィアホール導体として、一般には高温（約８５０℃）で焼成されるＡｇ系導体材料が使用されていた。
【０００３】
【発明が解決しようとする課題】
しかし、既存の厚膜多層基板においては、以下に示す問題が生ずる。つまり、上記従来の厚膜多層基板では、ビィアホール導体として使用されるＡｇ系導体材料の熱収縮率が高く（約４０〜５０％）、焼成時の冷却によりビィアホール導体自身に残留応力が発生する。この場合、その後の冷熱耐久において、ビィアホール部でクラックが発生し当該クラックに伴い断線する等、ビィアホール部の信頼性が著しく低下するおそれがあった。またこうした問題は、基板上に電子部品をはんだ付けする際などに顕著に現れるため、既存の厚膜多層基板としては、図１０に示すように、はんだ付け部（表層導体のランド部）とビィアホール部とを離間させなければならないといった構成が強いられていた。
【０００４】
即ち、図１０において、アルミナ基板３１上には内層導体３２が形成され、さらにその上の絶縁層３３上には表層導体３４が形成されている。内層導体３２と表層導体３４とは、ビィアホール導体３５を介して電気的に接続されている。内層導体３２、表層導体３４及びビィアホール導体３５はいずれも、約８５０℃で高温焼成されるＡｇ系導体材料により構成されている。そして、電子部品としてのフリップチップ３６は、はんだ接合材３７を介して表層導体３４に接続されている。このとき、はんだ接合部（表層導体３４のランド部）とビィアホール導体３５とは相互の熱的影響を避けるために離間して設けられている。なお、図中の符号３８は保護ガラス材である。
【０００５】
以上図１０の構成は、チップ３６及びアルミナ基板３１の各々の熱膨張係数の違いと、前記ビィアホール導体３５の焼成後における残留応力とに起因して発生する問題、即ち、当該ビィアホール導体３５に発生するクラック等の問題を防止するためのものであったが、かかる構成では、必然として基板サイズが大きくなり、高コスト化を招くといった別の問題が生じることとなる。従って、こうした基板の構成では、近年における回路基板の高密度実装の要望に十分に応えられるものではなかった。
【０００６】
他方で、回路基板の高密度実装の要望に伴い、ビィアホール導体上（当該導体上にある表層導体のランド部上）にフリップチップのような電子部品を直接搭載しようとした場合には、隣り合う表層導体とビィアホール導体とが短絡（ショート）する等の問題を招く。これを図１１を用いて説明する。図１１において、アルミナ基板４１上には内層導体４２及び絶縁層４３が形成され、内層導体４２と表層導体４５とはビィアホール導体４４により電気的に接続されている（なお、各導体４２，４４，４５はいずれもＡｇ系導体材料からなる）。かかる場合には、ビィアホールピッチが狭いためにビィアホール導体４４と表層導体４５との印刷ズレが生じ易く、この印刷ズレに起因して隣り合う導体間のショート不良や、Ａｇ系導体のマイグレーションによるリーク不良が発生する等の問題を招く。
【０００７】
本発明は、上記問題に着目してなされたものであって、その目的とするところは、高コスト化を招くことなくビィアホール部の信頼性を向上させ、且つ高密度実装を可能とすることができる厚膜多層基板を提供することである。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明では、表層導体と内層導体とを電気的に接続する第１のビィアホール及び同第１のビィアホールの位置に一致するように積層された第２のビィアホールを有する厚膜多層基板において、前記内層導体と電気的に接続され、内層側の絶縁層に充填される第１のビィアホール導体は、ポーラス状であり、前記内層導体よりも熱収縮率が小さく形成され、前記表層導体と、最も表層側の絶縁層に充填される第２のビィアホール導体とが、前記内層導体の焼成温度よりも低い温度で焼成され、熱収縮率が２０％未満である低温焼成導体により一体成形されていることを特徴としている。要するに、既述した従来技術のようにビィアホール導体として、高温焼成されるＡｇ系導体材料を用いると、熱収縮率が高いために残留応力が発生し、クラック発生の原因となる。これに対して、本発明の構成によれば、熱収縮率を２０％未満に低減することができるため、クラック発生等の不具合が抑制できる。また、表層導体とビィアホール導体とが一体成形されるため、印刷ズレによる導体間ショートといった不具合も解消できる。その結果、高コスト化を招くことなくビィアホール部の信頼性を向上させ、且つ高密度実装を可能とすることができるという優れた効果を得ることができる。
【００１２】
因みに、Ｃｕ系の低温焼成導体として「Ｄｕｐｏｎｔ社製６００２Ｆ」を用いた実験結果によれば、熱収縮率を２０％未満に抑えることができ、信頼性の高い厚膜多層基板を提供できることが確認された。また、はんだの濡れ性にも優れ、安定したハンダ付けを行なうことができる他、絶縁層との密着強度も高いことが確認された。
【００１６】
【発明の実施の形態】
（第１の実施の形態）
以下、この発明を具体化した第１の実施の形態を図１〜図４に従って説明する。図１には、本実施の形態における厚膜多層基板の断面構造を示す。同図において、アルミナ基板１上には、Ａｇ系導体材料からなる内層導体２が所定の配線パターンにて形成され、さらにその上には例えば結晶化ガラスからなる絶縁層３が形成されている。
【００１７】
絶縁層３には、複数箇所にビィアホール４が形成されており、このビィアホール４には、低温焼成導体としてのＣｕ系導体材料（本実施の形態では、Ｄｕｐｏｎｔ社製６００２Ｆ）からなるビィアホール導体５が充填されている。また、絶縁層３の表面には、所定の配線パターンを有する表層導体６が前記ビィアホール導体５と同材料（前記Ｄｕｐｏｎｔ社製６００２Ｆ）にて一体成形されている。
【００１８】
表層導体６に設けられたランド部（電極接続部）６ａ上には、はんだ接合材７が配置され、このはんだ接合材７により例えばフリップチップのような電子部品８の電極９がはんだ付けされている。
【００１９】
次に、厚膜多層基板の製造方法を説明する。
先ずは、図２に示すように、アルミナ基板１上に内層導体２を形成する。具体的には、Ａｇ系の導体ペーストをスクリーン印刷し、これを大気中１２０℃の雰囲気で１０分間乾燥した後、約８５０℃で１０分間焼成する。
【００２０】
その後、図３に示すように、アルミナ基板１及び内層導体２上に結晶化ガラスからなる絶縁層３をスクリーン印刷する。このとき、絶縁層３には、図示するように複数箇所にビィアホール４が形成される。そして、これを大気中１２０℃の雰囲気で１０分間乾燥した後、約８５０℃で１０分間焼成する。ここで、所望の耐圧を確保するため、印刷・乾燥・焼成を繰り返し、絶縁層３を厚くしてもよい。
【００２１】
さらに、図４に示すように、所定の配線パターンにてＣｕ系の導体ペーストをスクリーン印刷し、表層導体６を形成する。このとき、表層導体６の印刷と同時にビィアホール４内にビィアホール導体５が充填される。そして、このビィアホール導体５及び表層導体６の一体成形物を窒素雰囲気中、約６００℃で１０分間焼成する。
【００２２】
その後、表層導体６に設けられたランド部６ａにはんだ接合材７を配置し、そのはんだ接合材７により電子部品８をはんだ付けする。こうした一連の工程により図１に示す回路基板が完成する。
【００２３】
以上本実施の形態によれば、以下に示す効果が得られる。
（ａ）本実施の形態では、ビィアホール導体５並びに表層導体６として、内層導体（Ａｇ系導体材料）２の焼成温度よりも低い温度（約６００℃）で焼成されるＣｕ系導体材料を用いた。この構成によれば、高温焼成されるＡｇ系導体材料を用いた従来品と比較して、ビィアホール部の熱収縮率を大幅に低減することができるため、当該部位におけるクラック発生等の不具合が抑制できる。また、ビィアホール導体５と表層導体６とが一体成形されるため、印刷ズレによる導体間ショートといった不具合も解消できる。その結果、高コスト化を招くことなくビィアホール部の信頼性を向上させ、且つ高密度実装を可能とすることができる。即ち、ランドピッチの狭いフリップチップのような電子部品にも好適に適用できる。
【００２４】
（ｂ）また、ビィアホール導体５及び表層導体６をＣｕ系導体材料により構成したため、Ａｇ系導体材料を用いた場合とは異なり、マイグレーションに起因した不具合が解消できる。
【００２５】
（ｃ）特に本発明者によって実施された、Ｄｕｐｏｎｔ社製６００２Ｆを用いた実験結果によれば、ビィアホール部の熱収縮率を２０％未満にまで抑えることができ、信頼性の高い厚膜多層基板を提供できることが確認された。また、はんだの濡れ性にも優れ、安定したハンダ付けを行なうことができる他、絶縁層３との密着強度も高いことが確認された。
【００２６】
（ｄ）さらに、本実施の形態における厚膜多層基板の製造方法によれば、既述した優れた効果を有する厚膜多層基板を容易に作製することができる。この場合、表層導体６とビィアホール導体５とが同時に形成できるため、工数が削減でき、コスト低減にも貢献できる。
【００２７】
（第２の実施の形態）
次に、本発明における第２の実施の形態を説明する。本実施の形態の厚膜多層基板は、絶縁層の厚みが厚い場合に、ビィアホール導体を１回の印刷で穴埋めできない場合のものであって、その製造手順を図５〜図９を用いて説明する。
【００２８】
先ずは、図５及び図６に示すように、アルミナ基板１１上にＡｇ系導体材料からなる内層導体１２を所定の印刷、乾燥及び焼成工程により形成すると共に、第１のビィアホール１４を形成する絶縁層１３を所定の印刷、乾燥及び焼成工程により形成する（第１の実施の形態における図２及び図３と同様）。
【００２９】
さらに、図７に示すように、前記第１のビィアホール１４に第１のビィアホール導体１５を充填する。この第１のビィアホール導体１５は、ポーラス状のＡｇ系導体材料からなり、内層導体１２に用いられるＡｇ系導体材料と比較してその焼成収縮率が小さいものとなっている。
【００３０】
その後、図８に示すように、前記絶縁層１３の上に、第２のビィアホール１７を形成する絶縁層１６を所定の印刷、乾燥及び焼成工程により形成する。この第２のビィアホール１７は、前記第１のビィアホール１４の位置に一致するように設けられている。そして、所定の配線パターンにてＣｕ系の導体ペーストをスクリーン印刷し、表層導体１９を形成する。このとき、表層導体１９の印刷と同時に第２のビィアホール１７内に第２のビィアホール導体１８が充填される。そして、この第２のビィアホール導体１８及び表層導体１９の一体成形物を窒素雰囲気中、約６００℃で１０分間焼成する。
【００３１】
その後、表層導体１９に設けられたランド部（電極接続部）１９ａにはんだ接合材を介して電子部品がはんだ付けされる。こうした一連の工程により所望の回路基板が完成する。
【００３２】
以上第２の実施の形態における厚膜多層基板及びその製造方法よれば、第１の実施の形態と同様に、高コスト化を招くことなくビィアホール部の信頼性を向上させ、且つ高密度実装を可能とすることができるといった優れた効果が得られる。
【００３３】
なお、本発明は、上記実施の形態の他に次の形態にて実現できる。
（１）本発明は、既述したような高密度実装のフリップチップだけでなく、リード線が取り出されているような電子部品、例えばＱＦＰ（Quad Flat Package ）等にも適用できる。この場合、リード線のはんだ付け部において残留応力が緩和され、当該部位で電気的な断絶が生じることもない。
【００３４】
（２）上記実施の形態では、低温焼成導体としてＣｕ系導体材料を用いたが、これを変更してもよい。例えばＡｇ系の低温焼成導体（京都エレックス株式会社製、ＤＤ−１０５０）を用いて構成してもよい。この材料で推奨される焼成温度は約５８０℃である。かかる場合にも、熱収縮率が従来品に比べて大幅に低減でき、既述の効果を得ることができる。また、はんだ濡れ性も良好で、且つ絶縁層との密着強度をも高めることができる。
【００３５】
要は、内層導体の焼成温度よりも低い温度で焼成される低温焼成導体をビィアホール導体及び表層導体に用いる構成であれば、任意に具体化できる。この場合、低温焼成導体の焼成温度は、５００〜７００℃の範囲内で設定されるのが望ましい。
【００３６】
（３）上記第１の実施の形態ではビィアホール導体を１層で形成し、第２の実施の形態ではビィアホール導体を２層で形成したが、絶縁層の厚みやビィアホール導体穴埋め状態によっては、上記ビィアホール導体を３層以上設けてもよい。要は、最も表層側の絶縁層に充填されるビィアホール導体と表層導体とが一体成形されるものであれば、任意に変更して実現できる。
【図面の簡単な説明】
【図１】第１の実施の形態における厚膜多層基板を示す断面図。
【図２】第１の実施の形態における厚膜多層基板の製造工程を説明するための断面図。
【図３】第１の実施の形態における厚膜多層基板の製造工程を説明するための断面図。
【図４】第１の実施の形態における厚膜多層基板の製造工程を説明するための断面図。
【図５】第２の実施の形態における厚膜多層基板の製造工程を説明するための断面図。
【図６】第２の実施の形態における厚膜多層基板の製造工程を説明するための断面図。
【図７】第２の実施の形態における厚膜多層基板の製造工程を説明するための断面図。
【図８】第２の実施の形態における厚膜多層基板の製造工程を説明するための断面図。
【図９】第２の実施の形態における厚膜多層基板の製造工程を説明するための断面図。
【図１０】従来技術における厚膜多層基板を示す断面図。
【図１１】従来技術における厚膜多層基板を示す断面図。
【符号の説明】
１…アルミナ基板、２…内層導体、３…絶縁層、４…ビィアホール、５…ビィアホール導体、６…表層導体、１１…アルミナ基板、１２…内層導体、１６…絶縁層（第２のビィアホールを形成する絶縁層）、１７…ビィアホール（第２のビィアホール）、１８…ビィアホール導体（第２のビィアホール導体）、１９…表層導体。
Claims (1)
- 表層導体と内層導体とを電気的に接続する第１のビィアホール及び同第１のビィアホールの位置に一致するように積層された第２のビィアホールを有する厚膜多層基板において、
前記内層導体と電気的に接続され、内層側の絶縁層に充填される第１のビィアホール導体は、ポーラス状であり、前記内層導体よりも熱収縮率が小さく形成され、
前記表層導体と、最も表層側の絶縁層に充填される第２のビィアホール導体とが、前記内層導体の焼成温度よりも低い温度で焼成され、熱収縮率が２０％未満である低温焼成導体により一体成形されていることを特徴とする厚膜多層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25586796A JP3931360B2 (ja) | 1996-09-27 | 1996-09-27 | 厚膜多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25586796A JP3931360B2 (ja) | 1996-09-27 | 1996-09-27 | 厚膜多層基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10107433A JPH10107433A (ja) | 1998-04-24 |
| JP3931360B2 true JP3931360B2 (ja) | 2007-06-13 |
Family
ID=17284687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25586796A Expired - Fee Related JP3931360B2 (ja) | 1996-09-27 | 1996-09-27 | 厚膜多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3931360B2 (ja) |
-
1996
- 1996-09-27 JP JP25586796A patent/JP3931360B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10107433A (ja) | 1998-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100277400B1 (ko) | 기판 및 세라믹패키지 | |
| JP3325351B2 (ja) | 半導体装置 | |
| JP3237258B2 (ja) | セラミック多層配線基板 | |
| US5383093A (en) | Hybrid integrated circuit apparatus | |
| US4472762A (en) | Electronic circuit interconnection system | |
| US4546406A (en) | Electronic circuit interconnection system | |
| JP3931360B2 (ja) | 厚膜多層基板 | |
| US7417318B2 (en) | Thick film circuit board, method of producing the same and integrated circuit device | |
| JP2006140513A (ja) | セラミック多層基板の製造方法 | |
| JPS63141388A (ja) | 厚膜回路基板の製造方法 | |
| JP2961859B2 (ja) | 多層セラミック基板 | |
| JP2000188475A (ja) | セラミック多層基板の製造方法 | |
| JPH06310861A (ja) | セラミック多層基板におけるサーマルビアの形成方法 | |
| JP2000058995A (ja) | セラミック回路基板及び半導体モジュール | |
| JP2002100880A (ja) | 多層回路基板 | |
| JPH0432297A (ja) | 多層配線基板及びその製造方法 | |
| JPS595977Y2 (ja) | 集積回路の塔載装置 | |
| JP3188911B2 (ja) | 多層セラミック基板及びその作製方法、並びに半導体パッケージ | |
| JP2001326301A (ja) | セラミック電子部品および電子装置 | |
| US20020050405A1 (en) | Multilayer printed wiring board, method of producing same, mounting substrate and electronics | |
| JPH03116797A (ja) | 厚膜表面実装回路 | |
| JP2842707B2 (ja) | 回路基板 | |
| JPH0636601Y2 (ja) | 回路基板 | |
| JP3695769B2 (ja) | 厚膜回路基板の製造方法 | |
| JPH04293298A (ja) | 厚膜多層回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070305 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |