JPH04293298A - 厚膜多層回路基板 - Google Patents
厚膜多層回路基板Info
- Publication number
- JPH04293298A JPH04293298A JP5885991A JP5885991A JPH04293298A JP H04293298 A JPH04293298 A JP H04293298A JP 5885991 A JP5885991 A JP 5885991A JP 5885991 A JP5885991 A JP 5885991A JP H04293298 A JPH04293298 A JP H04293298A
- Authority
- JP
- Japan
- Prior art keywords
- conductor wiring
- thick film
- layer
- multilayer circuit
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title 1
- 239000004020 conductor Substances 0.000 claims abstract description 73
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052802 copper Inorganic materials 0.000 claims abstract description 37
- 239000010949 copper Substances 0.000 claims abstract description 37
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052737 gold Inorganic materials 0.000 claims abstract description 32
- 239000010931 gold Substances 0.000 claims abstract description 32
- 239000000463 material Substances 0.000 claims abstract description 18
- 238000009413 insulation Methods 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract 1
- 238000010304 firing Methods 0.000 description 24
- 238000000034 method Methods 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 239000012212 insulator Substances 0.000 description 7
- 238000005476 soldering Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- ZFZQOKHLXAVJIF-UHFFFAOYSA-N zinc;boric acid;dihydroxy(dioxido)silane Chemical compound [Zn+2].OB(O)O.O[Si](O)([O-])[O-] ZFZQOKHLXAVJIF-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は厚膜多層回路基板に関す
る。
る。
【０００２】
【従来の技術】厚膜多層回路基板では、チップコンデン
サやミニモールドトランジスタ等の電子部品を良好に半
田付けできるように、半田濡れ性に優れ、半田食われの
少ない銅導体によって多層導体配線を形成することが行
なわれている。図２は、前記厚膜多層回路基板の従来例
を示す断面図である。
サやミニモールドトランジスタ等の電子部品を良好に半
田付けできるように、半田濡れ性に優れ、半田食われの
少ない銅導体によって多層導体配線を形成することが行
なわれている。図２は、前記厚膜多層回路基板の従来例
を示す断面図である。
【０００３】即ち、図中の１は、絶縁基材である。前記
絶縁基材１上には、４層の銅導体配線層２からなる多層
導体配線が形成されている。前記４層の銅導体配線層２
間には、それぞれ絶縁体層３が介在されている。前記各
絶縁体層３には、その上下の銅導体配線層２を接続する
ビアホールが形成されている。
絶縁基材１上には、４層の銅導体配線層２からなる多層
導体配線が形成されている。前記４層の銅導体配線層２
間には、それぞれ絶縁体層３が介在されている。前記各
絶縁体層３には、その上下の銅導体配線層２を接続する
ビアホールが形成されている。
【０００４】かかる厚膜多層回路基板は、次のように製
造される。まず、前記絶縁基材１上に銅ペーストを印刷
した後、窒素中で焼成して１層目の銅導体配線層２を形
成する。つづいて、前記銅導体配線層２上に絶縁体ペー
ストを印刷した後、窒素中で焼成して１層目の絶縁体層
３を形成する。こうした銅ペーストの印刷，焼成工程と
絶縁体ペーストの印刷，焼成工程とを交互に繰り返すこ
とにより前記厚膜多層回路基板を製造する。
造される。まず、前記絶縁基材１上に銅ペーストを印刷
した後、窒素中で焼成して１層目の銅導体配線層２を形
成する。つづいて、前記銅導体配線層２上に絶縁体ペー
ストを印刷した後、窒素中で焼成して１層目の絶縁体層
３を形成する。こうした銅ペーストの印刷，焼成工程と
絶縁体ペーストの印刷，焼成工程とを交互に繰り返すこ
とにより前記厚膜多層回路基板を製造する。
【０００５】しかしながら、上述した従来の厚膜多層回
路基板では、その製造時に焼成が繰り返されるために特
に下層の銅導体配線層２が絶縁体層３中に拡散して絶縁
性の低下を招くという問題点があった。
路基板では、その製造時に焼成が繰り返されるために特
に下層の銅導体配線層２が絶縁体層３中に拡散して絶縁
性の低下を招くという問題点があった。
【０００６】
【発明が解決しようとする課題】本発明は、従来の問題
点を解決するためになされたもので、半田付けを良好に
行なうことができ、かつ製造時に焼成が繰り返されるこ
とによる導体配線間の絶縁性の低下を防止した厚膜多層
回路基板を提供しようとするものである。
点を解決するためになされたもので、半田付けを良好に
行なうことができ、かつ製造時に焼成が繰り返されるこ
とによる導体配線間の絶縁性の低下を防止した厚膜多層
回路基板を提供しようとするものである。
【０００７】
【課題を解決するための手段】本発明は、絶縁体層を介
在した多数の導体配線層を絶縁基材上に積層した厚膜多
層回路基板において、前記多数の導体配線層が前記絶縁
基材上に形成した１層以上の金導体配線層と前記金導体
配線層上に形成した１層以上の銅導体配線層とからなる
ことを特徴とする厚膜多層回路基板である。前記絶縁基
材としては、例えばアルミナ基材などが挙げられる。
在した多数の導体配線層を絶縁基材上に積層した厚膜多
層回路基板において、前記多数の導体配線層が前記絶縁
基材上に形成した１層以上の金導体配線層と前記金導体
配線層上に形成した１層以上の銅導体配線層とからなる
ことを特徴とする厚膜多層回路基板である。前記絶縁基
材としては、例えばアルミナ基材などが挙げられる。
【０００８】前記金導体配線層は、金ペーストを印刷し
た後、これを焼成することにより形成される。なお、金
導体からなるワイヤボンディング用パッドを前記絶縁基
材上に形成する場合には前記金導体配線層をワイヤボン
ディング用パッドと同時に形成させることが可能である
。
た後、これを焼成することにより形成される。なお、金
導体からなるワイヤボンディング用パッドを前記絶縁基
材上に形成する場合には前記金導体配線層をワイヤボン
ディング用パッドと同時に形成させることが可能である
。
【０００９】前記銅導体配線層は、銅ペーストを印刷し
た後、これを焼成することにより形成される。かかる銅
導体配線層の層数は、導体配線層を４層以上とした場合
、導体配線間の絶縁性の低下をより確実に防止する観点
から３層以下にすることが望ましい。より好ましい銅導
体配線層の層数は、２層以下である。この場合、導体配
線層は３層以上となる。上述した厚膜多層回路基板は、
例えば次のような方法により製造される。
た後、これを焼成することにより形成される。かかる銅
導体配線層の層数は、導体配線層を４層以上とした場合
、導体配線間の絶縁性の低下をより確実に防止する観点
から３層以下にすることが望ましい。より好ましい銅導
体配線層の層数は、２層以下である。この場合、導体配
線層は３層以上となる。上述した厚膜多層回路基板は、
例えば次のような方法により製造される。
【００１０】まず、絶縁基材上に金ペーストを印刷した
後、焼成して金導体配線層を形成する。つづいて、前記
金導体配線層上に例えばホウケイ酸系ガラスペーストや
ホウケイ酸亜鉛系ガラスペースト等からなる絶縁体ペー
ストを印刷した後、焼成して絶縁体層を形成する。こう
した金ペーストの印刷，焼成工程と絶縁体ペーストの印
刷，焼成工程によって絶縁基材上に１層以上の金導体配
線層を形成する。
後、焼成して金導体配線層を形成する。つづいて、前記
金導体配線層上に例えばホウケイ酸系ガラスペーストや
ホウケイ酸亜鉛系ガラスペースト等からなる絶縁体ペー
ストを印刷した後、焼成して絶縁体層を形成する。こう
した金ペーストの印刷，焼成工程と絶縁体ペーストの印
刷，焼成工程によって絶縁基材上に１層以上の金導体配
線層を形成する。
【００１１】次いで、前記金導体配線層上に前記絶縁体
層を介在させて銅ペーストを印刷した後、焼成して銅導
体配線層を形成する。更に銅導体配線層を形成する場合
、前記銅導体配線層上に絶縁体ペーストを印刷した後、
焼成して絶縁体層を形成する。こうした銅ペーストの印
刷，焼成工程と絶縁体ペーストの印刷，焼成工程によっ
て前記金導体配線層上に１層以上の銅導体配線層を形成
することにより、厚膜多層回路基板を製造する。
層を介在させて銅ペーストを印刷した後、焼成して銅導
体配線層を形成する。更に銅導体配線層を形成する場合
、前記銅導体配線層上に絶縁体ペーストを印刷した後、
焼成して絶縁体層を形成する。こうした銅ペーストの印
刷，焼成工程と絶縁体ペーストの印刷，焼成工程によっ
て前記金導体配線層上に１層以上の銅導体配線層を形成
することにより、厚膜多層回路基板を製造する。
【００１２】
【作用】本発明の厚膜多層回路基板によれば、前記絶縁
基材上に形成した１層以上の金導体配線層と前記金導体
配線層上に形成した１層以上の銅導体配線層とからなる
多数の導体配線層を積層したことにより、半田付けを良
好に行なうことができ、かつ製造時に焼成が繰り返され
ることによる導体配線間の絶縁性の低下を防止できる。
基材上に形成した１層以上の金導体配線層と前記金導体
配線層上に形成した１層以上の銅導体配線層とからなる
多数の導体配線層を積層したことにより、半田付けを良
好に行なうことができ、かつ製造時に焼成が繰り返され
ることによる導体配線間の絶縁性の低下を防止できる。
【００１３】即ち、前記金導体配線層は、絶縁体層との
反応性が低いことから焼成が繰り返しなされても銅導体
配線層と比べて絶縁体層中への拡散が進行し難い。その
結果、前記金導体配線層を焼成が繰り返しなされる下層
（絶縁基材側）に配置することによって、製造時に焼成
が繰り返されることによる導体配線間の絶縁性の低下を
防止できる。また、半田付け性の良い銅導体配線層を上
層に配置することによって、電子部品等を半田付けによ
り良好に実装できる。
反応性が低いことから焼成が繰り返しなされても銅導体
配線層と比べて絶縁体層中への拡散が進行し難い。その
結果、前記金導体配線層を焼成が繰り返しなされる下層
（絶縁基材側）に配置することによって、製造時に焼成
が繰り返されることによる導体配線間の絶縁性の低下を
防止できる。また、半田付け性の良い銅導体配線層を上
層に配置することによって、電子部品等を半田付けによ
り良好に実装できる。
【００１４】なお、前記銅導体配線層は、焼成回数が５
回（銅ペースト焼成３回、絶縁ペースト焼成２回）以内
であれば導体配線間の絶縁性を良好に維持することが可
能である。このため、導体配線層を４層以上とした場合
、前記銅導体配線層の層数を３層以下にすれば、導体配
線間の絶縁性の低下をより確実に防止できる。
回（銅ペースト焼成３回、絶縁ペースト焼成２回）以内
であれば導体配線間の絶縁性を良好に維持することが可
能である。このため、導体配線層を４層以上とした場合
、前記銅導体配線層の層数を３層以下にすれば、導体配
線間の絶縁性の低下をより確実に防止できる。
【００１５】
【実施例】以下、本発明を図面を参照して詳細に説明す
る。図１は、本発明の一実施例を示す厚膜多層回路基板
の断面図である。かかる厚膜多層回路基板を次のように
製造した。
る。図１は、本発明の一実施例を示す厚膜多層回路基板
の断面図である。かかる厚膜多層回路基板を次のように
製造した。
【００１６】まず、例えばアルミナからなる絶縁基材１
１上に金ペーストを印刷した後、空気中８００〜９００
℃程度で焼成して１層目の金導体配線層１２を形成する
。つづいて、絶縁体ペーストをビアホールとなる位置に
穴が形成されるように印刷した後、空気中８００〜９０
０℃程度で焼成して１層目の絶縁体層１３を形成する。 ひきつづき、前記金ペーストの印刷，焼成工程と前記絶
縁体ペーストの印刷，焼成工程を同様に繰り返して前記
１層目の金導体配線層１２とビアホールを通して接続し
た２層目の金導体配線層１２、及び２層目の絶縁体層１
３を形成する。次いで、前記２層目の絶縁体層１３上に
銅ペーストを印刷した後、窒素中６００℃程度で焼成し
て前記２層目の金導体配線層１２とビアホールを通して
接続した１層目の銅導体配線層１４を形成する。つづい
て、絶縁体ペーストをビアホールとなる位置に穴が形成
されるように印刷した後、窒素中６００℃程度で焼成し
て３層目の絶縁体層１５を形成する。ひきつづき、前記
銅ペーストの印刷，焼成工程を同様に繰り返して前記１
層目の銅導体配線層１４とビアホールを通して接続した
２層目の銅導体配線層１４を形成する。
１上に金ペーストを印刷した後、空気中８００〜９００
℃程度で焼成して１層目の金導体配線層１２を形成する
。つづいて、絶縁体ペーストをビアホールとなる位置に
穴が形成されるように印刷した後、空気中８００〜９０
０℃程度で焼成して１層目の絶縁体層１３を形成する。 ひきつづき、前記金ペーストの印刷，焼成工程と前記絶
縁体ペーストの印刷，焼成工程を同様に繰り返して前記
１層目の金導体配線層１２とビアホールを通して接続し
た２層目の金導体配線層１２、及び２層目の絶縁体層１
３を形成する。次いで、前記２層目の絶縁体層１３上に
銅ペーストを印刷した後、窒素中６００℃程度で焼成し
て前記２層目の金導体配線層１２とビアホールを通して
接続した１層目の銅導体配線層１４を形成する。つづい
て、絶縁体ペーストをビアホールとなる位置に穴が形成
されるように印刷した後、窒素中６００℃程度で焼成し
て３層目の絶縁体層１５を形成する。ひきつづき、前記
銅ペーストの印刷，焼成工程を同様に繰り返して前記１
層目の銅導体配線層１４とビアホールを通して接続した
２層目の銅導体配線層１４を形成する。
【００１７】こうして前記絶縁基材１１上に形成された
２層の金導体配線層１２と前記金導体配線層１２上に形
成された２層の銅導体配線層１４とからなる４層の導体
配線層が積層され、かつ前記４層の導体配線間にそれぞ
れビアホールを形成した絶縁体層１３，１５が介在され
た厚膜多層回路基板を製造する。
２層の金導体配線層１２と前記金導体配線層１２上に形
成された２層の銅導体配線層１４とからなる４層の導体
配線層が積層され、かつ前記４層の導体配線間にそれぞ
れビアホールを形成した絶縁体層１３，１５が介在され
た厚膜多層回路基板を製造する。
【００１８】このような構成の厚膜多層回路基板よれば
、金導体配線層１２が焼成時において絶縁体層１３中に
拡散し難いため、この金導体配線層１２を焼成が繰り返
しなされる下層に配置することによって、製造時に焼成
が繰り返されることによる導体配線間の絶縁性の低下を
防止できる。また、半田付け性の良い銅導体配線層１４
を上層に配置することによって、電子部品等を半田付け
により良好に実装できる。
、金導体配線層１２が焼成時において絶縁体層１３中に
拡散し難いため、この金導体配線層１２を焼成が繰り返
しなされる下層に配置することによって、製造時に焼成
が繰り返されることによる導体配線間の絶縁性の低下を
防止できる。また、半田付け性の良い銅導体配線層１４
を上層に配置することによって、電子部品等を半田付け
により良好に実装できる。
【００１９】
【発明の効果】以上詳述した如く、本発明によれば半田
付けを良好に行なうことができ、かつ製造時に焼成が繰
り返されることによる導体配線間の絶縁性の低下を防止
した高信頼性の厚膜多層回路基板を提供することができ
る。
付けを良好に行なうことができ、かつ製造時に焼成が繰
り返されることによる導体配線間の絶縁性の低下を防止
した高信頼性の厚膜多層回路基板を提供することができ
る。
【図１】本発明の一実施例を示す厚膜多層回路基板の断
面図
面図
【図２】従来の厚膜多層回路基板を示す断面図
１１…絶縁基材、１２…金導体配線層、１４…銅導体配
線層、１３，１５…絶縁体層。
線層、１３，１５…絶縁体層。
Claims (1)
- 【請求項１】 絶縁体層を介在した多数の導体配線層
を絶縁基材上に積層した厚膜多層回路基板において、前
記多数の導体配線層が前記絶縁基材上に形成した１層以
上の金導体配線層と前記金導体配線層上に形成した１層
以上の銅導体配線層とからなることを特徴とする厚膜多
層回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5885991A JPH04293298A (ja) | 1991-03-22 | 1991-03-22 | 厚膜多層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5885991A JPH04293298A (ja) | 1991-03-22 | 1991-03-22 | 厚膜多層回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04293298A true JPH04293298A (ja) | 1992-10-16 |
Family
ID=13096436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5885991A Pending JPH04293298A (ja) | 1991-03-22 | 1991-03-22 | 厚膜多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04293298A (ja) |
-
1991
- 1991-03-22 JP JP5885991A patent/JPH04293298A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3237258B2 (ja) | セラミック多層配線基板 | |
| JPH0697225A (ja) | 半導体装置 | |
| KR100489820B1 (ko) | 세라믹 다층기판 및 그 제조방법 | |
| JP4111222B2 (ja) | 表面実装型部品 | |
| US6338893B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| JP2873645B2 (ja) | セラミック多層配線基板の製造方法 | |
| JP2002043758A (ja) | 多層基板及びその製造方法 | |
| JPH04293298A (ja) | 厚膜多層回路基板 | |
| JPH06124850A (ja) | 積層複合電子部品 | |
| JP2000188475A (ja) | セラミック多層基板の製造方法 | |
| JP2001326301A (ja) | セラミック電子部品および電子装置 | |
| JP3289430B2 (ja) | セラミック多層基板及びその製造方法 | |
| JPS614267A (ja) | 三次元実装回路モジユ−ル | |
| JP3931360B2 (ja) | 厚膜多層基板 | |
| JP2842707B2 (ja) | 回路基板 | |
| JPS58186996A (ja) | 多層回路基板の製造方法 | |
| JPH08162765A (ja) | 多層プリント配線板 | |
| JPH06851Y2 (ja) | セラミック多層配線基板 | |
| JPH10163002A (ja) | チップ型電子部品とその製造方法 | |
| JP3250166B2 (ja) | 積層複合電子部品 | |
| JP2569716B2 (ja) | 多層厚膜ｉｃ基板の製造法 | |
| JPH08125335A (ja) | 厚膜印刷多層回路の形成方法 | |
| JP2551064B2 (ja) | セラミック多層基板の製造方法 | |
| JPS5992599A (ja) | 厚膜混成集積回路の製造方法 | |
| JPS60169194A (ja) | ハイブリツド集積回路用基板 |