JPH08125335A - 厚膜印刷多層回路の形成方法 - Google Patents
厚膜印刷多層回路の形成方法Info
- Publication number
- JPH08125335A JPH08125335A JP6260526A JP26052694A JPH08125335A JP H08125335 A JPH08125335 A JP H08125335A JP 6260526 A JP6260526 A JP 6260526A JP 26052694 A JP26052694 A JP 26052694A JP H08125335 A JPH08125335 A JP H08125335A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- forming
- circuit wiring
- thick film
- film printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】抵抗が低くはんだ付け性が良好な回路配線と、
低誘電率の緻密な絶縁層とを有する厚膜印刷多層回路の
形成方法を提供する。 【構成】基板１上に形成した下層回路配線２上に、非晶
質ガラスからなる絶縁層３を焼成により形成する工程
と、該絶縁層３の上に上層回路配線６を該絶縁層３の焼
成温度より低い温度で焼成して形成する工程とからな
る。
低誘電率の緻密な絶縁層とを有する厚膜印刷多層回路の
形成方法を提供する。 【構成】基板１上に形成した下層回路配線２上に、非晶
質ガラスからなる絶縁層３を焼成により形成する工程
と、該絶縁層３の上に上層回路配線６を該絶縁層３の焼
成温度より低い温度で焼成して形成する工程とからな
る。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器に使用される
低誘電率の厚膜印刷多層回路の形成方法に関する。
低誘電率の厚膜印刷多層回路の形成方法に関する。
【０００２】
【従来の技術】電子機器の高密度化、高速信号化にとも
ない、これら電子機器に使用される厚膜印刷多層回路に
おいて、その低誘電率化が求められている。
ない、これら電子機器に使用される厚膜印刷多層回路に
おいて、その低誘電率化が求められている。
【０００３】従来、この種の厚膜多層印刷回路は、通
常、次のようにして形成されていた。以下、図面に基づ
いて説明する。図４は、従来の厚膜印刷多層回路の一例
を示す断面図である。同図において、１はアルミナ等の
基板、２は下層回路配線、４は結晶化ガラスからなる絶
縁層、５は抵抗体、６は上層回路配線である。
常、次のようにして形成されていた。以下、図面に基づ
いて説明する。図４は、従来の厚膜印刷多層回路の一例
を示す断面図である。同図において、１はアルミナ等の
基板、２は下層回路配線、４は結晶化ガラスからなる絶
縁層、５は抵抗体、６は上層回路配線である。
【０００４】そして、図４に示す厚膜印刷多層回路の形
成方法は次の通りである。まず、アルミナ等の基板１を
準備し、その上に導電ペーストをスクリーン印刷し焼成
して下層回路配線２を形成した。その後、この下層回路
配線２の上に結晶化ガラスペーストをスクリーン印刷し
焼成して、結晶化ガラスからなる絶縁層４を形成した。
そして、この結晶化ガラスからなる絶縁層４の上に抵抗
体５を形成した後、導電ペーストをスクリーン印刷し焼
成して上層回路配線６を形成し、厚膜印刷多層回路を得
ていた。
成方法は次の通りである。まず、アルミナ等の基板１を
準備し、その上に導電ペーストをスクリーン印刷し焼成
して下層回路配線２を形成した。その後、この下層回路
配線２の上に結晶化ガラスペーストをスクリーン印刷し
焼成して、結晶化ガラスからなる絶縁層４を形成した。
そして、この結晶化ガラスからなる絶縁層４の上に抵抗
体５を形成した後、導電ペーストをスクリーン印刷し焼
成して上層回路配線６を形成し、厚膜印刷多層回路を得
ていた。
【０００５】なお、結晶化ガラスからなる絶縁層４に代
えて、非晶質ガラスと無機質フィラーからなる混合系の
絶縁層を用いる場合もあった。
えて、非晶質ガラスと無機質フィラーからなる混合系の
絶縁層を用いる場合もあった。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
厚膜印刷多層回路の場合、絶縁層として結晶化ガラス、
または非晶質ガラスと無機質フィラーの混合物を用いて
いるため、絶縁層の誘電率が結晶化ガラスの場合で１２
前後、非晶質ガラスと無機質フィラーの混合系の場合で
１３前後と比較的高く、厚膜印刷多層回路の高密度化、
高速信号化の妨げとなっていた。
厚膜印刷多層回路の場合、絶縁層として結晶化ガラス、
または非晶質ガラスと無機質フィラーの混合物を用いて
いるため、絶縁層の誘電率が結晶化ガラスの場合で１２
前後、非晶質ガラスと無機質フィラーの混合系の場合で
１３前後と比較的高く、厚膜印刷多層回路の高密度化、
高速信号化の妨げとなっていた。
【０００７】上記問題を解決するため、絶縁層に誘電率
の低い非晶質ガラスのみを用いる試みがなされている。
しかしながら、絶縁層である非晶質ガラスの上に上層回
路配線や抵抗体を形成するとき、絶縁層の形成温度と同
じ温度、即ち非晶質ガラスが軟化するような温度で焼成
して形成するため、下層回路配線と上層回路配線若しく
は抵抗体の間、または上層回路配線と抵抗体の間で電池
効果が起こって、絶縁層にブリスタが発生しやすくな
り、回路配線間が短絡したり信頼性が劣化するという問
題を有していた。また、絶縁層である非晶質ガラスが下
層回路配線または上層回路配線へ拡散して、これら回路
配線のはんだ付け性が悪くなったり、抵抗が高くなると
いう問題を有していた。
の低い非晶質ガラスのみを用いる試みがなされている。
しかしながら、絶縁層である非晶質ガラスの上に上層回
路配線や抵抗体を形成するとき、絶縁層の形成温度と同
じ温度、即ち非晶質ガラスが軟化するような温度で焼成
して形成するため、下層回路配線と上層回路配線若しく
は抵抗体の間、または上層回路配線と抵抗体の間で電池
効果が起こって、絶縁層にブリスタが発生しやすくな
り、回路配線間が短絡したり信頼性が劣化するという問
題を有していた。また、絶縁層である非晶質ガラスが下
層回路配線または上層回路配線へ拡散して、これら回路
配線のはんだ付け性が悪くなったり、抵抗が高くなると
いう問題を有していた。
【０００８】そこで、本発明の目的は、上記問題を解決
して、抵抗が低くはんだ付け性が良好な回路配線と、低
誘電率の緻密な絶縁層とを有する厚膜印刷多層回路の形
成方法を提供することにある。
して、抵抗が低くはんだ付け性が良好な回路配線と、低
誘電率の緻密な絶縁層とを有する厚膜印刷多層回路の形
成方法を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明の厚膜印刷多層回路の形成方法は、基板上に
形成した下層回路配線上に、非晶質ガラスからなる絶縁
層を焼成により形成する工程と、該絶縁層の上に上層回
路配線を該絶縁層の焼成温度より低い温度で焼成して形
成する工程とからなる。
め、本発明の厚膜印刷多層回路の形成方法は、基板上に
形成した下層回路配線上に、非晶質ガラスからなる絶縁
層を焼成により形成する工程と、該絶縁層の上に上層回
路配線を該絶縁層の焼成温度より低い温度で焼成して形
成する工程とからなる。
【００１０】また、基板上に形成した下層回路配線上
に、非晶質ガラスからなる絶縁層を焼成により形成する
工程と、該絶縁層の上に結晶化ガラスからなる絶縁層を
焼成により形成する工程と、該結晶化ガラスからなる絶
縁層の上に、上層回路配線を前記非晶質ガラスからなる
絶縁層の焼成温度より低い温度で焼成して形成する工程
とからなる。
に、非晶質ガラスからなる絶縁層を焼成により形成する
工程と、該絶縁層の上に結晶化ガラスからなる絶縁層を
焼成により形成する工程と、該結晶化ガラスからなる絶
縁層の上に、上層回路配線を前記非晶質ガラスからなる
絶縁層の焼成温度より低い温度で焼成して形成する工程
とからなる。
【００１１】さらに、基板上に形成した下層回路配線上
に、非晶質ガラスからなる絶縁層を焼成により形成する
工程と、該絶縁層の上に結晶化ガラスからなる絶縁層を
焼成により形成する工程と、該結晶化ガラスからなる絶
縁層の上に抵抗体を焼成により形成する工程と、上層回
路配線を前記非晶質ガラスからなる絶縁層の焼成温度よ
り低い温度で焼成して形成する工程とからなる。
に、非晶質ガラスからなる絶縁層を焼成により形成する
工程と、該絶縁層の上に結晶化ガラスからなる絶縁層を
焼成により形成する工程と、該結晶化ガラスからなる絶
縁層の上に抵抗体を焼成により形成する工程と、上層回
路配線を前記非晶質ガラスからなる絶縁層の焼成温度よ
り低い温度で焼成して形成する工程とからなる。
【００１２】
【作用】本発明の厚膜印刷多層回路の形成方法によれ
ば、非晶質ガラスからなる絶縁層の焼成温度より低い温
度で上層回路配線を形成する。したがって、非晶質ガラ
スの軟化および拡散が抑えられて、非晶質ガラス層中の
ブリスタの発生、回路配線抵抗の上昇、および回路配線
のはんだ付け性の低下が抑制される。
ば、非晶質ガラスからなる絶縁層の焼成温度より低い温
度で上層回路配線を形成する。したがって、非晶質ガラ
スの軟化および拡散が抑えられて、非晶質ガラス層中の
ブリスタの発生、回路配線抵抗の上昇、および回路配線
のはんだ付け性の低下が抑制される。
【００１３】また、上層回路配線と非晶質ガラスからな
る絶縁層との間に結晶化ガラス層を形成することによ
り、上層回路配線の接着強度が向上する。
る絶縁層との間に結晶化ガラス層を形成することによ
り、上層回路配線の接着強度が向上する。
【００１４】さらに、抵抗体と非晶質ガラスからなる絶
縁層との間に結晶化ガラス層を形成することにより、抵
抗値のばらつきが減少する。
縁層との間に結晶化ガラス層を形成することにより、抵
抗値のばらつきが減少する。
【００１５】
【実施例】以下、本発明の厚膜印刷多層回路の形成方法
の実施例を、図面に基づいて説明する。
の実施例を、図面に基づいて説明する。
【００１６】（実施例１）図１は、本発明の方法により
得られる厚膜印刷多層回路の一実施例を示す断面図であ
る。同図において、３は非晶質ガラスからなる絶縁層で
ある。その他は、図４と同様であるので同一番号を付
し、説明は省略する。
得られる厚膜印刷多層回路の一実施例を示す断面図であ
る。同図において、３は非晶質ガラスからなる絶縁層で
ある。その他は、図４と同様であるので同一番号を付
し、説明は省略する。
【００１７】次に、本実施例に示す厚膜印刷多層回路の
形成方法を示す。まず、基板１としてアルミナ基板を準
備し、その上にＡｇペーストをスクリーン印刷し、８５
０℃で焼成して下層回路配線２を形成した。その後、こ
の下層回路配線２の上にＳｉＯ2 −Ｂ2 Ｏ3 系非晶質ガ
ラスペーストをスクリーン印刷し、８５０℃で焼成して
絶縁層３を形成した。次に、絶縁層３の上にＣｕペース
トをスクリーン印刷し、Ｎ2 雰囲気中６００℃で焼成し
て上層回路配線６を形成して、図１に示す厚膜印刷多層
回路を完成させた。
形成方法を示す。まず、基板１としてアルミナ基板を準
備し、その上にＡｇペーストをスクリーン印刷し、８５
０℃で焼成して下層回路配線２を形成した。その後、こ
の下層回路配線２の上にＳｉＯ2 −Ｂ2 Ｏ3 系非晶質ガ
ラスペーストをスクリーン印刷し、８５０℃で焼成して
絶縁層３を形成した。次に、絶縁層３の上にＣｕペース
トをスクリーン印刷し、Ｎ2 雰囲気中６００℃で焼成し
て上層回路配線６を形成して、図１に示す厚膜印刷多層
回路を完成させた。
【００１８】以上のようにして形成した厚膜印刷多層回
路において、その絶縁層は、誘電率が５と従来の結晶化
ガラスを絶縁層とした場合の約１２と比較して低く、さ
らに、ブリスタの発生もなく緻密であった。また、絶縁
層を構成するガラス成分の拡散が抑えられて、回路配線
の抵抗の上昇は認められず、はんだ付け性も良好であっ
た。
路において、その絶縁層は、誘電率が５と従来の結晶化
ガラスを絶縁層とした場合の約１２と比較して低く、さ
らに、ブリスタの発生もなく緻密であった。また、絶縁
層を構成するガラス成分の拡散が抑えられて、回路配線
の抵抗の上昇は認められず、はんだ付け性も良好であっ
た。
【００１９】（実施例２）図２は、本発明の方法により
得られる厚膜印刷多層回路の他の実施例を示す断面図で
ある。同図において、３は非晶質ガラスからなる絶縁層
である。その他は、図４と同様であるので同一番号を付
し、説明は省略する。
得られる厚膜印刷多層回路の他の実施例を示す断面図で
ある。同図において、３は非晶質ガラスからなる絶縁層
である。その他は、図４と同様であるので同一番号を付
し、説明は省略する。
【００２０】次に、本実施例に示す厚膜印刷多層回路の
形成方法を示す。まず、基板１としてアルミナ基板を準
備し、その上にＡｇペーストをスクリーン印刷し、８５
０℃で焼成して下層回路配線２を形成した。その後、こ
の下層回路配線２の上にＳｉＯ2 −Ｂ2 Ｏ3 系非晶質ガ
ラスペーストをスクリーン印刷し、８５０℃で焼成して
絶縁層３を形成した。次に、この絶縁層３の上にＳｉＯ
2−Ａｌ2 Ｏ3 系の結晶化ガラスペーストをスクリーン
印刷し、８５０℃で焼成して結晶化ガラスからなる絶縁
層４を形成した。その後、この結晶化ガラスからなる絶
縁層４の上にＡｇペーストをスクリーン印刷し、６００
℃で焼成して上層回路配線６を形成して、図２に示す厚
膜印刷多層回路を完成させた。
形成方法を示す。まず、基板１としてアルミナ基板を準
備し、その上にＡｇペーストをスクリーン印刷し、８５
０℃で焼成して下層回路配線２を形成した。その後、こ
の下層回路配線２の上にＳｉＯ2 −Ｂ2 Ｏ3 系非晶質ガ
ラスペーストをスクリーン印刷し、８５０℃で焼成して
絶縁層３を形成した。次に、この絶縁層３の上にＳｉＯ
2−Ａｌ2 Ｏ3 系の結晶化ガラスペーストをスクリーン
印刷し、８５０℃で焼成して結晶化ガラスからなる絶縁
層４を形成した。その後、この結晶化ガラスからなる絶
縁層４の上にＡｇペーストをスクリーン印刷し、６００
℃で焼成して上層回路配線６を形成して、図２に示す厚
膜印刷多層回路を完成させた。
【００２１】以上のようにして形成した厚膜印刷多層回
路において、その絶縁層は、誘電率が５と従来の結晶化
ガラスを絶縁層とした場合の約１２と比較して低く、さ
らに、ブリスタの発生もなく緻密であった。また、絶縁
層を構成するガラス成分の拡散が抑えられて、回路配線
の抵抗の上昇は認められず、はんだ付け性も良好であっ
た。
路において、その絶縁層は、誘電率が５と従来の結晶化
ガラスを絶縁層とした場合の約１２と比較して低く、さ
らに、ブリスタの発生もなく緻密であった。また、絶縁
層を構成するガラス成分の拡散が抑えられて、回路配線
の抵抗の上昇は認められず、はんだ付け性も良好であっ
た。
【００２２】また、上層回路配線と非晶質ガラスからな
る絶縁層との間に、結晶化ガラスからなる絶縁層を形成
したことにより、結晶化ガラスを形成しない場合と比較
して、上層回路配線の接着強度が向上した。
る絶縁層との間に、結晶化ガラスからなる絶縁層を形成
したことにより、結晶化ガラスを形成しない場合と比較
して、上層回路配線の接着強度が向上した。
【００２３】（実施例３）図３は、本発明の方法により
得られる厚膜印刷多層回路の他の実施例を示す断面図で
ある。同図において、３は非晶質ガラスからなる絶縁層
である。その他は、図４と同様であるので同一番号を付
し、説明は省略する。
得られる厚膜印刷多層回路の他の実施例を示す断面図で
ある。同図において、３は非晶質ガラスからなる絶縁層
である。その他は、図４と同様であるので同一番号を付
し、説明は省略する。
【００２４】次に、本実施例に示す厚膜印刷多層回路の
形成方法を示す。まず、基板１としてアルミナ基板を準
備し、その上にＡｇペーストをスクリーン印刷し、８５
０℃で焼成して下層回路配線２を形成した。その後、こ
の下層回路配線２の上にＳｉＯ2 −Ｂ2 Ｏ3 系非晶質ガ
ラスペーストをスクリーン印刷し、８５０℃で焼成して
絶縁層３を形成した。次に、この絶縁層３の上にＳｉＯ
2−Ａｌ2 Ｏ3 系の結晶化ガラスペーストをスクリーン
印刷し、８５０℃で焼成して結晶化ガラスからなる絶縁
層４を形成した。その後、この結晶化ガラスからなる絶
縁層４の上にＲｕＯ2 系抵抗ペーストをスクリーン印刷
し、８５０℃で焼成して抵抗体５を形成した。次に、Ａ
ｇペーストをスクリーン印刷し、６００℃で焼成して上
層回路配線６を形成して、図３に示す厚膜印刷多層回路
を完成させた。
形成方法を示す。まず、基板１としてアルミナ基板を準
備し、その上にＡｇペーストをスクリーン印刷し、８５
０℃で焼成して下層回路配線２を形成した。その後、こ
の下層回路配線２の上にＳｉＯ2 −Ｂ2 Ｏ3 系非晶質ガ
ラスペーストをスクリーン印刷し、８５０℃で焼成して
絶縁層３を形成した。次に、この絶縁層３の上にＳｉＯ
2−Ａｌ2 Ｏ3 系の結晶化ガラスペーストをスクリーン
印刷し、８５０℃で焼成して結晶化ガラスからなる絶縁
層４を形成した。その後、この結晶化ガラスからなる絶
縁層４の上にＲｕＯ2 系抵抗ペーストをスクリーン印刷
し、８５０℃で焼成して抵抗体５を形成した。次に、Ａ
ｇペーストをスクリーン印刷し、６００℃で焼成して上
層回路配線６を形成して、図３に示す厚膜印刷多層回路
を完成させた。
【００２５】以上のようにして形成した厚膜印刷多層回
路において、その絶縁層は、誘電率が５と従来の結晶化
ガラスを絶縁層とした場合と比較して低く、さらに、ブ
リスタの発生もなく緻密であった。また、絶縁層を構成
するガラス成分の拡散が抑えられて、回路配線の抵抗の
上昇は認められず、はんだ付け性も良好であった。
路において、その絶縁層は、誘電率が５と従来の結晶化
ガラスを絶縁層とした場合と比較して低く、さらに、ブ
リスタの発生もなく緻密であった。また、絶縁層を構成
するガラス成分の拡散が抑えられて、回路配線の抵抗の
上昇は認められず、はんだ付け性も良好であった。
【００２６】また、抵抗体と非晶質ガラスからなる絶縁
層との間に結晶化ガラス層を形成したことにより、結晶
化ガラス層を形成しない場合と比較して、抵抗体の抵抗
値のばらつきが減少した。
層との間に結晶化ガラス層を形成したことにより、結晶
化ガラス層を形成しない場合と比較して、抵抗体の抵抗
値のばらつきが減少した。
【００２７】なお、上記実施例においては、下層回路配
線、非晶質ガラスからなる絶縁層、結晶化ガラスからな
る絶縁層および抵抗体を順次別々に焼成して形成してい
るが、これらを共焼成して、例えば下層回路配線と非晶
質ガラスからなる絶縁層等を同時焼成して、形成するこ
とも可能である。
線、非晶質ガラスからなる絶縁層、結晶化ガラスからな
る絶縁層および抵抗体を順次別々に焼成して形成してい
るが、これらを共焼成して、例えば下層回路配線と非晶
質ガラスからなる絶縁層等を同時焼成して、形成するこ
とも可能である。
【００２８】
【発明の効果】以上の説明で明らかなように、本発明の
厚膜印刷多層回路の形成方法によれば、非晶質ガラスか
らなる絶縁層の焼成温度より低い温度で上層回路配線を
形成するため、非晶質ガラスの軟化および拡散が抑えら
れて、非晶質ガラス層中のブリスタの発生、回路配線抵
抗の上昇、および回路配線のはんだ付け性の低下が抑制
される。
厚膜印刷多層回路の形成方法によれば、非晶質ガラスか
らなる絶縁層の焼成温度より低い温度で上層回路配線を
形成するため、非晶質ガラスの軟化および拡散が抑えら
れて、非晶質ガラス層中のブリスタの発生、回路配線抵
抗の上昇、および回路配線のはんだ付け性の低下が抑制
される。
【００２９】また、上層回路配線と非晶質ガラスからな
る絶縁層との間に結晶化ガラス層を形成することによ
り、上層回路配線の接着強度が向上する。
る絶縁層との間に結晶化ガラス層を形成することによ
り、上層回路配線の接着強度が向上する。
【００３０】さらに、抵抗体と非晶質ガラスからなる絶
縁層との間に結晶化ガラス層を形成することにより、抵
抗値のばらつきが減少する。
縁層との間に結晶化ガラス層を形成することにより、抵
抗値のばらつきが減少する。
【００３１】したがって、抵抗が低くはんだ付け性が良
好な回路配線と、低誘電率の緻密な絶縁層とを有する厚
膜印刷多層回路を得ることができる。
好な回路配線と、低誘電率の緻密な絶縁層とを有する厚
膜印刷多層回路を得ることができる。
【００３２】また、非晶質ガラスは、結晶化ガラスと比
較して流動性に富み、焼成によりポアの少ないものが得
られるため、厚膜印刷多層回路の絶縁層をより薄膜化す
ることができる。
較して流動性に富み、焼成によりポアの少ないものが得
られるため、厚膜印刷多層回路の絶縁層をより薄膜化す
ることができる。
【００３３】さらに、本発明の形成方法により得られる
非晶質ガラス層は緻密なため、薄膜の誘電体層としても
有用である。
非晶質ガラス層は緻密なため、薄膜の誘電体層としても
有用である。
【図１】本発明の厚膜印刷多層回路の一実施例を示す断
面図である。
面図である。
【図２】本発明の厚膜印刷多層回路の他の実施例を示す
断面図である。
断面図である。
【図３】本発明の厚膜印刷多層回路の他の実施例を示す
断面図である。
断面図である。
【図４】従来の厚膜印刷多層回路の一例を示す断面図で
ある。
ある。
１ 基板 ２ 下層回路配線 ３ 非晶質ガラスからなる絶縁層 ４ 結晶化ガラスからなる絶縁層 ５ 抵抗体 ６ 上層回路配線
Claims (3)
- 【請求項１】 基板上に形成した下層回路配線上に、非
晶質ガラスからなる絶縁層を焼成により形成する工程
と、該絶縁層の上に上層回路配線を該絶縁層の焼成温度
より低い温度で焼成して形成する工程とからなる厚膜印
刷多層回路の形成方法。 - 【請求項２】 基板上に形成した下層回路配線上に、非
晶質ガラスからなる絶縁層を焼成により形成する工程
と、該絶縁層の上に結晶化ガラスからなる絶縁層を焼成
により形成する工程と、該結晶化ガラスからなる絶縁層
の上に、上層回路配線を前記非晶質ガラスからなる絶縁
層の焼成温度より低い温度で焼成して形成する工程とか
らなる厚膜印刷多層回路の形成方法。 - 【請求項３】 基板上に形成した下層回路配線上に、非
晶質ガラスからなる絶縁層を焼成により形成する工程
と、該絶縁層の上に結晶化ガラスからなる絶縁層を焼成
により形成する工程と、該結晶化ガラスからなる絶縁層
の上に抵抗体を焼成により形成する工程と、上層回路配
線を前記非晶質ガラスからなる絶縁層の焼成温度より低
い温度で焼成して形成する工程とからなる厚膜印刷多層
回路の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6260526A JPH08125335A (ja) | 1994-10-25 | 1994-10-25 | 厚膜印刷多層回路の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6260526A JPH08125335A (ja) | 1994-10-25 | 1994-10-25 | 厚膜印刷多層回路の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08125335A true JPH08125335A (ja) | 1996-05-17 |
Family
ID=17349195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6260526A Pending JPH08125335A (ja) | 1994-10-25 | 1994-10-25 | 厚膜印刷多層回路の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08125335A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000059027A (ja) * | 1998-08-11 | 2000-02-25 | Sanyo:Kk | 多層基板の製造方法 |
| JP2007024615A (ja) * | 2005-07-14 | 2007-02-01 | Matsushita Electric Ind Co Ltd | 電子部品 |
-
1994
- 1994-10-25 JP JP6260526A patent/JPH08125335A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000059027A (ja) * | 1998-08-11 | 2000-02-25 | Sanyo:Kk | 多層基板の製造方法 |
| JP2007024615A (ja) * | 2005-07-14 | 2007-02-01 | Matsushita Electric Ind Co Ltd | 電子部品 |
| JP4544067B2 (ja) * | 2005-07-14 | 2010-09-15 | パナソニック株式会社 | 電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06224560A (ja) | セラミック多層配線基板 | |
| JPS62279695A (ja) | セラミツク多層配線基板 | |
| JPH08125335A (ja) | 厚膜印刷多層回路の形成方法 | |
| JPH06243716A (ja) | 銅ペースト | |
| JPH06244362A (ja) | 厚膜多層基板の製造方法 | |
| JPS6165465A (ja) | 厚膜多層基板における膜抵抗体の製造方法 | |
| JP4166360B2 (ja) | 誘電体ペースト及び多層基板 | |
| JP3093602B2 (ja) | セラミック回路基板の製造方法 | |
| JPS6045095A (ja) | 厚膜多層基板の製造方法 | |
| JP3289430B2 (ja) | セラミック多層基板及びその製造方法 | |
| JPH04293298A (ja) | 厚膜多層回路基板 | |
| JPH06244363A (ja) | 厚膜多層基板の製造方法 | |
| JPH0677665A (ja) | 多層回路基板及びその製法 | |
| JPH06318776A (ja) | 基板の形成パターン保護構造 | |
| JPH06232528A (ja) | 混成集積回路基板及びその製法 | |
| JPH0136995B2 (ja) | ||
| JPH0250638B2 (ja) | ||
| JPH07212047A (ja) | 低誘電率多層基板 | |
| JPH08250854A (ja) | 電子回路装置の製造方法 | |
| JPS60167496A (ja) | 厚膜多層回路基板の製造方法 | |
| JPS60171793A (ja) | 多層配線基板の製造方法 | |
| JP2005277436A (ja) | 厚膜多層基板の製造方法 | |
| JPS58186996A (ja) | 多層回路基板の製造方法 | |
| JPH0629660A (ja) | 多層配線基板の製造方法 | |
| JPH04326702A (ja) | 電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050111 |