JP4544067B2 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP4544067B2
JP4544067B2 JP2005205265A JP2005205265A JP4544067B2 JP 4544067 B2 JP4544067 B2 JP 4544067B2 JP 2005205265 A JP2005205265 A JP 2005205265A JP 2005205265 A JP2005205265 A JP 2005205265A JP 4544067 B2 JP4544067 B2 JP 4544067B2
Authority
JP
Japan
Prior art keywords
insulating layer
electrode
conductive substrate
reference potential
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005205265A
Other languages
English (en)
Other versions
JP2007024615A (ja
Inventor
裕昭 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005205265A priority Critical patent/JP4544067B2/ja
Publication of JP2007024615A publication Critical patent/JP2007024615A/ja
Application granted granted Critical
Publication of JP4544067B2 publication Critical patent/JP4544067B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Description

本発明は、導電性基板上に所定の電子回路を構成する電極を設け導電性基板の電位を電子回路の基準電位として用いる電子部品に関する。
従来、このような電子部品を形成するにあたっては図4に示されるようにステンレス基板などの導電性基板1上に部分的に結晶性ガラスからなる絶縁層2を設け、絶縁層2および導電性基板1の表面に適宜電子回路を構成するための電極3が設けられていた。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2003−97997号公報
しかしながら、電極3を形成する電極ペーストには導電性基板1との密着強度を上げるためのガラス成分が含まれており、焼成時のこのガラス成分が沈下してしまい、一端を基準電位に接続する実装部品4を実装するための電極というように導電性基板1に直接的に配置する電極3においては、沈下したガラス成分が基準電位に対する電気的導通を阻害する絶縁体5として作用してしまい、結果的に電子回路における基準電位を確保することが困難なものとなり電子部品の電気特性を劣化させてしまうという問題を有していた。
そこで、本発明はこのような問題を解決し、導電性基板上に電極を配置した電子部品における電気特性の向上を目的とする。
そして、この目的を達成するために本発明は、特に導電性基板による基準電位に接続する電極を絶縁層上と導電性基板上に跨り形成するとともに、絶縁層における前記導電性基板側部分を結晶性ガラスからなる第1絶縁層により形成し、この第1絶縁層の上面および側面を覆う絶縁層の上面部分および側面部分を非結晶性ガラスからなる第2絶縁層により形成した構成としたのである。
この構成によれば、基準電位を形成する導電性基板と、これに接続される電極と電気導電性を高めることができ、導電性基板上に電極を配置した電子部品における電気特性を向上させることが出来るのである。
以下、本発明の一実施形態について図を用いながら説明する。
図1は、ステンレスからなる導電性基板6上に図2に示すブリッジ回路7とこのブリッジ回路7の出力信号を処理する処理回路8とからなるセンサ回路を形成した歪みセンサを示したものであり、導電性基板6上にはブリッジ回路7を構成する歪み抵抗膜9や処理回路8を構成するチップコンデンサやチップインダクタなどの実装部品(特に図示せず)や電気配線用の電極10が適宜配置された構成となっている。なお、各電極10は回路構成する上で導電性基板6との電気絶縁性を確保すべく基本的に電極10と導電性基板6との間に絶縁層11が配置されている。
また、この歪みセンサにおいては実装部品12を介して基準電位に接続する回路構成があり、この部分の電極構成は図3に示すように実装部品12の実装性を考慮し主回路側の電極10aと基準電位側の電極10bの両方とも高さが等しくなるように絶縁層11上に配置され、基準電位側の電極10bは絶縁層11上に設けられた実装部品12の実装部分から基準電位を形成する導電性基板6表面に跨るように延出した構成となっている。
そして、この歪みセンサにおいてはセンサ回路を形成する電極10の電気絶縁性を確保するために設けられた絶縁層11を、導電性基板6側の第1絶縁層13とこの第1絶縁層13の上面および側面を覆う第2絶縁層14からなる2層構造とし、第1絶縁層13を結晶性ガラスで、また、第2絶縁層14を非結晶性ガラスにより形成した構成として歪みセンサの電気特性を向上させている。
すなわち、非結晶性ガラスは加熱により再溶融するという特徴を有することから、基準電位に接続する電極10bと接する絶縁層11部分を非結晶性ガラスからなる第2絶縁層14で形成することで、電極焼成時には第2絶縁層14を形成する非結晶性ガラスが再溶融し、電極10bの焼成時に沈下して絶縁体15として作用するガラス成分が第2絶縁層14を形成する非晶質ガラス中に拡散し易くなる。
つまり、この第2絶縁層14近傍に位置する電極領域におけるガラス成分が焼成段階において再溶融した第2絶縁層14中に拡散し易くなるため、この電極領域におけるガラス成分の密度が低減されることとなり電極10bと導電性基板6との電気導通性を高めることが出来るのである。
なお、この一実施形態では導電性基板6を用いた電子部品として歪みセンサを挙げて説明したが、本発明はこの一実施形態に限定されるものではなく、導電性基板6上に所定の電子回路を構成する電極10を設け導電性基板6の電位を電子回路の基準電位として用いる電子部品において同様の効果を奏するものである。
本発明は、導電性基板上に所定の電子回路を構成する電極を設け導電性基板の電位を電子回路の基準電位として用いる電子部品に関し、電子回路の電気特性を向上させることが出来るという効果を有し、特に導電性基板の歪みを利用する歪みセンサに有用である。
本発明の一実施形態における歪みセンサを示した上面図 同歪みセンサの回路構成を示す模式図 同歪みセンサの電極構造を示す模式図 従来の電子部品における電極構造を示す模式図
符号の説明
6 導電性基板
10a (第1の)電極
10b (第2の)電極
11 絶縁層
12 実装部品
13 第1絶縁層
14 第2絶縁層

Claims (1)

  1. 電子回路の基準電位を形成する導電性基板と、この導電性基板上に部分的に設けられた絶縁層と、前記絶縁層上に設けられて前記電子回路の一部を形成する第1の電極と、前記第1の電極とは分離されるとともに前記絶縁層上と前記導電性基板上に跨り設けられて前記電子回路の一部を形成する第2の電極と、前記第1、第2の電極に実装されて前記電子回路の一部を形成する実装部品とを備え、前記絶縁層における前記導電性基板側部分を結晶性ガラスからなる第1絶縁層により形成し、この第1絶縁層の上面および側面を覆う前記絶縁層の上面部分および側面部分を非結晶性ガラスからなる第2絶縁層より形成したことを特徴とする電子部品。
JP2005205265A 2005-07-14 2005-07-14 電子部品 Expired - Fee Related JP4544067B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005205265A JP4544067B2 (ja) 2005-07-14 2005-07-14 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005205265A JP4544067B2 (ja) 2005-07-14 2005-07-14 電子部品

Publications (2)

Publication Number Publication Date
JP2007024615A JP2007024615A (ja) 2007-02-01
JP4544067B2 true JP4544067B2 (ja) 2010-09-15

Family

ID=37785584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005205265A Expired - Fee Related JP4544067B2 (ja) 2005-07-14 2005-07-14 電子部品

Country Status (1)

Country Link
JP (1) JP4544067B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS623039A (ja) * 1985-06-29 1987-01-09 Toshiba Corp 絶縁層用材料
JPH06247742A (ja) * 1993-02-19 1994-09-06 Asahi Glass Co Ltd 電子部品
JPH08125335A (ja) * 1994-10-25 1996-05-17 Murata Mfg Co Ltd 厚膜印刷多層回路の形成方法
JPH08273437A (ja) * 1995-04-04 1996-10-18 Murata Mfg Co Ltd 絶縁ペースト及びそれを用いた厚膜印刷多層回路
JP2002043758A (ja) * 2000-07-21 2002-02-08 Murata Mfg Co Ltd 多層基板及びその製造方法
WO2004015384A1 (ja) * 2002-08-07 2004-02-19 Matsushita Electric Industrial Co., Ltd. 荷重センサ及びその製造方法、それに用いるペースト及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS623039A (ja) * 1985-06-29 1987-01-09 Toshiba Corp 絶縁層用材料
JPH06247742A (ja) * 1993-02-19 1994-09-06 Asahi Glass Co Ltd 電子部品
JPH08125335A (ja) * 1994-10-25 1996-05-17 Murata Mfg Co Ltd 厚膜印刷多層回路の形成方法
JPH08273437A (ja) * 1995-04-04 1996-10-18 Murata Mfg Co Ltd 絶縁ペースト及びそれを用いた厚膜印刷多層回路
JP2002043758A (ja) * 2000-07-21 2002-02-08 Murata Mfg Co Ltd 多層基板及びその製造方法
WO2004015384A1 (ja) * 2002-08-07 2004-02-19 Matsushita Electric Industrial Co., Ltd. 荷重センサ及びその製造方法、それに用いるペースト及びその製造方法

Also Published As

Publication number Publication date
JP2007024615A (ja) 2007-02-01

Similar Documents

Publication Publication Date Title
TWI738948B (zh) 包括分級配置的殼體的電源模組
JP6107080B2 (ja) 積層コンデンサ
JP2010518651A (ja) 多層素子及び多層素子を製造する方法
HK1129950A1 (en) Surface mountable lightemitting element
JP2006295158A (ja) 材料結合式で配設された端子要素を有するパワー半導体モジュール
US6856234B2 (en) Chip resistor
JP2010192605A5 (ja)
KR101734712B1 (ko) 파워모듈
JP5286150B2 (ja) 電力変換用半導体装置
JP2016076582A (ja) セラミック電子部品
JP4544067B2 (ja) 電子部品
JP5120450B2 (ja) 積層セラミック電子部品
JP2007329387A (ja) 半導体装置
WO2007020802A1 (ja) チップ抵抗器
JP3195208U (ja) 金属抵抗体
CN103681552B (zh) 功率半导体模块和用于制造功率半导体模块的方法
JP2003258107A5 (ja)
JP4487825B2 (ja) 温度検出素子
JP2007280919A (ja) 面実装型電流ヒューズおよびその製造方法
JP4266814B2 (ja) 接続端子構造
JP5741416B2 (ja) 電子部品の実装構造
JPWO2021100747A5 (ja)
JP2009065014A (ja) 積層型圧電アクチュエータ素子
JP6537766B2 (ja) チップ型電子部品
JP6064044B2 (ja) 外部接続部を有する多層デバイス、および外部接続部を有する多層デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080401

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100621

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees