JPS6165465A - 厚膜多層基板における膜抵抗体の製造方法 - Google Patents
厚膜多層基板における膜抵抗体の製造方法Info
- Publication number
- JPS6165465A JPS6165465A JP18756584A JP18756584A JPS6165465A JP S6165465 A JPS6165465 A JP S6165465A JP 18756584 A JP18756584 A JP 18756584A JP 18756584 A JP18756584 A JP 18756584A JP S6165465 A JPS6165465 A JP S6165465A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- lower layer
- layer
- trimming
- layer resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
- H01C17/242—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Plasma & Fusion (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、厚膜多層Ｕ板における膜抵抗体の製造方法
に係り、特に下層側に形成された抵抗体のトリミングを
容易にし、該抵抗体の抵抗値を正確に設定し得るように
したものに関する。
に係り、特に下層側に形成された抵抗体のトリミングを
容易にし、該抵抗体の抵抗値を正確に設定し得るように
したものに関する。
［発明の技術的背始］
周知のように、近時では、電子機器等の小形軽量化を図
るために、混成集積回路が多く使用されるようになって
きている。この混成集積回路は、一般に、絶縁基板に導
体材料及び抵抗材料を印刷してなる回路層の形成された
厚膜基板に、リード線のないチップタイプの受動素子や
能動素子を半田付けして構成されるものである。
るために、混成集積回路が多く使用されるようになって
きている。この混成集積回路は、一般に、絶縁基板に導
体材料及び抵抗材料を印刷してなる回路層の形成された
厚膜基板に、リード線のないチップタイプの受動素子や
能動素子を半田付けして構成されるものである。
ところで、上記のような厚膜基板においては、回路の高
密度実装化を図るために、回路層を絶縁層を介して多層
に形成することが行なわれている。
密度実装化を図るために、回路層を絶縁層を介して多層
に形成することが行なわれている。
第３図は、このような厚膜多層基板の従来の製造方法を
説明するだめのものである。まず、例えばアルミナ等の
セラミック材料で形成された絶縁基板１１上に、下層配
線導体１２．１３及び下層抵抗体１４を形成し、第１の
回路層１５を構成する。この下層配線導体１２．１３は
、例えば銀−パラジウム系ベース１−をスクリーン印刷
法で印刷し８００〜９００℃の高温で酸化雰囲気中で焼
成することにより形成される。また、上記下層抵抗体１
４は、例えば酸化ルテニウム系ペーストを上記と同様に
印刷・焼成することにより形成されるものである。そし
て、上記下層抵抗体１４に、例えばレーザトリミング法
やサンドブラスト法等にＪ二りトリミングを施して、そ
の抵抗値を設定する。
説明するだめのものである。まず、例えばアルミナ等の
セラミック材料で形成された絶縁基板１１上に、下層配
線導体１２．１３及び下層抵抗体１４を形成し、第１の
回路層１５を構成する。この下層配線導体１２．１３は
、例えば銀−パラジウム系ベース１−をスクリーン印刷
法で印刷し８００〜９００℃の高温で酸化雰囲気中で焼
成することにより形成される。また、上記下層抵抗体１
４は、例えば酸化ルテニウム系ペーストを上記と同様に
印刷・焼成することにより形成されるものである。そし
て、上記下層抵抗体１４に、例えばレーザトリミング法
やサンドブラスト法等にＪ二りトリミングを施して、そ
の抵抗値を設定する。
その後、上記第１の回路層１５上に、例えばガラス系ペ
ーストを印＄ｑ・焼成して絶縁層１６を形成し、該絶縁
層１６上に上記と同様にして上層配線導体１７〜１９及
び上層抵抗体２０を形成し第２の回路層２１を構成する
。そして、上記上層抵抗体２ｏにトリミングを施してそ
の抵抗値を設定し、ここに厚膜多層基板が構成されるも
のである。
ーストを印＄ｑ・焼成して絶縁層１６を形成し、該絶縁
層１６上に上記と同様にして上層配線導体１７〜１９及
び上層抵抗体２０を形成し第２の回路層２１を構成する
。そして、上記上層抵抗体２ｏにトリミングを施してそ
の抵抗値を設定し、ここに厚膜多層基板が構成されるも
のである。
［背景技術の問題点］
しかしながら、上記のような従来の厚膜多層基板の製造
方法では、下請抵抗体１４のトリミング終了後、つまり
下層抵抗体１４の抵抗値が設定された後に、絶縁層１６
や上層配線導体１７〜１９及び上層抵抗体２０等を形成
するために高温での焼成が繰り返されるので、下層抵抗
体１４の抵抗値がトリミング時の設定値から大きく変動
してしまうという問題が生じる。そして、特にこの抵抗
値の変動幅は、約７０％にも及ぶ場合があるため、下層
抵抗体１４としては、高精度の抵抗値が必要とされる回
路への適用ができないという不都合が生じるものである
。
方法では、下請抵抗体１４のトリミング終了後、つまり
下層抵抗体１４の抵抗値が設定された後に、絶縁層１６
や上層配線導体１７〜１９及び上層抵抗体２０等を形成
するために高温での焼成が繰り返されるので、下層抵抗
体１４の抵抗値がトリミング時の設定値から大きく変動
してしまうという問題が生じる。そして、特にこの抵抗
値の変動幅は、約７０％にも及ぶ場合があるため、下層
抵抗体１４としては、高精度の抵抗値が必要とされる回
路への適用ができないという不都合が生じるものである
。
また、下層抵抗体１４のトリミング工程と、上、膜抵抗
体２ｏのトリミング工程とを別個に行なっているため、
製造工程が煩雑になるという問題も有している。
体２ｏのトリミング工程とを別個に行なっているため、
製造工程が煩雑になるという問題も有している。
［発明の目的］
この発明は上記事情を考慮しなされたもので、下層側に
形成された抵抗体の抵抗値を変動させることなく正確に
設定し得るとともに、製造工程も簡易化し得る慟めて良
好な厚膜多層基板における膜抵抗体の製造方法を提供す
ることを目的とする。
形成された抵抗体の抵抗値を変動させることなく正確に
設定し得るとともに、製造工程も簡易化し得る慟めて良
好な厚膜多層基板における膜抵抗体の製造方法を提供す
ることを目的とする。
［発明の成田１
すなわら、この発明に係る厚膜多層基板における膜抵抗
体の製造方法は、絶縁基体上に抵抗体を含む第１の回路
層を形成する第１の工程と、この第１の工程の後前記第
１の回路層上に前記抵抗体のトリミング用の開口部を有
する絶縁層を形成する第２の工程と、この第２の工程の
後前記絶縁層上に第２の回路層を形成する第３の工程と
、この第３の工程の後前記絶縁層の開口部を介して前記
抵抗体のトリミングを行なう第４の工程とを具備するこ
とにより、下層側に形成された抵抗体の抵抗値を変動さ
せることなく正確に設定し得るとともに、製造工程も簡
易化し得るようにしたものである。
体の製造方法は、絶縁基体上に抵抗体を含む第１の回路
層を形成する第１の工程と、この第１の工程の後前記第
１の回路層上に前記抵抗体のトリミング用の開口部を有
する絶縁層を形成する第２の工程と、この第２の工程の
後前記絶縁層上に第２の回路層を形成する第３の工程と
、この第３の工程の後前記絶縁層の開口部を介して前記
抵抗体のトリミングを行なう第４の工程とを具備するこ
とにより、下層側に形成された抵抗体の抵抗値を変動さ
せることなく正確に設定し得るとともに、製造工程も簡
易化し得るようにしたものである。
［発明の実施例］
以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図及び第２図において、まず、例えば
アルミナ等のセラミック材料で形成された絶縁基板２２
上に、下層配線導体２３．２４及び下層抵抗体２５を形
成し、第１の回路層２６を構成する。この下層配線導体
２３．２４は、例えば銀−パラジウム系ペーストをスク
リーン印刷法で印刷し８００〜９００℃の＾諷で酸化１
を囲気中で焼成することにより形成される。また、上記
下層抵抗体２５は、例えば酸化ルテニウム系ペーストを
上記と同様に印刷・焼成することにより形成されるもの
である。
に説明する。第１図及び第２図において、まず、例えば
アルミナ等のセラミック材料で形成された絶縁基板２２
上に、下層配線導体２３．２４及び下層抵抗体２５を形
成し、第１の回路層２６を構成する。この下層配線導体
２３．２４は、例えば銀−パラジウム系ペーストをスク
リーン印刷法で印刷し８００〜９００℃の＾諷で酸化１
を囲気中で焼成することにより形成される。また、上記
下層抵抗体２５は、例えば酸化ルテニウム系ペーストを
上記と同様に印刷・焼成することにより形成されるもの
である。
その後、上記下ＷＪ抵抗体２５にトリミングを施すこと
なく、上記第１の回路層２６上に、例えばガラス系ペー
ストを印刷・焼成して、絶縁層２７を形成する。この場
合、上記絶縁層２７は、下層抵抗体２５のトリミング部
分に対応する位置に開口部２８を有するように形成され
、下層抵抗体２５のトリミング部分が開口部２８を介し
て外部に露出されるようになされている。
なく、上記第１の回路層２６上に、例えばガラス系ペー
ストを印刷・焼成して、絶縁層２７を形成する。この場
合、上記絶縁層２７は、下層抵抗体２５のトリミング部
分に対応する位置に開口部２８を有するように形成され
、下層抵抗体２５のトリミング部分が開口部２８を介し
て外部に露出されるようになされている。
そして、上記絶縁層２７上に、上記と同様にして上層配
線導体２９〜３１及び上層抵抗体３２を形成し第２の回
路層３３を構成する。その後、上記下層抵抗体２５に上
記開口部２８を介してトリミング（切り込み３４）を施
ずとともに、同時に、上層抵抗体３２にも１〜リミング
（切り込み３５）を施し、ここに厚膜多層基板が構成さ
れるものである。
線導体２９〜３１及び上層抵抗体３２を形成し第２の回
路層３３を構成する。その後、上記下層抵抗体２５に上
記開口部２８を介してトリミング（切り込み３４）を施
ずとともに、同時に、上層抵抗体３２にも１〜リミング
（切り込み３５）を施し、ここに厚膜多層基板が構成さ
れるものである。
したがって、上記実施例によれば、第１の回路層２６．
第２の回路層３３及び絶縁層２１等が全て印刷・焼成さ
れた１１に、下層抵抗体２５をトリミングすることがで
きるので、下層抵抗体２５の抵抗値を正確に設定するこ
とができ、高精度の抵抗値が必要とされる回路への適用
を可能にすることができる。
第２の回路層３３及び絶縁層２１等が全て印刷・焼成さ
れた１１に、下層抵抗体２５をトリミングすることがで
きるので、下層抵抗体２５の抵抗値を正確に設定するこ
とができ、高精度の抵抗値が必要とされる回路への適用
を可能にすることができる。
また、下層抵抗体２５と上層抵抗体３２とを同時にトリ
ミングすることができるので、トリミング工程、が１回
ですみ、製造が簡易化されるものである。
ミングすることができるので、トリミング工程、が１回
ですみ、製造が簡易化されるものである。
ここで、上記実施例では、第１の回路層２６及び第２の
回路層３３に共に抵抗体２５．３２を形成するようにし
たが、これは第１の回路層２６にのみ抵抗体２５が形成
されるものＡ′）、抵抗体が３層以上の多層構造になっ
ているもの等にも適用し得ることは言うまでもないこと
である。また、絶縁層２７に形成される開口部２８とし
ては、例えばＬ字状や円形状等適宜設定し得るとともに
、１つの下層抵抗体に対して複数形成するようにしても
よいものである。
回路層３３に共に抵抗体２５．３２を形成するようにし
たが、これは第１の回路層２６にのみ抵抗体２５が形成
されるものＡ′）、抵抗体が３層以上の多層構造になっ
ているもの等にも適用し得ることは言うまでもないこと
である。また、絶縁層２７に形成される開口部２８とし
ては、例えばＬ字状や円形状等適宜設定し得るとともに
、１つの下層抵抗体に対して複数形成するようにしても
よいものである。
さらに、上記のようなａＡ ？ｆｌ焼成型厚膜多層基板
に限らず、樹脂系の低温硬化型厚膜多層基板にも実施し
得るものである。
に限らず、樹脂系の低温硬化型厚膜多層基板にも実施し
得るものである。
なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。
［発明の効果］
したがって、以上詳述したようにこの発明によれば、下
層側に形成された抵抗体の抵抗値を変動させることなく
正確に設定し得るとともに、製造工程も簡易化し得る極
めて良好な厚膜多層基板における膜抵抗体の製造方法を
提供することができる。
層側に形成された抵抗体の抵抗値を変動させることなく
正確に設定し得るとともに、製造工程も簡易化し得る極
めて良好な厚膜多層基板における膜抵抗体の製造方法を
提供することができる。
第１図及び第２図はそれぞれこの発明に係る厚膜多層基
板における膜抵抗体の製造方法の一実施例を示す側断面
図及び平面図、第３図は従来の厚膜多層基板における膜
抵抗体の製造方法を示す側断面図である。 １１・・・絶縁基板、１２．１３・・・下層配線導体、
１４・・・下層抵抗体、１５・・・第１の回路層、１６
・・・絶縁層、１７〜１９・・・上層配線導体、２０・
・・上層抵抗体、２１・・・第２の回路層、２２・・・
絶縁基板、２３．２４・・・下層配線導体、２５・・・
下層抵抗体、２６・・・第１の回路層、２７・・・絶縁
層、２８・・・開口部、２９〜３１・・・上層配線導体
、３２・・・下層抵抗体、３３・・・第２の回路層、３
４．３５・・・切り込み。
板における膜抵抗体の製造方法の一実施例を示す側断面
図及び平面図、第３図は従来の厚膜多層基板における膜
抵抗体の製造方法を示す側断面図である。 １１・・・絶縁基板、１２．１３・・・下層配線導体、
１４・・・下層抵抗体、１５・・・第１の回路層、１６
・・・絶縁層、１７〜１９・・・上層配線導体、２０・
・・上層抵抗体、２１・・・第２の回路層、２２・・・
絶縁基板、２３．２４・・・下層配線導体、２５・・・
下層抵抗体、２６・・・第１の回路層、２７・・・絶縁
層、２８・・・開口部、２９〜３１・・・上層配線導体
、３２・・・下層抵抗体、３３・・・第２の回路層、３
４．３５・・・切り込み。
Claims (1)
- 絶縁基体上に抵抗体を含む第１の回路層を形成する第
１の工程と、この第１の工程の後前記第１の回路層上に
前記抵抗体のトリミング用の開口部を有する絶縁層を形
成する第２の工程と、この第２の工程の後前記絶縁層上
に第２の回路層を形成する第３の工程と、この第３の工
程の後前記絶縁層の開口部を介して前記抵抗体のトリミ
ングを行なう第４の工程とを具備してなることを特徴と
する厚膜多層基板における膜抵抗体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18756584A JPS6165465A (ja) | 1984-09-07 | 1984-09-07 | 厚膜多層基板における膜抵抗体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18756584A JPS6165465A (ja) | 1984-09-07 | 1984-09-07 | 厚膜多層基板における膜抵抗体の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6165465A true JPS6165465A (ja) | 1986-04-04 |
Family
ID=16208309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18756584A Pending JPS6165465A (ja) | 1984-09-07 | 1984-09-07 | 厚膜多層基板における膜抵抗体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6165465A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5439732A (en) * | 1993-01-22 | 1995-08-08 | Nippondenso Co., Ltd. | Ceramic multi-layer wiring board |
| US5593722A (en) * | 1992-12-22 | 1997-01-14 | Nippondenso Co., Ltd. | Method of producing thick multi-layer substrates |
| WO2001095684A1 (en) * | 2000-06-09 | 2001-12-13 | Nokia Corporation | Trimming of embedded structures |
| KR20220099766A (ko) * | 2021-01-07 | 2022-07-14 | 주식회사 유라테크 | 모터의 위치센서 |
-
1984
- 1984-09-07 JP JP18756584A patent/JPS6165465A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5593722A (en) * | 1992-12-22 | 1997-01-14 | Nippondenso Co., Ltd. | Method of producing thick multi-layer substrates |
| US5439732A (en) * | 1993-01-22 | 1995-08-08 | Nippondenso Co., Ltd. | Ceramic multi-layer wiring board |
| US5562973A (en) * | 1993-01-22 | 1996-10-08 | Nippondenso Co. Ltd. | Ceramic multi-layer wiring board |
| WO2001095684A1 (en) * | 2000-06-09 | 2001-12-13 | Nokia Corporation | Trimming of embedded structures |
| KR20220099766A (ko) * | 2021-01-07 | 2022-07-14 | 주식회사 유라테크 | 모터의 위치센서 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4539622A (en) | Hybrid integrated circuit device | |
| JPH0453219A (ja) | 表面実装型電子部品 | |
| JPS6165465A (ja) | 厚膜多層基板における膜抵抗体の製造方法 | |
| JPS6165464A (ja) | 厚膜多層基板における膜抵抗体の製造方法 | |
| JPS63253659A (ja) | 厚膜混成集積回路装置 | |
| JPH0831682A (ja) | レーザマーキングする電子部品及びその製造方法 | |
| JPH01500866A (ja) | 多層構造中に埋設された受動部品のトリミング | |
| JP2766146B2 (ja) | コンデンサ内蔵多層回路基板 | |
| JP2739453B2 (ja) | ヒューズ機能付コンデンサ、及びその製造方法 | |
| JPS63261796A (ja) | 多層ハイブリツドｉｃ基板の製造方法 | |
| JPS62171197A (ja) | 高密度混成集積回路の製造方法 | |
| JPS62265751A (ja) | 混成集積回路装置 | |
| JP3093602B2 (ja) | セラミック回路基板の製造方法 | |
| JPS62169301A (ja) | 厚膜抵抗体の温度係数調整方法 | |
| JPS58202503A (ja) | 厚膜抵抗体の製造方法 | |
| JPS6262501A (ja) | 厚膜基板装置 | |
| JPS5936922Y2 (ja) | 混成集積回路装置 | |
| JPH0544200B2 (ja) | ||
| JPS6154657A (ja) | 混成集積回路 | |
| JPH0677665A (ja) | 多層回路基板及びその製法 | |
| JPS60167496A (ja) | 厚膜多層回路基板の製造方法 | |
| JPH04137752A (ja) | メタライズ金属層を有するセラミック基板の製造方法 | |
| JPS6045095A (ja) | 厚膜多層基板の製造方法 | |
| JPS5773959A (en) | Manufacture of thick film hybrid integrated circuit board | |
| JPH06334295A (ja) | 抵抗内蔵多層厚膜回路の製造方法 |