JPH07212047A - 低誘電率多層基板 - Google Patents
低誘電率多層基板Info
- Publication number
- JPH07212047A JPH07212047A JP455694A JP455694A JPH07212047A JP H07212047 A JPH07212047 A JP H07212047A JP 455694 A JP455694 A JP 455694A JP 455694 A JP455694 A JP 455694A JP H07212047 A JPH07212047 A JP H07212047A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- dielectric constant
- board
- low
- permittivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 従来の多層基板の形成方法は、高誘電率で、
低強度であったので、これらの点を改良し、実用に耐え
うる強度の低誘電率の多層基板を提供することにある。 【構成】 下面に下部導体膜を形成し、上面に上部導体
膜を形成し、内部に前記下部導体膜と上部導体膜とを接
続するバイアホールを形成した絶縁性基板を複数枚積層
した多層基板において、前記絶縁性基板の内部を２層と
し、一方の層を低誘電率の多孔性基板とし、他方の層を
完全焼結型で高誘電率の基板とし、前記導体膜を前記完
全焼結型で高誘電率の基板上に形成すると共に、この基
板によって、前記低誘電率の多孔性基をブロックする。
低強度であったので、これらの点を改良し、実用に耐え
うる強度の低誘電率の多層基板を提供することにある。 【構成】 下面に下部導体膜を形成し、上面に上部導体
膜を形成し、内部に前記下部導体膜と上部導体膜とを接
続するバイアホールを形成した絶縁性基板を複数枚積層
した多層基板において、前記絶縁性基板の内部を２層と
し、一方の層を低誘電率の多孔性基板とし、他方の層を
完全焼結型で高誘電率の基板とし、前記導体膜を前記完
全焼結型で高誘電率の基板上に形成すると共に、この基
板によって、前記低誘電率の多孔性基をブロックする。
Description
【０００１】
【産業上の利用分野】本発明は低誘電率基板に関する。
【０００２】
【従来の技術】近年、高速スイッチング動作用ＩＣ等の
普及に伴い、配線基板としてより厳しい電気的特性が要
求されるようになった。このような要求に対して、構造
的にはマイクロストリップもしくはストリップ伝送線路
を用いることによって、印刷回路の多層化を計り、これ
によってデバイスとの特性インピーダンスの整合をおこ
なうようになり、材料的には基板および導体膜の低誘電
率材料の使用により回路動作の高速化を計り、電気特性
の改善をおこなうようになったが、従来の多層基板は、
主成分がアルミナ（Ａｌ２Ｏ３）で、晶結温度が約１６
００°Ｃ〜１７００°Ｃと高く、かつ、不純物をほとん
ど含まないため、結晶構造が完結され、誘電率の値が約
１０と高くなるという難点を有するものであった。前記
の難点を解決するため、従来、図２に示すように、第１
層の基板２の上部に第２層の基板３を積層し、さらにこ
の上に第３層および第４層の基板４および５を積層する
ように構成した積層基板において、例えば、下部に導体
膜６を形成した、前記第３層の絶縁性基板４の上部に導
体膜７を形成し、バイアホール８を前記第３層基板４を
貫通させ、これによって、前記導体膜６と導体膜７の間
の電気的導通を確保し、さらに、低誘電率にするため、
前記それぞれの基板層の成分を、アルミナ（Ａｌ２Ｏ
３）とガラス（Ｂ２Ｏ３ガラス）との中にアルコール等
の溶剤に溶けないポリメタグリル系ポリマーを混入さ
せ、これらを約９００°Ｃの温度で同時焼結し、この焼
結の際に、前記有機ポリマーが蒸発し、その蒸発した部
分が空孔となって残り、その分だけ同一体積に含まれる
高誘電率のアルミナとガラスの量が少なくなるように
し、これによって基板全体の誘電率を低くすることを可
能とした、しかしながら、前記の空孔の存在によって、
焼結後のアルミナ結晶間の結合力が弱くなり、基板の強
度が一平方ミリメートル当たり１Ｋｇ位の値しか確保で
きず、また、基板の内部が多孔質であるため、この空孔
内に導伝ペースト内の導電物質が侵入し、上部と下部の
絶縁部分が導通して回路がショートする等の問題を有し
実用に耐えないものであった。
普及に伴い、配線基板としてより厳しい電気的特性が要
求されるようになった。このような要求に対して、構造
的にはマイクロストリップもしくはストリップ伝送線路
を用いることによって、印刷回路の多層化を計り、これ
によってデバイスとの特性インピーダンスの整合をおこ
なうようになり、材料的には基板および導体膜の低誘電
率材料の使用により回路動作の高速化を計り、電気特性
の改善をおこなうようになったが、従来の多層基板は、
主成分がアルミナ（Ａｌ２Ｏ３）で、晶結温度が約１６
００°Ｃ〜１７００°Ｃと高く、かつ、不純物をほとん
ど含まないため、結晶構造が完結され、誘電率の値が約
１０と高くなるという難点を有するものであった。前記
の難点を解決するため、従来、図２に示すように、第１
層の基板２の上部に第２層の基板３を積層し、さらにこ
の上に第３層および第４層の基板４および５を積層する
ように構成した積層基板において、例えば、下部に導体
膜６を形成した、前記第３層の絶縁性基板４の上部に導
体膜７を形成し、バイアホール８を前記第３層基板４を
貫通させ、これによって、前記導体膜６と導体膜７の間
の電気的導通を確保し、さらに、低誘電率にするため、
前記それぞれの基板層の成分を、アルミナ（Ａｌ２Ｏ
３）とガラス（Ｂ２Ｏ３ガラス）との中にアルコール等
の溶剤に溶けないポリメタグリル系ポリマーを混入さ
せ、これらを約９００°Ｃの温度で同時焼結し、この焼
結の際に、前記有機ポリマーが蒸発し、その蒸発した部
分が空孔となって残り、その分だけ同一体積に含まれる
高誘電率のアルミナとガラスの量が少なくなるように
し、これによって基板全体の誘電率を低くすることを可
能とした、しかしながら、前記の空孔の存在によって、
焼結後のアルミナ結晶間の結合力が弱くなり、基板の強
度が一平方ミリメートル当たり１Ｋｇ位の値しか確保で
きず、また、基板の内部が多孔質であるため、この空孔
内に導伝ペースト内の導電物質が侵入し、上部と下部の
絶縁部分が導通して回路がショートする等の問題を有し
実用に耐えないものであった。
【０００３】
【発明が解決しようとする課題】上記従来の技術は、強
度が弱く、実用上使用できず、またショートが発生する
という問題を有していたので、本発明は、前記の問題点
を解決し、実用に耐えうる強度の低誘電率の多層基板を
提供することにある。
度が弱く、実用上使用できず、またショートが発生する
という問題を有していたので、本発明は、前記の問題点
を解決し、実用に耐えうる強度の低誘電率の多層基板を
提供することにある。
【０００４】
【課題を解決するための手段】本発明は上述の課題を解
決するため、下面に下部導体膜を形成し、上面に上部導
体膜を形成し、内部に前記下部導体膜と上部導体膜とを
接続するバイアホールを形成した絶縁性基板を複数枚積
層した多層基板において、前記絶縁性基板の内部を２層
とし、一方の層を低誘電率の多孔性基板とし、他方の層
を完全焼結型で高誘電率の基板とし、前記導体膜を前記
完全焼結型で高誘電率の基板上に形成すると共に、この
基板によって、前記低誘電率の多孔性基をブロックす
る。
決するため、下面に下部導体膜を形成し、上面に上部導
体膜を形成し、内部に前記下部導体膜と上部導体膜とを
接続するバイアホールを形成した絶縁性基板を複数枚積
層した多層基板において、前記絶縁性基板の内部を２層
とし、一方の層を低誘電率の多孔性基板とし、他方の層
を完全焼結型で高誘電率の基板とし、前記導体膜を前記
完全焼結型で高誘電率の基板上に形成すると共に、この
基板によって、前記低誘電率の多孔性基をブロックす
る。
【０００５】
【作用】上記のように構成したので、前記高い強度を有
する基板によって、低い強度の基板を囲まれ、基板全体
の強度が高くなる。また、前記低い強度の基板の誘電率
が低いので、基板全体の誘電率も低くなる。
する基板によって、低い強度の基板を囲まれ、基板全体
の強度が高くなる。また、前記低い強度の基板の誘電率
が低いので、基板全体の誘電率も低くなる。
【０００６】
【実施例】以下図に基づいて本発明による低誘電率基板
の実施例を詳細に説明する。図一の実施例における１
は、基板全体で、２は、第１層の基板で、この上に第２
層の基板３、第４層の基板４および第５層の基板５が積
層されている。６及び７は、導体膜で、８は、それぞれ
の基板を貫通するバイアホールである。９は、不完全焼
結型で低誘電率のガラス質基板で、１０は、完全焼結型
で高誘電率の基板で、前記低誘電率のガラス質基板９
は、高誘電率の基板１０によって周囲を囲まれた構造に
なっている。１１は、前記不完全焼結型で低誘電率のガ
ラス質基板９内に生じた気孔である。
の実施例を詳細に説明する。図一の実施例における１
は、基板全体で、２は、第１層の基板で、この上に第２
層の基板３、第４層の基板４および第５層の基板５が積
層されている。６及び７は、導体膜で、８は、それぞれ
の基板を貫通するバイアホールである。９は、不完全焼
結型で低誘電率のガラス質基板で、１０は、完全焼結型
で高誘電率の基板で、前記低誘電率のガラス質基板９
は、高誘電率の基板１０によって周囲を囲まれた構造に
なっている。１１は、前記不完全焼結型で低誘電率のガ
ラス質基板９内に生じた気孔である。
【０００７】前記低誘電率の多孔性基板のグリーンシー
ト９は、ＳｉＯ２に少量のＢ２Ｏ３を添加することによ
って形成し、前記完全焼結型で高誘電率の基板のグリー
ンシート１０をＢ２Ｏ３とアルミナを主原料とし、９０
０°Ｃで晶結を完了させ、銅や金の金属成分を含む導体
ペーストの印刷は、前記基板１０上におこなう。このよ
うにした基板を交互に積層し、約９００°Ｃの温度で焼
成して焼結させる。前記低誘電率の多孔性基板９を、基
板１０よりも、ひとまわり小さいサイズで切り出し（ブ
ランキング）をおこない、これによって、前記完全焼結
型で高誘電率の基板１０によって囲んだ基板を交互に積
層し、焼結させると強度の高い（一平方ミリメートル当
たり２Ｋｇ位）積層基板を得ることができると共に、誘
電率を約５位の値にまで下げることができる。
ト９は、ＳｉＯ２に少量のＢ２Ｏ３を添加することによ
って形成し、前記完全焼結型で高誘電率の基板のグリー
ンシート１０をＢ２Ｏ３とアルミナを主原料とし、９０
０°Ｃで晶結を完了させ、銅や金の金属成分を含む導体
ペーストの印刷は、前記基板１０上におこなう。このよ
うにした基板を交互に積層し、約９００°Ｃの温度で焼
成して焼結させる。前記低誘電率の多孔性基板９を、基
板１０よりも、ひとまわり小さいサイズで切り出し（ブ
ランキング）をおこない、これによって、前記完全焼結
型で高誘電率の基板１０によって囲んだ基板を交互に積
層し、焼結させると強度の高い（一平方ミリメートル当
たり２Ｋｇ位）積層基板を得ることができると共に、誘
電率を約５位の値にまで下げることができる。
【０００８】尚、前記低誘電率の多孔性基板のグリーン
シート９の成分として、通常の成分を形成する母材（主
としてアルミナ）中にアルコール等の溶剤に溶けないポ
リメタグリル系ポリマーを、重量比で２０パーセント混
入したものとし、前記完全焼結型で高誘電率の基板のグ
リーンシート１０は通常の成分のグリーンシートとし、
前記と同様にして、約９００°Ｃの温度で同時焼結する
ようにしてアルミナとガラスを焼結すると、前記有機ポ
リマーが、前記焼結の際の熱によって蒸発し、その蒸発
した部分が空孔となって残って多孔質基板となり、前記
空孔の分だけ同一体積に含まれる高誘電率のアルミナと
ガラスの量を少なくなり、これによって基板全体の誘電
率が低くすることもできる。
シート９の成分として、通常の成分を形成する母材（主
としてアルミナ）中にアルコール等の溶剤に溶けないポ
リメタグリル系ポリマーを、重量比で２０パーセント混
入したものとし、前記完全焼結型で高誘電率の基板のグ
リーンシート１０は通常の成分のグリーンシートとし、
前記と同様にして、約９００°Ｃの温度で同時焼結する
ようにしてアルミナとガラスを焼結すると、前記有機ポ
リマーが、前記焼結の際の熱によって蒸発し、その蒸発
した部分が空孔となって残って多孔質基板となり、前記
空孔の分だけ同一体積に含まれる高誘電率のアルミナと
ガラスの量を少なくなり、これによって基板全体の誘電
率が低くすることもできる。
【０００９】
【発明の効果】以上に説明したように、本発明による低
誘電率基板によれば、従来の基板に比較して、強度が高
く（一平方ミリメートル当たり２〜３Ｋｇ位）、しか
も、低誘電率な基板を得ることができる。
誘電率基板によれば、従来の基板に比較して、強度が高
く（一平方ミリメートル当たり２〜３Ｋｇ位）、しか
も、低誘電率な基板を得ることができる。
【図１】本発明による低誘電率基板の要部断面図であ
る。
る。
【図２】従来の低誘電率基板の要部断面図である。
１ 多層基板 ２ 基板 ３ 基板 ４ 基板 ５ 基板 ６ 導体膜 ７ 導体膜 ８ バイアホール ９ ガラス質基板（Ａ） 10 高誘電率の基板（Ｂ）
Claims (5)
- 【請求項１】 下面に下部導体膜が形成され、上面に上
部導体膜が形成され、内部にバイアホールが形成された
絶縁性基板を積層してなる多層基板において、前記絶縁
性基板の一方の層を低誘電率の多孔性基板によって形成
し、他方の層を高誘電率の完全焼結型基板によって形成
したことを特徴とする低誘電率多層基板。 - 【請求項２】 前記低誘電率の多孔性基板のサイズを前
記高誘電率の完全焼結型基板のサイズよりも小さめに切
り出し、前記高誘電率の完全焼結型基板によって前記低
誘電率の多孔性基板を取り囲むように構成したことを特
徴とする請求項１記載の低誘電率多層基板。 - 【請求項３】 前記低誘電率の多孔性基板をＳｉＯ２に
少量のＢ２Ｏ３を添加することによって形成したことを
特徴とする請求項１記載の低誘電率多層基板。 - 【請求項４】 前記完全焼結型で高誘電率の基板をＢ２
Ｏ３とアルミナを主原料とし９００°Ｃで晶結を完了す
るようにしたことを特徴とする請求項１記載の低誘電率
多層基板。 - 【請求項５】 前記低誘電率の多孔性基板をアルコール
等の溶剤に溶けないポリマーを混合することによって形
成したことを特徴とする請求項１記載の低誘電率多層基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP455694A JPH07212047A (ja) | 1994-01-20 | 1994-01-20 | 低誘電率多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP455694A JPH07212047A (ja) | 1994-01-20 | 1994-01-20 | 低誘電率多層基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07212047A true JPH07212047A (ja) | 1995-08-11 |
Family
ID=11587327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP455694A Pending JPH07212047A (ja) | 1994-01-20 | 1994-01-20 | 低誘電率多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07212047A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09172258A (ja) * | 1995-12-19 | 1997-06-30 | Sumitomo Metal Ind Ltd | ガラスセラミックス多層配線基板およびその製造方法 |
| WO2008136646A1 (en) * | 2007-05-08 | 2008-11-13 | Phicom Corporation | Multilayer substrate and electrical tester having the same |
-
1994
- 1994-01-20 JP JP455694A patent/JPH07212047A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09172258A (ja) * | 1995-12-19 | 1997-06-30 | Sumitomo Metal Ind Ltd | ガラスセラミックス多層配線基板およびその製造方法 |
| WO2008136646A1 (en) * | 2007-05-08 | 2008-11-13 | Phicom Corporation | Multilayer substrate and electrical tester having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4598167A (en) | Multilayered ceramic circuit board | |
| US6426551B1 (en) | Composite monolithic electronic component | |
| US6055151A (en) | Multilayer ceramic circuit boards including embedded components | |
| US5827605A (en) | Ceramic multilayer substrate and method of producing the same | |
| US5953203A (en) | Multilayer ceramic circuit boards including embedded capacitors | |
| US6191934B1 (en) | High dielectric constant embedded capacitors | |
| US6596382B2 (en) | Multilayered board and method for fabricating the same | |
| US20020034614A1 (en) | Multilayer board and method for making the same | |
| JPH07212047A (ja) | 低誘電率多層基板 | |
| JP2681216B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JPH11330705A (ja) | コンデンサ内蔵基板およびその製造方法 | |
| JP4077625B2 (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
| JP2931448B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP2735776B2 (ja) | 多層アルミナ質配線基板及び半導体素子収納用パッケージ | |
| JPH02230798A (ja) | 複合積層セラミック部品 | |
| JP2605306B2 (ja) | 多層回路基板 | |
| JPH01166599A (ja) | 積層セラミック基板の製造方法 | |
| JP2700920B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP2842705B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP2551046B2 (ja) | 多層回路基板 | |
| JP3164664B2 (ja) | 多層回路基板 | |
| JPH05299847A (ja) | 多層配線基板および誘電体層材料 | |
| JPH05211006A (ja) | 高周波誘電体材料ならびに共振器およびその製造方法 | |
| JP2007201276A (ja) | 配線基板 | |
| JPH06338686A (ja) | 多層基板の製造方法 |