JP3164664B2 - 多層回路基板 - Google Patents

多層回路基板

Info

Publication number
JP3164664B2
JP3164664B2 JP25992092A JP25992092A JP3164664B2 JP 3164664 B2 JP3164664 B2 JP 3164664B2 JP 25992092 A JP25992092 A JP 25992092A JP 25992092 A JP25992092 A JP 25992092A JP 3164664 B2 JP3164664 B2 JP 3164664B2
Authority
JP
Japan
Prior art keywords
substrate
circuit board
capacitance
multilayer circuit
substrate body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25992092A
Other languages
English (en)
Other versions
JPH06112657A (ja
Inventor
和雅 古橋
正和 安井
晃 井本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP25992092A priority Critical patent/JP3164664B2/ja
Publication of JPH06112657A publication Critical patent/JPH06112657A/ja
Application granted granted Critical
Publication of JP3164664B2 publication Critical patent/JP3164664B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多層回路基板、特にガ
ラス−セラミックスの絶縁層を誘電体層として利用し
て、内部に容量発生パターンを備えた多層回路基板に関
するものである。
【0002】
【従来の技術】電子機器の混成回路等に用いられる多層
回路基板には、電気絶縁性、機械的強度及び熱伝導性な
どを考慮して、絶縁層が積層されて成る基板本体として
アルミナを主成分としたものが多用されている。しかし
ながら、アルミナを主成分とした絶縁層は、積層後の焼
結工程で、1400〜1650℃の高温で焼成しなけれ
ばならないため、多層回路基板の内部配線パターンとし
ては、タングステンやモリブデンなどの高融点金属材料
に限られていた。このような高融点金属材料は、比抵抗
が高いために配線抵抗が高くなり、信号伝播速度が速い
電子回路や高周波回路に適さなかった。
【0003】そこで、基板本体を構成する絶縁層とし
て、ガラス成分とアルミナなどの無機物フィラーとを混
合してなる基板組成物を用いることにより、900℃前
後の低温焼成で焼結していた。これにより、内部配線パ
ターンとして、金、銀、銅などの低抵抗材料が使用で
き、信号伝播速度が速い電子回路や高周波回路が実現で
きる。
【0004】しかし、内部配線パターンのみを形成する
のであれば、ガラス成分とアルミナとを混合した基板組
成材料で多層回路基板を形成することはできても、この
絶縁層を誘電体層として利用して、内部に内部配線パタ
ーンとともに容量発生パターンを並設する場合、基板組
成材料の誘電率の温度特性が考慮されていないため、基
板本体の内部に容量を形成する場合には、周囲の温度に
よって容量温度特性が大きく変化してしまい、満足する
容量を構成することができなかった。即ち、ガラス成分
は、硼珪酸ガラスやアルミノ酸ガラスであり、無機物フ
ィラーはアルミナ粉末であり、これらの材料は、誘電率
の温度特性が正を示し、当然焼結された回路基板も誘電
率の温度特性が正となる。
【0005】仮に、多層回路基板の内部にL−Cの共振
回路を形成すると、温度の変化によって容量値が変動し
てしまい、安定したL−Cの共振回路が形成できないこ
とになる。
【0006】基板材料の誘電率温度特性を制御するため
に、基板本体を構成する絶縁層を構成する無機物フィラ
ーとして、アルミナ粉末とともに、負の誘電率温度係数
をもつチタニア(TiO2 )粉末を添加して、絶縁層の
誘電率温度特性を補償しようとする提案があった(特開
平4−82297号)。
【0007】これにより、基板本体の内部に容量成分を
形成しても、周囲の温度変化に対して比較的安定な容量
特性が得られる多層回路基板となる。
【0008】低温で焼成可能な基板組成を達成するため
にガラス成分とともに添加される無機物フィラーは、
(1)絶縁層を焼成した時、ガラス成分と反応したり、
固溶したりすることがないこと、(2)絶縁層間に形成
する内部配線パターンや容量発生パターンを構成する導
体材料の特性に影響を与えることがなく、また、焼成し
た基板本体の表面に形成する表面配線パターンや厚膜抵
抗体膜の特性に影響を与えることがないこと、(3)ガ
ラス成分間に無機物フィラーが均一に分散され基板本体
の強度が維持できること、(4)焼成後の基板の変色が
ないことが要求される。
【0009】
【発明が解決しようとする課題】しかしながら、従来の
ように無機物フィラーとして、アルミナ粉末及びチタニ
ア粉末とを混合した基板材料では、焼成後の基板の色調
が黄変してしまい、外観検査による品質保証を難しくし
てしまい上述の(4)の条件を満足しなくなる。
【0010】特に、基板本体表面に、表面配線パターン
とともに厚膜抵抗体膜を形成した場合、基板中のチタニ
ア成分が基板表面にまで析出してしまい、表面の厚膜抵
抗体膜を印刷焼きつけした際に、チタニア成分と反応し
て、その抵抗の温度特性を負にシフトさせてしまうとい
う上述の(2)の条件を満足しなくなる。
【0011】その他に、誘電率が負の温度特性を有する
無機物フィラーとして、チタン酸カルシウム、スズ酸ス
トロンチウムなどが挙げられるが、これらの結晶構造が
強固でないため、焼結時にガラス成分と反応してしま
い、焼結後においては、この結晶構造を留めることがで
きず、上述の(1)の条件を満足しなくなる。
【0012】また、誘電率が負の温度特性を有する無機
物フィラーとしては、チタン酸ストロンチウムが挙げら
れるが、チタン酸ストロンチウムのみを無機物フィラー
を用いると、上述の(1)、(2)の条件を満足するも
のの、焼結後の基板本体の強度を劣化するという問題点
があった。
【0013】本発明者は、上述のチタン酸ストロンチウ
ムを用いて、基板本体の強度の劣化を防止するために種
々実験をおこなった結果、無機物フィラーとして、アル
ミナ粉末とチタン酸ストロンチウム粉末とを用いること
によって、基板本体の強度の劣化を防止できることを知
見した。
【0014】本発明は、上述の知見に基づいて案出され
たものであり、その目的は、絶縁層の誘電率温度特性を
安定化して、さらに基板の表面に厚膜抵抗体膜を形成し
ても、安定した抵抗特性が得られる多層回路基板を提供
するものである。
【0015】
【課題を解決するための手段】本発明は、ガラス成分及
び無機物フィラーから成る絶縁層を複数積層して成り、
内部に金系、銀系又は銅系導体材料から成る内部配線パ
ターン及び容量発生パターンを有する多層回路基板であ
って、前記無機物フィラーはアルミナ及びチタン酸スト
ロンチウムから成る多層回路基板である。
【0016】特に、前記多層回路基板の表面に、厚膜抵
抗体膜が形成されている。
【0017】
【作用】以上のように、本発明によれば、絶縁層の材料
がガラス成分及び無機物フィラーから構成されているた
め、比較的低温(〜1000℃)で焼結可能であるた
め、内部配線パターンや容量発生パターンを比抵抗の小
さい金、銀、銅などの金属材料を用いることができる。
【0018】また、無機物フィラーとして、誘電率が負
の温度特性を有するチタン酸ストロンチウムを含んでお
り、このチタン酸ストロンチウムは、焼結後において
も、ぺロブスカイト構造が充分に維持でき、さらにガラ
ス成分との反応が少ないため、基板本体の温度特性が±
60ppmの範囲内となり、焼成後の基板の黄変を防止
して、白色系の基板を形成することができる。さらに比
誘電率が大きくなり、内部に容量発生パターンを形成す
れば、安定した温度特性で大容量値の容量を得ることが
できる。
【0019】さらに、無機物フィラーのチタン酸ストロ
ンチウムは、チタニアに分解されることが少ないため、
基板本体表面に厚膜抵抗体膜を形成しても、その抵抗特
性に大きな変化を与えることがない。
【0020】また、チタン酸ストロンチウムとともにア
ルミナを用いることにより、充分な抗折強度に維持でき
る。
【0021】尚、無機物フィラーとして添加するチタン
酸ストロンチウムとしては、基板組成の20重量%以下
の範囲が好ましい。20重量%を越えると、基板本体の
温度特性が負の領域で大きくなり過ぎてしまうためであ
る。
【0022】以上のように、基板本体の誘電率温度特性
をより0近傍に補償でき、さらに基板の表面に厚膜抵抗
体膜を形成しても、安定した抵抗特性が得られ、基板強
度が充分な多層回路基板となる。
【0023】
【実施例】以下、本発明の多層回路基板を図面に基づい
て詳説する。図1は、本発明の多層回路基板の断面構造
を示す。図において、10は多層回路基板であり、1は
複数の絶縁層1a、1b・・・を積層した基板本体であ
り、2は絶縁層1a、1b・・・間に形成された所定内
部配線パターンであり、3は絶縁層1a、1b・・・間
に形成された容量発生パターンであり、4はビアホール
導体であり、5は表面配線パターンであり、6は厚膜抵
抗体膜である。
【0024】基板本体1は、ガラス−セラミックスから
成る複数の絶縁層1a、1b・・・と、該絶縁層1a、
1b・・・間に配置された金系、銀系、または銅系の導
体から成る所定内部配線パターン2、容量発生パターン
3と、該絶縁層1a、1b・・・を貫くビアホール導体
4とから構成されている。これにより、基板本体1内に
は、容量成分を含む所定回路の一部が形成されることに
なる。
【0025】基板本体1の主面には、金系、銀系、また
は銅系の導体から成る所定表面配線パターン5及び厚膜
抵抗体膜6が形成され、これらが、ビアホール導体4を
介して、内部配線パターン2や容量発生パターン3と電
気的に接続され、全体として、所定回路が達成されるこ
とになる。尚、図には記載していないが、表面には保護
膜が形成され、必要に応じてICチップや、チップ電子
部品などが搭載されている。
【0026】ここで、基板本体1の内部に形成される容
量は、例えば、図中の絶縁層1cを挟むように配置され
た所定対向面積を有する容量発生パターン3間で発生す
るものであり、さらに、絶縁層1dを挟むように配置さ
れた容量発生パターン3間でも所定容量が発生する。
【0027】絶縁層1a、1b・・・は、結晶化ガラ
ス、非晶質ガラスなどのガラス成分と、アルミナ粉末及
び温度特性が負の誘電率を有するチタン酸ストロンチウ
ム粉末から成る無機物フィラーとから構成されている。
ガラス成分の構成比率は40〜90重量%であり、複数
の無機物フィラーの構成比率は10〜60重量%であ
る。無機物フィラーが10重量%未満であると、焼結し
た基板本体1の強度が低下してしまう。一方60重量%
を越えると焼結後の基板本体1中のガラス成分が不足す
るため、緻密な回路基板が達成されない。尚、好ましく
は無機物フィラーの構成比率は30〜50重量%であ
り、その残部がガラス成分となるようにすることであ
る。
【0028】さらに、無機物フィラーとして添加するチ
タン酸ストロンチウム粉末は、20重量%以内の範囲で
添加することが望ましい。20重量%を越えると、温度
特性が負側にシフトし過ぎて、実用性に欠けるととも
に、基板の抗折強度が劣化する傾向を示すためである。
【0029】上述のガラス成分は、硼珪酸ガラス、アル
ミノ珪酸ガラスなどの低融点ガラスが例示できる。ま
た、無機物フィラーは、基板本体1の強度を考慮してア
ルミナ粉末が添加されるが、上述のガラス成分及びアル
ミナ粉末は何れも誘電率が正の温度特性を示す。この誘
電率が正の温度特性を補償する成分がチタン酸ストロン
チウム粉末である。
【0030】このように、アルミナ粉末とともに添加さ
れるチタン酸ストロンチウム粉末は、誘電率が負の温度
特性を有し、且つ1050℃までの温度による焼結にお
いても非常に安定な結晶構造が維持できる。
【0031】従って、基板本体1内においては、誘電率
が正の温度特性を補償する作用効果が充分に現れ、その
温度特性を±60ppm以内にすることができる。これ
により、容量発生パターン3を形成することにより、安
定した温度特性の容量を簡単に形成することができる。
さらに比誘電率を8.0以上にすることが可能となり、
容量発生パターン3を対向面積を小さくしても充分な容
量値の容量が達成できる。
【0032】また、焼成後の基板の色調を白色系とする
ことができでるため、多層回路基板1の外観目視検査が
容易に行われることになる。
【0033】さらに、基板本体1の表面にチタニアが析
出されることが少ないため、基板本体1の表面に厚膜抵
抗体膜6を形成しても、その抵抗体の温度特性を負側に
シフトさせることを防止できる。
【0034】また、絶縁層1a、1b・・・間に形成し
た内部配線パターン2や容量発生パターン3を構成する
導体材料の特性に影響を与えることがない。
【0035】さらに、無機物フィラーのアルミナ粉末と
ともに用いることにより、基板本体1の強度が実用的な
範囲で充分な値を得ることができる。
【0036】尚、誘電率が負の温度特性を示す材料とし
て、チタニア、チタン酸カルシウム、スズ酸ストロンチ
ウムなどが挙げられるが、チタニアを用いた場合には、
焼結された基板本体1上にもチタニアが析出されること
になり、この基板本体1上に酸化ルテニウム、六硼化ラ
ンタン、酸化スズなどの厚膜抵抗体膜6を形成すると、
この抵抗体に半導体的伝導性を与え、抵抗体の温度特性
が負にシフトさせてしまう。またチタン酸カルシウム
は、チタン酸ストロンチウムに比較してイオン半径が小
さいため、ガラス成分との反応が顕著となり、結晶構造
が崩れてしまい、誘電率が負の温度特性の無機物フィラ
ーを添加した作用効果が充分に得られない。さらにスズ
酸ストロンチウムは、焼結後においては、ペロブスカイ
ト構造を留めることができず、上述のように誘電率が負
の温度特性の無機物フィラーを添加した作用効果が充分
に得られない。
【0037】尚、絶縁層1a、1b・・・として、ガラ
ス成分、アルミナ粉末、誘電率が負の温度特性のチタン
酸ストロンチウムの他に、酸化剤などを必要に応じて添
加しても構わない。
【0038】次に、本発明の多層回路基板の製造方法を
説明する。
【0039】まず、基板用組成物(絶縁層1a、1b・
・・)となる結晶化又は非晶質の低融点ガラスフリッ
ト、アルミナ粉末、チタン酸ストロンチウム粉末と、有
機バインダー(例えばポリメタクリレート樹脂)と、可
塑剤(例えばジブチルフタレート)と溶剤(例えばメチ
ルエチルケトン)と、他の添加剤(例えば消泡剤)とを
所定割合で混合して、これをボールミルを用いて24〜
72時間程度混練して均質なスラリーを調整する。この
スラリーを脱泡処理した後、例えばドクターブレード法
などの公知の方法で50〜300μm程度の厚みのグリ
ーンシートを形成する。
【0040】次に得られたグリーンシートの表面にビア
ホール導体4となる穴をパンチ加工を行い、ビアホール
導体4の充填及び内部配線パターン2、容量発生パター
ン3を印刷する。尚、ビアホール導体4の充填は、内部
配線パターン2、容量発生パターン3を印刷した後に行
っても構わない。
【0041】内部配線パターン2、容量発生パターン3
用導体ペーストは、金、銀、銅及びその合金のうちから
選ばれた少なくとも1種類の金属を主成分とする導体ペ
ーストが用いられる。これらの内部配線パターン2、容
量発生パターン3及びビアホール導体4が形成されたグ
リーンシートを、各絶縁層1a、1b・・・の層構成を
考慮して、順次積層して、熱圧着などで基板本体1とな
る積層体を形成する。
【0042】このように得られた積層体を焼成する。先
ず、第1段階で、積層体に含まれる有機物を、ガラス成
分の軟化点以下の温度、例えば500℃前後で除去す
る。次にの段階で、ガラス成分、アルミナ粉末、チタン
酸ストロンチウムから成る絶縁層1a、1b・・・、及
び内部配線パターン2、容量発生パターン3、ビアホー
ル導体4の一体焼結を行う。この焼成温度は、絶縁層1
a、1b・・・のガラス成分や内部配線パターン2など
の導体材料の融点によって決定されるが、800〜10
50℃の温度で行われる。焼成雰囲気は、内部配線パタ
ーン2の導体材料によって決定される。これにより、焼
結された基板本体1が達成される。
【0043】得られた基板本体1上に、表面配線パター
ン5、厚膜抵抗体膜6を形成する。
【0044】厚膜抵抗体膜6は、表面配線パターン5の
焼きつけ雰囲気などによって決定されるが、非酸化性雰
囲気で焼成する場合には、六硼化ランタン、酸化スズな
どを主成分とする抵抗体ペーストを用いて形成される。
また、酸化性雰囲気で焼成する場合には、酸化ルテニウ
ムを主成分とする抵抗体ペーストを用いて形成される。
【0045】尚、表面配線パターン5は、銀系導体(銀
又は銀合金)や銅系(銅又は銅合金)を用いることがで
きるが、耐マイグレーション性などを考慮して、銅系材
料が好ましい。
【0046】(実験例)ガラスフリットとして、酸化珪
素51モル%、酸化アルミニウム19モル%、酸化マグ
ネシウム19モル%、酸化亜鉛8モル%、酸化硼素3モ
ル%(それに相当する硼酸)を混合し、約1600℃で
溶解した後、水中に投下し急冷することによりガラスを
得た。得られたガラスをアルミナボールとともにアルミ
ナポットに入れ、湿式粉砕して乾燥した。これにより平
均粒径2〜3μmの結晶化ガラスフリットを得た。
【0047】次に、表1に示す割合で、結晶化ガラスフ
リット、アルミナ粉末、チタン酸ストロンチウム粉末と
を混合した。それらの混合物をアルミナボールととも
に、アルミナポットに入れ、ボールミル混合した後に乾
燥して、多層回路基板用組成物を得た。
【0048】得られた多層回路基板用生成物1000g
に対して、アクリル樹脂100gと可塑剤70g及びト
ルエン400gを加えてスラリーを作成し、このスラリ
ーに真空脱泡処理を施した。
【0049】次に、スラリーを用いて、ドクターブレー
ド法により厚さ200μmのグリーンシートを作成し
た。そして、このグリーンシートを10枚積層してホッ
トプレスし、得られた積層耐を870℃1時間焼成して
多層の基板本体を作成した。
【0050】得られた基板本体の両面にインジウム−ガ
リウムの導体膜を形成し、JIS2141に準拠して、
Qメーターにより1MHzで誘電率を計測した。
【0051】比較例としてチタン酸ストロンチウムを添
加しない多層回路基板用組成物を表1に示す割合で作成
した。
【0052】
【表1】
【0053】比較例では、比誘電率も6.5と小さく、
また誘電率温度特性も実質的な使用範囲(25〜80
℃)で130ppm/℃とプラス側に大きい材料である
のに対して、何れの実験例において、比誘電率が8.0
を越え、さらに誘電率温度特性も基板本体1の内部に容
量を形成するにあたり、実用的な範囲である±60pp
m/℃以下となることがわかる。
【0054】特に、絶縁層1a、1b・・・の誘電率の
温度特性が±60ppm/℃であることより、多層回路
基板の内部に容量発生パターン3を形成して所定容量を
得るようにしても、その容量は周囲の温度変化に対して
も安定した容量が維持できる。
【0055】さらに、比誘電率を従来以上に比誘電率を
高めることができることにより、例えば容量発生パター
ン3の面積を小型化しても、充分な値の容量が得られ、
さらに、図1に示すマイクロストリップ線路パターン7
を基板本体1内部に形成する場合にも、小型化された線
路パターン7が達成され、波長短縮率に応じて、チタン
酸ストロンチウムの配合量を制御することにより、一層
のマイクロストリップラインを極小化させることができ
る。
【0056】また、チタン酸ストロンチウムが、基板本
体1の内部配線パターン2、容量発生パターン3、ビア
ーホール導体4及び表面配線パターン5、厚膜抵抗膜6
などに、悪影響を及ぼすことが一切なく、例えば基板本
体1の表面の厚膜抵抗体膜6の抵抗温度特性を変化させ
ることが一切ないものとなる。
【0057】さらに、基板本体1の抗折強度を測定して
も、何れの実験例において、2.0kgf/cm3 と実
用上耐え得る強度であることを確認した。
【0058】尚、上述の実施例では、内部に容量発生パ
ターン3、マイクロストリップ線路パターン7を形成し
た多層回路基板1を例示したが、その他にコイルパター
ンを基板本体1の内部又は基板本体1の表面に形成し
て、内部に形成した容量成分とともにL−C共振回路を
作成するなど、種々の回路網に広く使用できる。
【0059】
【発明の効果】以上のように、本発明によれば、低温焼
成され、内部配線導体として、比抵抗の小さい金、銀、
銅などの金属材料を具備した多層回路基板であって、多
層の基板本体を構成する絶縁層が、ガラス成分、アルミ
ナ成分、さらに誘電率が負の温度特性を有するチタン酸
ストロンチウム成分を含んで構成されており、基板本体
の温度特性を±60ppm以内することができるため、
基板本体内に容量発生パターンを形成して安定した容量
を内装することができる。
【0060】また、基板焼成後の基板の色調が、黄変す
ることがなく、白色系の基板とすることができ、外観目
視検査が極めて容易を行える多層回路基板となる。
【0061】さらに、誘電率が負の温度特性を有するチ
タン酸ストロンチウムは、焼結された後においても、安
定した結晶構造を維持できるので、基板表面の厚膜抵抗
体膜の抵抗温度特性に影響を与えることがない。
【0062】よって、基板内部に容量成分を内装するこ
とができ、内部配線パターンの引き回しの制約が減少し
て、さらに、表面に安定した特性の厚膜抵抗体膜を形成
することができるため、表面配線パターンの実装密度が
向上し、全体として、小型化された多層回路基板が達成
できる。
【図面の簡単な説明】
【図1】本発明の多層回路基板の断面構造を示す図であ
る。
【符号の説明】
10・・・・・・多層回路基板 1・・・・・・基板本体 1a、1b・・・・絶縁層 2・・・・・・内部配線パターン 3・・・・・・容量発生パターン 4・・・・・・ビアホール導体 5・・・・・・表面配線パターン 6・・・・・・厚膜抵抗体膜 7・・・・・・マイクロストリップ線路パターン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H05K 3/46

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 ガラス成分及び無機物フィラーから成る
    絶縁層を複数積層して成り、内部に金系、銀系又は銅系
    導体材料から成る内部配線パターン及び容量発生パター
    ンを有する多層回路基板において、 前記無機物フィラーはアルミナ及びチタン酸ストロンチ
    ウムから成るとともに、前記基板表面に厚膜抵抗体膜が
    形成されていることを特徴とする多層回路基板。
JP25992092A 1992-09-29 1992-09-29 多層回路基板 Expired - Fee Related JP3164664B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25992092A JP3164664B2 (ja) 1992-09-29 1992-09-29 多層回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25992092A JP3164664B2 (ja) 1992-09-29 1992-09-29 多層回路基板

Publications (2)

Publication Number Publication Date
JPH06112657A JPH06112657A (ja) 1994-04-22
JP3164664B2 true JP3164664B2 (ja) 2001-05-08

Family

ID=17340771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25992092A Expired - Fee Related JP3164664B2 (ja) 1992-09-29 1992-09-29 多層回路基板

Country Status (1)

Country Link
JP (1) JP3164664B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3761289B2 (ja) * 1996-09-26 2006-03-29 日本特殊陶業株式会社 誘電体材料及びその製造方法並びにそれを用いた回路基板及び多層回路基板

Also Published As

Publication number Publication date
JPH06112657A (ja) 1994-04-22

Similar Documents

Publication Publication Date Title
US5757611A (en) Electronic package having buried passive components
US6667256B2 (en) Glass-ceramic composition for ceramic electronic part, ceramic electronic part, and method for manufacturing multilayer ceramic electronic part
JP2753887B2 (ja) コンデンサー内蔵複合回路基板
JP5821975B2 (ja) 複合積層セラミック電子部品
JP2006165585A (ja) セラミック多層プリント回路基板
JP3528037B2 (ja) ガラスセラミック基板の製造方法
JP5888524B2 (ja) 複合積層セラミック電子部品
WO1998039784A9 (en) Ceramic multilayer printed circuit boards with embedded passive components
US6893710B2 (en) Multilayer ceramic composition
JPS62265795A (ja) コンデンサ内蔵セラミツクス基板
JP3164664B2 (ja) 多層回路基板
JP3443436B2 (ja) 容量内蔵型多層回路基板
JP2681216B2 (ja) コンデンサー内蔵複合回路基板
JP2002043758A (ja) 多層基板及びその製造方法
JP3103686B2 (ja) 多層回路基板
JP3231892B2 (ja) 多層基板の製造方法
JP2753892B2 (ja) コンデンサー内蔵複合回路基板
JP2931448B2 (ja) コンデンサー内蔵複合回路基板
JP2784555B2 (ja) コンデンサー内蔵複合回路基板
JP2700921B2 (ja) コンデンサー内蔵複合回路基板
JP2700920B2 (ja) コンデンサー内蔵複合回路基板
JP2866508B2 (ja) コンデンサー内蔵複合回路基板
JP2989945B2 (ja) コンデンサー内蔵複合回路基板
JPH05299847A (ja) 多層配線基板および誘電体層材料
JP2979527B2 (ja) コンデンサー内蔵複合回路基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090302

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090302

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100302

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees