JPH01166599A - 積層セラミック基板の製造方法 - Google Patents

積層セラミック基板の製造方法

Info

Publication number
JPH01166599A
JPH01166599A JP62324955A JP32495587A JPH01166599A JP H01166599 A JPH01166599 A JP H01166599A JP 62324955 A JP62324955 A JP 62324955A JP 32495587 A JP32495587 A JP 32495587A JP H01166599 A JPH01166599 A JP H01166599A
Authority
JP
Japan
Prior art keywords
dielectric constant
capacitor
temperature
liquid phase
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62324955A
Other languages
English (en)
Other versions
JPH0632384B2 (ja
Inventor
Shinsuke Yano
信介 矢野
Hirobumi Sunahara
博文 砂原
Toshio Nonomura
野々村 俊夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Narumi China Corp
Original Assignee
Narumi China Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Narumi China Corp filed Critical Narumi China Corp
Priority to JP62324955A priority Critical patent/JPH0632384B2/ja
Publication of JPH01166599A publication Critical patent/JPH01166599A/ja
Publication of JPH0632384B2 publication Critical patent/JPH0632384B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Insulating Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ9発明の目的 産業上の 本発明は誘電率の高い誘電体材料を内蔵した大容量コン
デンサを有する低温焼成の積層回路セラミック基板の製
造方法に関する。
LLへ11 電気回路基板としてセラミックを多層化しその各層に導
体配線を、又各層を接続するスルーホールやビヤホール
を有する多層回路セラミック基板が使用されている。こ
の回路基板においては、コンデンサ部品は通常チップコ
ンデンサと呼ばれるコンデンサ素子を回路基板の表面に
はんだ付けされ使用される。しかしながら、回路基板の
表面は限られたものであり、表面には半導体素子、抵抗
素子や表面配線導体もあるので、基板が大きくなってし
まう、これらの素子を内蔵できれば、基板は小型化でき
、又高集積化できる。そこで内部に高い誘電率を有する
誘電体層を使用した高容量コンデンサを内蔵化した積層
基板が報告されている。この場合誘電体層以外の絶縁体
層には誘電率が15以下の低誘電率材料が使用される。
そうしないとクローストークの問題や信号分配部分の信
号の伝播遅延の問題が生ずる為である。
が ゛ しよ゛と る關 これ等の基板の誘電体材料としては一般に鉛を含むプロ
ブスカイト構造の材料を使用するが焼成後、内蔵誘電体
材料の誘電率が内蔵化しないで誘電体単独で焼成した場
合よりかなり小さくなってしまう問題があった。これは
同時焼成する際に、誘電体材料中に絶縁材料の成分が拡
散したり、又逆に誘電体材料の成分が絶縁材料中に拡散
する為であるが、さらに焼成過程で誘電体材料に液相が
生ずるのでその拡散が加速されてしまうからである。
例えば米国特許第4,567.542によれば上記のよ
うな絶縁材料に内蔵された誘電体材料は最も大きもので
3.000程度であり、これは内蔵せずに誘電体のみで
焼成した場合に得られる10.000〜20.000に
比較するとかなり小さくなっていることがわかる。
口 発明の構成 ロ    ゛ るための 本発明は(1)酸化鉛を主成分とする高誘電率材料を仮
焼してなる内蔵された誘電体層と、誘電率が15以下の
低誘電率絶縁層とを含みこれ等を一体的に1100℃以
下の温度で同時焼成する過程において、該誘電体層中に
液相の生じないことを特徴とする積層セラミック基板の
製造方法及び (2)高誘電率材料を熱示差分析計の吸熱ピーク温度よ
りも少なくとも70℃以上の高温度で仮焼してなること
を特徴とする特許請求の範囲第1項の積層セラミック基
板の製造方法からなる。
本発明者等は高誘電率材料を内蔵させかつその誘電率の
減少を防止するため種々研究の結果本発明に至ったもの
である。すなはちコンデンサを内蔵した場合に誘電率が
減少するのは、前述したように誘電体材料及び絶縁体材
料の成分の拡散によるもので、さらにその拡散は誘電体
材料中に生ずる液相により加速されるからである。よっ
て本発明では誘電体材料に焼成の過程で液相が生じない
製造方法を使用するものである。液相が生じるかどうか
は、DTA(示差熱分析)により確認できる。
昇温の過程で液相が生じる場合は吸熱ピークが出るし、
降温過程で発熱ピークがでる場合もある。
種々研究の結果この液相は、誘電体材料の合成が充分性
はれていないと生じ易いことがわかった。つまり、一般
に誘電体材料は焼結に先だって、必要な各成分の原材料
を混合、粉砕した後仮焼をすることによって前もって合
成するが、この合成が不十分だと液相が生じ易い、従っ
て本発明を具体化するには仮焼温度を従来より高くする
か、仮焼時間を長くして合成を充分に良くするのが必要
である。
合成が充分かどうかは上記のように仮焼材料をDTA分
析で確認すれば良い、又、高誘電体材料及び絶縁体材料
間の成分の相互拡散によるコンデンサーの誘電率の減少
を防止するためには高誘電率層と低誘電率層間にさらに
高誘電率層の中間層を設けることで改善を図ることがで
きる。
使用する誘電体材料の組成としては、Pb(Fetz3
.Nb2zs)−(Fet/2.Wxzz)03系に代
表されるpb系へロブスカイト組成物が使用される。こ
れは焼成温度が1100℃以下と低い為に同時焼成され
る電極の材料にAu、Ag、Ag−Pd等の低融点金属
が使用できるので酸化雰囲気焼成できるためである。つ
まり焼成温度が高いとWや14o等の高融点金属しか使
用できず、これ等の金属は酸化し易いので還元雰囲気で
しか焼成できず、この雰囲気では誘電体材料も還元され
て使用できなくなるからである。一方PdやPd含量の
多い金属を電極材料に使用すれば、酸化雰囲気でも高温
で焼成できるがPdが高価な為と導通抵抗が大きくなる
ので回路基板用の導体材料としては使用できない。
絶縁材料としては誘電体と同時焼成されるので1100
℃以下で焼成できるものが使用される。又上記の信号の
伝播遅延の問題があるので誘電率は15以下のものが使
用される。
例えば硼珪酸ガラスや、さらには数種類の酸化物(例え
ばMgO,CaO,BaO,SrO,Al20g、Pb
O。
に20.Na2O,ZnO,Li2O,ZrO2,Ti
O2等)を含むガラスとアルミナ、石英、ムライト、コ
ージェライト、スピネル等の混合物を原料とするものが
、挙げられるが、その他800〜1100℃で焼成でき
るものであれば何でも良い。
積層基板を得るにはグリーンシートを使用したシート積
層法やシート印刷積層法を利用するのが好ましい、シー
ト積層法の場合を第1図で説明する。第1図は説明の便
宜上全工程を一つの図面で示しである。
先ず低誘電率材料用の原料混合粉を使用してドクターブ
レード法により成形し、厚み0゜1〜0.51程度の低
誘電率グリーンシート1を得る。これに必要な配線パタ
ーン2を、Ag。
Ag−Pd、Au等の800〜1100℃で焼成可能な
導  。
体材料ペーストを使用してスクリーン印刷する。又、他
の導体層との接続には打ち抜き金型やパンチングマシー
ンで低誘電率グリーンシート1に形成された0、2〜0
.5mmΦのスルーホール3を通じて行うようにし、導
体ペースト4を充填する。
以上と同様な方法で得られた厚み30〜400μm程度
の高誘電率材料よりなるグリーンシート5にコンデンサ
形成用電極6と必要なスルーホール3や配線パターンを
形成する。さらにその下に配線パターンを印刷した低誘
電率グリーンシート1を積層した後、80〜150”C
,50〜250kg/cm2の条件で熱圧着し一体化す
る。そして800〜1100℃の焼成温度で焼成しコン
デンサ内蔵セラミック基板を得る。
第1図に示すようにRuO2系や旧2Ru207系等の
抵抗体7を焼成後の基板に通常の厚膜法により形成し、
必要によっては基板内部、表面上に基板と同時焼成によ
り得ることも可能である。
1創1 以下実施例並びに比較例について本発明の詳細な説明す
る。単位は重量%で示す。
実施例1 1450℃で溶散、水中急冷して作成したCaO18,
2%、AlaOslg、2%、5iOz54.5%、B
*039.1% ノffi成を持つ平均粒径3〜3.5
μ嘗のガラス粉末60%と平均粒径1.2μ■のアルミ
ナ粉末40%の混合物に、溶剤(トルエン)、バインダ
ー(アクリル樹脂)可塑剤(DOP)を加え、十分に混
練して粘度2,000〜40,0OOCPSのスラリー
を作成し、通常のドクターブレード法を用いて厚み0.
4mmの第2図に示す低誘電率材料のグリーンシート8
を作成した。このグリーンシート8を900℃で焼成し
た基板の特性は、誘電率ε、=7.8嵩比重=2.9.
熱膨張係数・5゜3X 10−6/ ”C1抗析強度=
 2400kg/am2であった。このグリーンシート
8を30mm角に切断した後0.3mmΦのスルーホー
ル3を形成した後、Ag90%、PdlO%ノ混合粉末
に有機バインダー(エチルセルローズ)と溶剤(テルピ
ネオール)を加えて作成した導1体材料ペースト4をス
ルーホール3に充填し、同時導体ペーストを使用して配
線パターン2を印刷した。
PbO,Fe2O3,Nb20g、 WOS、 ZnO
を所定量秤量した後、湿式粉砕し乾燥する。乾燥原料を
850℃で仮焼し、湿式粉砕な後、乾燥する。
上記と同様の方法で100μm厚の高誘電率グリーンシ
ート9を作成した。このグリーンシート9を30mm角
辷切話した後、両面の相対する位置に、上記導体ペース
ト4を使用して201角の電極6をスクリーン印刷した
。第2図に示した構造になるように、印刷を終了した低
誘電率グリーンシート1と高誘電率グリーンシート5を
積層した後、100℃、100kg/c鳳2で熱圧着し
た6通常の電気式バッチ炉を使用して900℃、30分
間酸化雰囲気焼成した。得られた容量は110nFで高
誘電率材料の誘電率はε、 =4,200at 1kH
2であった。使用した誘電体材料の仮焼物をDTAで分
析したとろ第3図に示したように液相の発生を示す昇温
過程での吸熱ピークがみられず、焼成過程では液相が発
生しないとことを示している。同様な構造を800℃で
仮焼した誘電体材料を使用して作成したところ、得られ
た誘電率は4,100で上記実施例とほぼ同様だった。
またDTAによる誘電体材料の分析結果では、液相は発
生していなかった。
比較例1 実施例1と同様の構造を持ち1組成は実施例
と同じ誘電体材料を750℃で仮焼したものを使用して
作成した。得られた容量は80nFで誘電率は3.00
0で低かった。使用した誘電体材料の原料を5℃/■i
nの昇温速度で昇温しDTAで分析したところ第4図に
示したように730℃に昇温過程で吸熱ピークがあり液
相が発生することを示していた。このようにDTAで示
される液相発生の有無と内蔵し逅誘電体の誘電率との間
に強い関係のあることがわかり少なくとも仮焼温度はD
TAの吸熱ピーク温度より70℃高くする必要のあるこ
とがわかった。
実施例26 市販のアルミノ鉛ホウケイ酸ガラス(PbO−Al2O
3−8i02−B201系)を粉砕して作成した平均粒
径3〜3.5μmのガラス粉末50%と平均粒径1.2
μmのアルミナ粉末50%の混合物を実施例1と同様の
方法で0.4mm厚のグリーンシートを900℃で焼成
した基板の特性は、誘電率ε、 =7.5.嵩比重= 
2.95.熱膨張係数=5.5 X 10−6/ ’C
1抗析強度= 2,200kg/cm2であった。
第51!Iに示すようにこの低誘電率グリーンシートl
を30重■角に切断した後0.3mmΦのスルーホール
3を形成した後、実施例1で作成したAg−Pd導体ペ
ースト4をスルーホール3に充填し、同じ導体ペースト
を使用して配線パターン2を印刷した。実施例1で作成
した850℃で仮焼した高誘電率材料グリーンシートを
30mmX 30s+mに切断した後、実施例1で作成
したAg−Pd導体ペーストを使用して20mm角のコ
ンデンサ用電極6を印刷した。このように電極を印刷し
た高誘電率グリーンシート5、印刷していない高誘電グ
リーンシート(中間層)8、低誘電率グリーンシート1
を積層した後、100℃、100kg/c鳳2条件で熱
圧着し一体化し6900℃で同時焼成してコンデンサー
内蔵基板を作成した。焼成後高誘電率層(中間層)8は
高誘電率層5と低誘電率層1との間の相互拡散を減少す
るため中間層として設けたものである。得られた基板の
内蔵コンデンサーの容量は140nFで高誘電率層5の
誘電率は4.800だった。
比較例2 比較例1で使用した750℃で仮焼した誘電体材料を使
用して実施例2の積層基板を作成した。得られた誘電体
の誘電率は3.400で実施例2に比較するとかなり小
さかった。
ハ9発明の効果 本発明は酸化鉛を主成分とする高誘電率材料を内蔵した
コンデンサと誘電率が15以下の低誘電率の絶縁層から
なる積層セラミック基板においてその同時焼成時の過程
でコンデンサ中に液相を生じないために、従来よりはる
かに高い容量(誘電率)を有する内蔵コンデンサが得ら
れるものである。このため小型、高集積回路のセラミッ
ク基板が得られる効果は極めて大きい。
【図面の簡単な説明】
第1図、第2図、第5は本発明の積層セラミック基板の
一実施例である。第3図、第4図は示差熱分析(DTA
)による昇温過程での一般的温度と示差熱の関係を図示
したものである。第3図は発熱、吸熱のみられない本発
明の場合を、第4図は液相が生じ吸熱ピークが発生して
いる比較例の場合を示す。 1、低誘電率グリーンシート 2.配線パターン3.ス
ルーホール 4.導体ペースト 5.高誘電率グリーン
シート6、コンデンサ形成用電極7、抵抗体 8.高誘
電率グリーンシート(中間層)

Claims (2)

    【特許請求の範囲】
  1. (1)酸化鉛を主成分とする高誘電率材料を仮焼してな
    る内蔵された誘電体層と、誘電率が15以下の低誘電率
    絶縁層とを含みこれ等を一体的に1100℃以下の温度
    で同時焼成する過程において、該誘電体層中に液相の生
    じないことを特徴とする積層セラミック基板の製造方法
  2. (2)高誘電率材料を熱示差分析計の吸熱ピーク温度よ
    りも少なくとも70℃以上の高温度で仮焼してなること
    を特徴とする特許請求の範囲第1項の積層セラミック基
    板の製造方法
JP62324955A 1987-12-22 1987-12-22 積層セラミック基板の製造方法 Expired - Lifetime JPH0632384B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62324955A JPH0632384B2 (ja) 1987-12-22 1987-12-22 積層セラミック基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62324955A JPH0632384B2 (ja) 1987-12-22 1987-12-22 積層セラミック基板の製造方法

Publications (2)

Publication Number Publication Date
JPH01166599A true JPH01166599A (ja) 1989-06-30
JPH0632384B2 JPH0632384B2 (ja) 1994-04-27

Family

ID=18171494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62324955A Expired - Lifetime JPH0632384B2 (ja) 1987-12-22 1987-12-22 積層セラミック基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0632384B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210924A (ja) * 2005-01-26 2006-08-10 E I Du Pont De Nemours & Co 高誘電率セラミック材料のコアを有する多構成要素ltcc基板およびその開発のための方法
US7141129B2 (en) * 2001-12-13 2006-11-28 Harris Corporation Electronic module including a low temperature co-fired ceramic (LTCC) substrate with a capacitive structure embedded therein and related methods
US7545103B2 (en) 2004-05-07 2009-06-09 Panasonic Corporation Cold-cathode tube lighting device for use in a plurality of cold-cathode tubes lit by one low-impedance power source
WO2017134761A1 (ja) * 2016-02-03 2017-08-10 富士通株式会社 キャパシタ内蔵多層配線基板及びその製造方法
JP2019522892A (ja) * 2016-05-20 2019-08-15 クアルコム,インコーポレイテッド 複数の積層型絶縁体上に実装された受動構成要素

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6089995A (ja) * 1983-10-24 1985-05-20 日本電気株式会社 複合積層セラミツク部品
JPS6148996A (ja) * 1984-08-16 1986-03-10 日本電気株式会社 セラミツク多層配線基板の製造方法
JPS62196811A (ja) * 1986-02-22 1987-08-31 三菱マテリアル株式会社 コンデンサ内蔵型セラミツク基板
JPS62244631A (ja) * 1986-04-17 1987-10-26 日本電気株式会社 複合積層セラミツク部品の製造方法
JPS62265795A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス コンデンサ内蔵セラミツクス基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6089995A (ja) * 1983-10-24 1985-05-20 日本電気株式会社 複合積層セラミツク部品
JPS6148996A (ja) * 1984-08-16 1986-03-10 日本電気株式会社 セラミツク多層配線基板の製造方法
JPS62196811A (ja) * 1986-02-22 1987-08-31 三菱マテリアル株式会社 コンデンサ内蔵型セラミツク基板
JPS62244631A (ja) * 1986-04-17 1987-10-26 日本電気株式会社 複合積層セラミツク部品の製造方法
JPS62265795A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス コンデンサ内蔵セラミツクス基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7141129B2 (en) * 2001-12-13 2006-11-28 Harris Corporation Electronic module including a low temperature co-fired ceramic (LTCC) substrate with a capacitive structure embedded therein and related methods
US7545103B2 (en) 2004-05-07 2009-06-09 Panasonic Corporation Cold-cathode tube lighting device for use in a plurality of cold-cathode tubes lit by one low-impedance power source
JP2006210924A (ja) * 2005-01-26 2006-08-10 E I Du Pont De Nemours & Co 高誘電率セラミック材料のコアを有する多構成要素ltcc基板およびその開発のための方法
WO2017134761A1 (ja) * 2016-02-03 2017-08-10 富士通株式会社 キャパシタ内蔵多層配線基板及びその製造方法
JPWO2017134761A1 (ja) * 2016-02-03 2018-11-22 富士通株式会社 キャパシタ内蔵多層配線基板及びその製造方法
US10362677B2 (en) 2016-02-03 2019-07-23 Fujitsu Limited Capacitor built-in multilayer wiring substrate and manufacturing method thereof
US10701808B2 (en) 2016-02-03 2020-06-30 Fujitsu Limited Capacitor built-in multilayer wiring substrate and manufacturing method thereof
JP2019522892A (ja) * 2016-05-20 2019-08-15 クアルコム,インコーポレイテッド 複数の積層型絶縁体上に実装された受動構成要素

Also Published As

Publication number Publication date
JPH0632384B2 (ja) 1994-04-27

Similar Documents

Publication Publication Date Title
US5378662A (en) Glass, dielectric composition, multilayer wiring substrate, and multilayer ceramic capacitor
JPH0343786B2 (ja)
JPH0992983A (ja) セラミック多層基板の製造方法
EP1505040B1 (en) Thick film dielectric compositions for use on aluminium nitride substrates
JPH11335162A (ja) セラミック基板用組成物およびセラミック回路部品
JPH01166599A (ja) 積層セラミック基板の製造方法
JP3121822B2 (ja) 導体ペーストおよび配線基板
JP3337819B2 (ja) 誘電体組成物、多層配線基板および積層セラミックコンデンサ
JPH0346978B2 (ja)
JP2598706B2 (ja) コンデンサ内蔵キャリア基板
JP2753892B2 (ja) コンデンサー内蔵複合回路基板
JP2005216998A (ja) セラミック回路基板及びその製造方法
JPS62244631A (ja) 複合積層セラミツク部品の製造方法
JP3190111B2 (ja) 多層配線基板および誘電体層材料
JP2652229B2 (ja) 積層回路セラミック基板
JP2000285732A (ja) 導電性ペースト及びそれを用いた高周波用電子部品
JPH068189B2 (ja) 酸化物誘電体材料
JPH02121392A (ja) コンデンサー内蔵複合回路基板及びその製造方法
JP3273112B2 (ja) 多層配線基板および半導体素子収納用パッケージ
JP3240873B2 (ja) 低温焼成セラミック誘電体及び低温焼成セラミック多層回路基板
JP2842705B2 (ja) コンデンサー内蔵複合回路基板
JPH0555079A (ja) コンデンサー内蔵複合回路基板
JP3315182B2 (ja) セラミック基板用組成物
JPS6092697A (ja) 複合積層セラミツク部品
JPH05211006A (ja) 高周波誘電体材料ならびに共振器およびその製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080427

Year of fee payment: 14