JPS6148996A - セラミツク多層配線基板の製造方法 - Google Patents
セラミツク多層配線基板の製造方法Info
- Publication number
- JPS6148996A JPS6148996A JP59170893A JP17089384A JPS6148996A JP S6148996 A JPS6148996 A JP S6148996A JP 59170893 A JP59170893 A JP 59170893A JP 17089384 A JP17089384 A JP 17089384A JP S6148996 A JPS6148996 A JP S6148996A
- Authority
- JP
- Japan
- Prior art keywords
- laminate
- ceramic
- multilayer
- wiring board
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、セラミック多層配線基板の製造方法に係わり
、特に混成ＩＣ等に使用されるＣＲ内蔵の多層セラミッ
ク配線基板の製造方法に関するものである。
、特に混成ＩＣ等に使用されるＣＲ内蔵の多層セラミッ
ク配線基板の製造方法に関するものである。
〈従来の技術〉
従来、混成ＩＣを多層化し、高密度化を図る技術として
、セラミック基板の表面に抵抗体を印刷し、多層配線部
分は下層の配線上に誘電ペースト又は絶縁ペーストを印
刷しタモの上に上層の配線を印刷形成する多段印刷法等
が主に用いられている０ しかし、これらの方法では、小容量のコンデンサの形成
は、誘電ペースト又は絶縁ペーストを誘電体として用い
て行うことができるが、大容量のコンデンサ及び高ｆ＃
度のコンデンサを形成することができない。したがって
これらのコンデンサは能動部品と共にセラミック基板の
表面にハ／ダ付けによって搭載され、混成ＩＣ上での占
有面積も大きく、混成ＩＣの小型化への大きな障吾とな
っている。
、セラミック基板の表面に抵抗体を印刷し、多層配線部
分は下層の配線上に誘電ペースト又は絶縁ペーストを印
刷しタモの上に上層の配線を印刷形成する多段印刷法等
が主に用いられている０ しかし、これらの方法では、小容量のコンデンサの形成
は、誘電ペースト又は絶縁ペーストを誘電体として用い
て行うことができるが、大容量のコンデンサ及び高ｆ＃
度のコンデンサを形成することができない。したがって
これらのコンデンサは能動部品と共にセラミック基板の
表面にハ／ダ付けによって搭載され、混成ＩＣ上での占
有面積も大きく、混成ＩＣの小型化への大きな障吾とな
っている。
〈発明の目的〉
本発明の目的は、かかる従来技術の欠点を除去し、大容
量、且つ高精度のコンデンサを内蔵させたセラミック多
層配線基板の製造方法を提供することにある。
量、且つ高精度のコンデンサを内蔵させたセラミック多
層配線基板の製造方法を提供することにある。
〈発明の構成〉
本発明ＶＣよれば、眉間を′ｗＬ気的に接続するバイア
・ホール、抵抗体パターン及び回路パターンを形成し、
かつ、積層セラミックコンデンサの外形寸法に相当する
形状の穴部を設けたセラミック・グリーンシートの複数
枚を積層して積層体を形成する工程と、上記積層体の穴
部に積層セラミックコンデンサを挿入し、この積層体の
上下両面又はいずれか一面上記積層セラミックコンデン
サの電極並びに層間を電気的に接口するバイア・ホール
。
・ホール、抵抗体パターン及び回路パターンを形成し、
かつ、積層セラミックコンデンサの外形寸法に相当する
形状の穴部を設けたセラミック・グリーンシートの複数
枚を積層して積層体を形成する工程と、上記積層体の穴
部に積層セラミックコンデンサを挿入し、この積層体の
上下両面又はいずれか一面上記積層セラミックコンデン
サの電極並びに層間を電気的に接口するバイア・ホール
。
抵抗体パターン及び回路パターンを形成したセラミック
・グリーンシートを積層し熱圧着して一体化成形する工
程と、上記成形体を上記積層セラミックコンデンサの焼
結温度より低い温度で焼成する工程とからなること全特
徴とするセラミック多層配線基板の製造方法が得られる
。
・グリーンシートを積層し熱圧着して一体化成形する工
程と、上記成形体を上記積層セラミックコンデンサの焼
結温度より低い温度で焼成する工程とからなること全特
徴とするセラミック多層配線基板の製造方法が得られる
。
〈実施例〉
以下１本発明を図面を用いて詳細に説明する。
第１図は本発明の一夾施例で製造したＣＲ，内蔵のセラ
ミック多層配級基板の分解模式図でるる。
ミック多層配級基板の分解模式図でるる。
まず、セラミック・グリーンシートに、後工程で内蔵す
る積層セラミックコンデンサｌａ、ｌｂの縦・横寸法に
相当する形状の角穴２ａ、２ｂと層間の電気的接続用バ
イア・ホール（図示省略）とを設けて穴付きグリーンシ
ート３Ａを形成する。
る積層セラミックコンデンサｌａ、ｌｂの縦・横寸法に
相当する形状の角穴２ａ、２ｂと層間の電気的接続用バ
イア・ホール（図示省略）とを設けて穴付きグリーンシ
ート３Ａを形成する。
次に穴付きグリーンシー）３Ａの片面にスクリーン印刷
手段にてＡｇ／Ｐｄ系導電ペースト及びＲｕＯ２系抵抗
体ペーストを被着させて、回路パターン４、導電ペース
トが充填されたバイア・ホール及び抵抗体パターン５を
形成する。次に前述の穴付きグリーンシート３人とは印
刷パターンが異なシ、かつ角穴２ａ、２ｂの形成位置が
同一の穴付きグリーンシート３Ｂを積層セラミック・コ
ンデンサＩａ、１ｂの厚み寸法に相当する枚数まで積層
し積層体３を形成した後、角穴２ａ、２ｂに積層セラミ
ックコンデンサｌａ、ｌｂを挿入する。次に。
手段にてＡｇ／Ｐｄ系導電ペースト及びＲｕＯ２系抵抗
体ペーストを被着させて、回路パターン４、導電ペース
トが充填されたバイア・ホール及び抵抗体パターン５を
形成する。次に前述の穴付きグリーンシート３人とは印
刷パターンが異なシ、かつ角穴２ａ、２ｂの形成位置が
同一の穴付きグリーンシート３Ｂを積層セラミック・コ
ンデンサＩａ、１ｂの厚み寸法に相当する枚数まで積層
し積層体３を形成した後、角穴２ａ、２ｂに積層セラミ
ックコンデンサｌａ、ｌｂを挿入する。次に。
積層セラミックコンデンサｌａ、ｌｂの電極と層間の′
電気的接続用バイア・ホールとを設けたセラミック・グ
リーンシート６Ａ、６Ｂに上記と同様に回路パターン４
．４体ペーストが充填されたバイア・ホール（図示省略
）、及び抵抗体パｐ−７５を被着形成し、これらを前述
の穴付きグリーンシート３Ａ、３Ｂと、積層セラミック
・コンデンサｌａ、ｌｂとの積層体３の上下両面に各々
複数枚積層した後、熱プレス機で圧着し、一体化成形し
て成形体（図示省略）を形成する。次にこの成形体を脱
バインダー処理した後、成形体に内蔵させた積層セラミ
ックコンデンサｌａ、ｌｂの焼結温度より低い温度で焼
成（ピーク温度８００〜９００℃、ピーク温度保持時間
１０分）する。この焼成により積層セラミック・コンデ
ンサｌａ、ｌｂ。
電気的接続用バイア・ホールとを設けたセラミック・グ
リーンシート６Ａ、６Ｂに上記と同様に回路パターン４
．４体ペーストが充填されたバイア・ホール（図示省略
）、及び抵抗体パｐ−７５を被着形成し、これらを前述
の穴付きグリーンシート３Ａ、３Ｂと、積層セラミック
・コンデンサｌａ、ｌｂとの積層体３の上下両面に各々
複数枚積層した後、熱プレス機で圧着し、一体化成形し
て成形体（図示省略）を形成する。次にこの成形体を脱
バインダー処理した後、成形体に内蔵させた積層セラミ
ックコンデンサｌａ、ｌｂの焼結温度より低い温度で焼
成（ピーク温度８００〜９００℃、ピーク温度保持時間
１０分）する。この焼成により積層セラミック・コンデ
ンサｌａ、ｌｂ。
電極及び各層間の回路パターン４はバイア・ホールに充
填された尋体ペーストにより電気的に接続され、ＣＲ内
蔵のセラミック多層配線基板を製造することかでさる。
填された尋体ペーストにより電気的に接続され、ＣＲ内
蔵のセラミック多層配線基板を製造することかでさる。
〈発明の効果〉
以上、不発明によれば、焼結済みで、精度も明確な積層
セラミックコンデンサをセラミック誘電体に内蔵させ、
かつ積層セラミックコンデンサの焼結温度よシ低い温度
で焼成するため、内蔵されたコンデンサの高精度を維持
することも、また低容量から大容量に至る全範囲の積層
セラミック・コンデンサ全内蔵することができる。従っ
て、セ ゛ラミック基板表面に積層セラミックコ
ンデンサを搭載する必要がなく、セラミック基板面積を
大幅に縮小することができ、混成ＩＣの小型化、さらに
電子機器の小型化に大きく貢献することができる。
セラミックコンデンサをセラミック誘電体に内蔵させ、
かつ積層セラミックコンデンサの焼結温度よシ低い温度
で焼成するため、内蔵されたコンデンサの高精度を維持
することも、また低容量から大容量に至る全範囲の積層
セラミック・コンデンサ全内蔵することができる。従っ
て、セ ゛ラミック基板表面に積層セラミックコ
ンデンサを搭載する必要がなく、セラミック基板面積を
大幅に縮小することができ、混成ＩＣの小型化、さらに
電子機器の小型化に大きく貢献することができる。
第１図は本発明によるＣＲ内蔵セラミック多層配線基板
の分解斜視図。 ｌａ、ｌｂ・・・・・・検層セラミックコンデンサ、２
ａ、２ｂ・・・・・・セラミック・グリーンシート上の
角穴部、３Ａ、３Ｂ・・・・・・穴付きグリーンシート
、３・・・・・・′ｉＲｍ体、４・・・・・・回路パタ
ーン、５・・・・・・抵抗体パターン、６Ａ、６Ｂ・・
・・・・グリーンシート。
の分解斜視図。 ｌａ、ｌｂ・・・・・・検層セラミックコンデンサ、２
ａ、２ｂ・・・・・・セラミック・グリーンシート上の
角穴部、３Ａ、３Ｂ・・・・・・穴付きグリーンシート
、３・・・・・・′ｉＲｍ体、４・・・・・・回路パタ
ーン、５・・・・・・抵抗体パターン、６Ａ、６Ｂ・・
・・・・グリーンシート。
Claims (1)
- 層間を電気的に接続するバイア・ホール、抵抗体パター
ン及び回路パターンを形成し、かつ積層セラミック・コ
ンデンサの外形寸法に相当する形状の穴部を設けたセラ
ミック・グリーンシートの複数枚を積層して積層体を形
成する工程と、前記積層体の穴部に積層セラミック・コ
ンデンサを挿入し、この積層体の上下両面又はいずれか
一面に前記積層セラミック・コンデンサの電極並びに層
間を電気的に接続するバイア・ホール、抵抗体パターン
及び回路パターンを形成したセラミック・グリーンシー
トを積層し熱圧着して一体化成形する工程と、前記成形
体を前記積層セラミック・コンデンサの焼結温度より低
い温度で焼成する工程とから成ることを特徴とするセラ
ミック多層配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59170893A JPS6148996A (ja) | 1984-08-16 | 1984-08-16 | セラミツク多層配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59170893A JPS6148996A (ja) | 1984-08-16 | 1984-08-16 | セラミツク多層配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6148996A true JPS6148996A (ja) | 1986-03-10 |
| JPH022318B2 JPH022318B2 (ja) | 1990-01-17 |
Family
ID=15913267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59170893A Granted JPS6148996A (ja) | 1984-08-16 | 1984-08-16 | セラミツク多層配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6148996A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0195591A (ja) * | 1987-10-07 | 1989-04-13 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法 |
| JPH0195592A (ja) * | 1987-10-07 | 1989-04-13 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法 |
| JPH01166599A (ja) * | 1987-12-22 | 1989-06-30 | Narumi China Corp | 積層セラミック基板の製造方法 |
-
1984
- 1984-08-16 JP JP59170893A patent/JPS6148996A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0195591A (ja) * | 1987-10-07 | 1989-04-13 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法 |
| JPH0195592A (ja) * | 1987-10-07 | 1989-04-13 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法 |
| JPH01166599A (ja) * | 1987-12-22 | 1989-06-30 | Narumi China Corp | 積層セラミック基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH022318B2 (ja) | 1990-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4202007A (en) | Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers | |
| US4193082A (en) | Multi-layer dielectric structure | |
| JP3309522B2 (ja) | 多層基板及びその製造方法 | |
| JP2004063664A (ja) | キャビティ付き多層セラミック基板 | |
| JPS5924535B2 (ja) | 積層複合部品 | |
| JPH1167583A (ja) | 積層型電子部品 | |
| JP2001155953A (ja) | 三次元搭載用多端子積層セラミックコンデンサ | |
| JPS6148996A (ja) | セラミツク多層配線基板の製造方法 | |
| JPS5917232A (ja) | 複合積層セラミツク部品およびその製造方法 | |
| JP3669404B2 (ja) | 多層セラミック基板の製造方法 | |
| JP2712295B2 (ja) | 混成集積回路 | |
| US6381120B2 (en) | Mounting arrangement for multilayer electronic part | |
| JPS6221260B2 (ja) | ||
| JP3913094B2 (ja) | 厚膜多層配線基板 | |
| JPH0231797Y2 (ja) | ||
| JPH0252497A (ja) | 多層セラミック基板 | |
| JPS5917227A (ja) | 複合積層セラミツク部品の製造方法 | |
| JP3064751B2 (ja) | 多層型ジャンパーチップの製造方法 | |
| JPH0142333Y2 (ja) | ||
| JPH0427155Y2 (ja) | ||
| JPH0115157Y2 (ja) | ||
| JPS6347248B2 (ja) | ||
| JPH0441619Y2 (ja) | ||
| JPH051100Y2 (ja) | ||
| JP2551064B2 (ja) | セラミック多層基板の製造方法 |