JPS60171793A - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法

Info

Publication number
JPS60171793A
JPS60171793A JP2897284A JP2897284A JPS60171793A JP S60171793 A JPS60171793 A JP S60171793A JP 2897284 A JP2897284 A JP 2897284A JP 2897284 A JP2897284 A JP 2897284A JP S60171793 A JPS60171793 A JP S60171793A
Authority
JP
Japan
Prior art keywords
circuit conductor
insulating
layer
conductor layer
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2897284A
Other languages
English (en)
Inventor
中村 恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2897284A priority Critical patent/JPS60171793A/ja
Publication of JPS60171793A publication Critical patent/JPS60171793A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、テレビやビデオテープレコーダなど一般の電
子機器に用いられる多層配線基板の製造方法に関するも
のである。
従来例の構成とその問題点 近年、電子機器の「軽薄短小」化に対する要求はますま
す増大しており、それとともに電子回路の高密度化が必
要不可欠な条件となってきている。
電子回路の高密度化は、それを構成する回路基板の高密
度化、とシわけ多層配線化がもっとも重要な技術課題と
なっており、昨今いろいろ方法による多層配線基板が使
用されてきている。
その代表的な多層配線基板の製造工程を第1図A、Cに
示した。
これは、セラミック絶縁基板をベースとした、厚膜多層
配線基板であシ、電子回路を機能プロッり化したモジュ
ール回路基板として広く使われるものである。
この多層配線基板は、第1図Aに示すようにアルミナな
どから成るセラミック絶縁基板1の表面上に、銀や銀−
パラジウムなどのメタルグレーズ系の導電ペーストを回
路状に印刷して高温焼成することにより第1回路導体層
2を形成し、次いで第1図Bに示すように、第1回路導
体層2を形成した絶縁基板上に、第1回路導体層2の一
部が露出するようにガラスを主成分とした絶縁ペースト
を印刷、塗布し、高温焼成することにより、パイヤホー
ル4を設けた絶縁体層3を形成し、さらに第1図Cに示
すように、この絶縁体層3の表面に銀や銀−パラジウム
などから成る導電ペーストを所望の回路状に印刷、塗布
し、高温焼成することにより第2回路導体層6を形成す
るとともに、絶縁体層3に設けられたパイヤホール4を
通して第1回路導体層2と電気的に接続する方法により
作られたものである。
ところが、このような方法による多層配線基板では、ガ
ラス絶縁体層3の表面が平滑性に乏しく、従ってその表
面への回路導体層6や抵抗体層の形成が困難となるばか
りでなく、下層回路導体層1の端部への絶縁体層3のカ
バーリングが不十分であるため、層間絶縁層の信頼性に
欠けるなどの、不都合があり、その改善が要望されてい
た。
発明の目的 本発明の目的は、層間絶縁層の平滑性を改善しかつ、層
間絶縁層の信頼性にすぐれた多層配線基板の製造方法を
提供することである。
発明の構成 本発明による多層配線基板は、絶縁基板の少くとも一生
面上に絶縁ペーストによシ所望の回路導体とは逆配線図
形状をした第1絶縁体層を形成する工程、露出した絶縁
基板の主面上に所望の配線回路図形状に導電ペーストを
塗布することにより第1回路導体Nを形成する工程、第
1回路導体層の一部が露出するようにその表面に絶縁ペ
ーストを選択的に塗布して第2絶縁体層を形成する工程
、第2絶縁体層の主面上に導電ペーストを所望の配線回
路図形状に塗布して第2回路導体層を形成するとともに
、第2絶縁体層に設けられたパイヤホールを通して層間
の回路導体層を電気的に接続する工程を経て作られたも
のである。
実施例の説明 以下、本発明の一実施例について図面を参照しながら説
明する。
第2図A−Dは本発明による多層配線基板の製造方法を
説明するための製造工程図を示したものである。
第2図において6は絶縁基板、7は第1絶縁体層8は第
1回路導体層、9は第2絶縁体層、10はパイヤホール
、11は第2回路導体層である。
以上のような構成から成る多層配線基板について以下そ
の製造方法を実施例にもとづいて詳細に説明する。
本発明による多層配線板は、まず第2図Aに示すように
絶縁基板6の主面上に絶縁レジストを所望の回路導体と
は逆配線図形状に塗布することによシ第1絶縁体層7を
形成する。
本実施例においては、絶縁基板6としてアルミナから成
るセラミック基板を使用し、絶縁レジストアとしては、
ガラスを主成分とした絶縁ペーストを使用し、これをス
クリーン印刷法によってアルミナ基板上に逆配線図形状
に塗布し、SOO〜850’Cの空気雰囲気中で焼成し
た。
なおこの工程においてはガラス絶縁ペーストの塗布は所
望の回路導体層の配線図形とは必ずしも逆配線図形状に
ならなくてもよい。
次に、第2図Bに示すように露出した、絶縁基板の主面
上に導電ペーストを用いて所望の配線回路状に塗布し、
第1回路導体層8を形成する。
実施例では、導電ペーストとして銀や銀−パラジウムの
微粉末をガラスフリットと樹脂バインダー中に混合分散
したいわゆる厚膜導電ペーストを使用し、スクリーン印
刷法により所望の配線回路図形状に塗布し、aOO〜8
50”Cの空気雰囲気中で焼成することにより第1回路
導体層8を形成した。
それから第2図Cに示すように、第1回路導体層8の一
部が露出するようにその表面に絶縁ペーストを選択的に
塗布し、パイヤホール10を設けた第2絶縁体層9を形
成する。
実施例によれば第2絶縁体層9を形成するだめの絶縁レ
ジストとしては、第1絶縁体層7と同様にガラスを主体
とした絶縁ペーストを使用し、これをスクリーン印刷法
により第1回路導体層8の表面にパイヤホール10がで
きるように選択的に塗布し、80Q〜s 5o ’Cの
空気雰囲気で焼成することにより第2絶縁体層9を形成
した。
ここで、第2絶縁体層9全形成するだめの絶縁ペースト
は、次工程でその表面に形成する導体ペーストとのマツ
チング性がよいこと、銀のマイグレーションに対し抵抗
力のある特性を具備する必要があるが、本実施例ではp
b○やB2O3の少ない結晶化ガラスを用いて第2絶縁
体層9を形成した。
そして、第2図りに示すように、第2絶縁体層9の表面
に、導電ペーストを所望の配線回路状に塗布し、第2絶
縁体層9に設けたパイヤホール10を通して第1回路導
体層8と電気的に接続した第2回路導体層11を形成す
る。
本実施例では、第1回路導体層8と同様の導電ペースト
を使用してスクリーン印刷法によシ所望の配線回路図形
状に塗布し、800〜860’Cの空気雰囲気中で焼成
することにより第2回路導体層11を形成した。
なお、本実施例においてはセラミック絶縁基板の一方の
表面上にのみ回路導体層を多層化する方法を説明しだが
、本発明では絶縁基板の一方の表面上だけでなく、絶縁
基板の表裏両面にわたって回路導体層と絶縁体層を交互
に形成して多層化し、両者と絶縁基板に設けたスルーホ
ールを通して電気的に接続したものであってもよい。
いずれにしても本発明の狙いは同一面上で回路導体層と
絶縁体層を交互に形成するに際し、層間の絶縁を確実に
行うことにある。
発明の効果 以上の説明から明らかなように本発明による多層配線基
板は、絶縁基板の主面上に回路導体層と絶縁体層を交互
に形成して回路導体層を多層化するに際し、まず絶縁基
板の主面上に絶縁レジストにより逆起線図形状の第1絶
縁体層を形成し、露出した絶縁基板の表面に導電ペース
トを所望の配線回路図形状に塗布することによシ第1回
路導体層を形成するため、第1回路導体層の絶縁基板か
らの突起がなくなりつら位置となることから、第1回路
導体層の上に形成されるパイヤホールを設3けた第2絶
縁体層の表面が平滑化されるとともに、第1回路導体層
のエッヂ部分に被株される絶縁体層の厚みが薄くなるこ
とがなく、眉間絶縁層の信頼性の向上と、第2絶縁体層
上への回路導体層や厚膜抵抗体層の形成が容易となり、
高密度配線化された多層配線基板が実現できるなど従来
例にない効果が得られるものである。
【図面の簡単な説明】
第1図A−Cは従来例による多層配線基板の製造工程図
、第2図A−Dは本発明の一実施例を説明するだめの多
層配線基板の製造工程図である。 6・・・・・・絶縁基板、7・・・・・・第1絶縁体層
、8・・・・・・第1回路導体層、9・・・・・・第2
絶縁体層、10・・・・・・バイヤホール、11・・・
・・・第2回路導体層。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 2 第2図

Claims (1)

    【特許請求の範囲】
  1. (1)絶縁基板の少くとも一主面上に絶縁ペーストによ
    り所望の回路導体とは逆配線図形状をした第1絶縁体層
    を形成する工程、前記露出した絶縁基板の主面上に所望
    の配線回路図形状に導電ペーストを塗布して第1回路導
    体層を形成する工程、前記第1回路導体層の一部が露出
    するように、その表面に絶縁ペーストを選択的に塗布し
    て第2絶縁体層を形成する工程、前記第2絶縁体層の主
    面上に導電ペーストを所望の配線回路図形状に塗布して
    第2回路導体層を形成するとともに、前記第2絶縁体層
    に設けられたパイヤホールを通して層間の回路導体層を
    電気的に接続する工程を経て作ることを特徴とする多層
    配線基板の製造方法。 (?り絶縁基板としてセラミックス基板を使用し、絶縁
    体層にはガラスを主成分とした絶縁ペーストを使用し、
    かつ回路導体層にはメタルグレーズ系の厚膜導電ペース
    トを使用することを特徴とする特許請求の範囲第1記載
    の多層配線基板の製造方法。
JP2897284A 1984-02-17 1984-02-17 多層配線基板の製造方法 Pending JPS60171793A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2897284A JPS60171793A (ja) 1984-02-17 1984-02-17 多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2897284A JPS60171793A (ja) 1984-02-17 1984-02-17 多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
JPS60171793A true JPS60171793A (ja) 1985-09-05

Family

ID=12263330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2897284A Pending JPS60171793A (ja) 1984-02-17 1984-02-17 多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPS60171793A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02156596A (ja) * 1988-12-08 1990-06-15 Matsushita Electric Ind Co Ltd 厚膜多層基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4898785A (ja) * 1972-03-27 1973-12-14
JPS5245059A (en) * 1975-10-07 1977-04-08 Fujitsu Ltd Method of producing ceramic circuit substrate
JPS5893300A (ja) * 1981-11-30 1983-06-02 富士通株式会社 多層プリント板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4898785A (ja) * 1972-03-27 1973-12-14
JPS5245059A (en) * 1975-10-07 1977-04-08 Fujitsu Ltd Method of producing ceramic circuit substrate
JPS5893300A (ja) * 1981-11-30 1983-06-02 富士通株式会社 多層プリント板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02156596A (ja) * 1988-12-08 1990-06-15 Matsushita Electric Ind Co Ltd 厚膜多層基板の製造方法

Similar Documents

Publication Publication Date Title
JPH0213958B2 (ja)
US4914260A (en) Ceramic multi-layer printed circuit boards
JPS60171793A (ja) 多層配線基板の製造方法
JP2885477B2 (ja) 多層配線基板及びその製造方法
JP3064047B2 (ja) 多層セラミック回路基板
JPS60117796A (ja) 多層配線基板及びその製造方法
JP2734404B2 (ja) セラミック配線基板およびその製造方法
JPS6045095A (ja) 厚膜多層基板の製造方法
JP3093602B2 (ja) セラミック回路基板の製造方法
JPS60170296A (ja) 厚膜多層配線板の製造方法
JPS60187047A (ja) 厚膜回路基板の製造方法
JPS60167496A (ja) 厚膜多層回路基板の製造方法
JPS6194394A (ja) 厚膜回路基板の製造方法
JP2770692B2 (ja) 厚膜多層回路基板
JPS58186996A (ja) 多層回路基板の製造方法
JPH0734504B2 (ja) 厚膜セラミック多層基板の製造方法
JPS60175495A (ja) 多層基板
JPS61101093A (ja) 厚膜回路基板の製造方法
JPS593993A (ja) 薄膜回路基板の製造方法
JPH0541579A (ja) 低温焼結多層基板
JPS62172794A (ja) セラミツク多層回路基板の製造方法
JPS60154595A (ja) 多層回路基板の製造方法
JPS59161093A (ja) 厚膜配線基板
JPS635594A (ja) 多層セラミツク基板
JPS6292392A (ja) 回路基板の製造方法