JPH02156596A - 厚膜多層基板の製造方法 - Google Patents

厚膜多層基板の製造方法

Info

Publication number
JPH02156596A
JPH02156596A JP31110088A JP31110088A JPH02156596A JP H02156596 A JPH02156596 A JP H02156596A JP 31110088 A JP31110088 A JP 31110088A JP 31110088 A JP31110088 A JP 31110088A JP H02156596 A JPH02156596 A JP H02156596A
Authority
JP
Japan
Prior art keywords
paste
substrate
insulating
copper oxide
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31110088A
Other languages
English (en)
Inventor
Minehiro Itagaki
峰広 板垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP31110088A priority Critical patent/JPH02156596A/ja
Publication of JPH02156596A publication Critical patent/JPH02156596A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、IC,LSI、チップ部品などを搭載し、か
つそれらを相互配線した回路の高密度実装基板として用
いることのできる厚膜多層基板の製造方法に関するもの
である。
従来の技術 近年、導体材料に銅を使用した厚膜多層基板は、厚膜ペ
ーストが手軽に入手できることや、工法が簡単なため比
較的容易に作裏できることから、現在多方面で実用化検
討されている。しかし、厚膜印刷法のほとんどは配線層
および絶縁層の印刷後、その都度中性雰囲気中で焼成を
行うのでペースト中に含まれる有機バインダの除去(脱
バインダ)が困難となり、プリスタの発生や絶縁性の劣
化の原因になっている。そこで上記欠点を解決したのが
導体材料の出発材料に酸化銅を使用する方法である。こ
の方法により大気中で容易に脱バインダを行うことがで
き、印刷後その都度焼成を繰り返す必要が無く、1回の
還元−焼成の連続工程を行うだけで良い。この多層方法
は、特開昭61−28292号に、酸化銅ペーストは特
開昭62−24Q6号にそれぞれ述べられている。
以下図面を参照しながら、上述した従来の酸化銅を使用
した厚膜多層基板の製造方法の一例について説明する。
第4図は従来の酸化銅を使用した厚膜多層基板の製造工
程図を示すものである。まずセラミック基板に酸化銅ペ
ーストで配線層を施し、次に絶縁ペーストで前記基板上
に絶縁層を施す。しかる後大気中で加熱処理し脱バイン
ダを行った鏝、酸化銅を金属銅に還元し、続けて中性雰
囲気中で焼成する。最後に前記絶縁層上に銅ペーストで
配線層を施し、中性雰囲気中で焼成して厚膜多層基板を
得る。
発明が解決しようとする課題 しかしながら、上記のような方法で乾燥後の酸化銅配線
層上に絶縁ペーストを厚膜印刷すると、酸化銅配線層の
膜厚が厚いため、得られる絶縁層は起伏が大きくなり、
高多層化は困難である。また酸化銅配線層のエッヂ部分
の絶縁層の厚みが薄くなるので、絶縁耐電圧や絶縁抵抗
の劣化の原因となる。
本発明は、上記課題を解決するためになされたもので、
高多層化が可能で絶縁耐電圧や絶縁抵抗の劣化の少ない
厚膜多層基板の製造方法を提供するものである。
課題を解決するだめの手段 本発明は上記問題を解決するために、酸化銅ペーストで
配線層を施したセラミック焼成基板上の酸化銅配線以外
の領域にガラスもしくはガラス・セラミックを主成分と
する絶縁ペーストで絶縁層を施した後、前記基板上の所
望の領域に絶縁ペーストで絶縁層を施し、酸化銅ペース
トと絶縁ペーストを交互に印刷し多層化した基板を大気
中で加熱処理し脱バインダを行った後、酸化銅を金属銅
に還元し、続けて中性雰囲気中で焼成し、最後に前記絶
縁層上に銅ペーストで配線層を施し、中性雰囲気中で焼
成して厚膜多層基板を得るものである。
作用 本発明は、上述したように、酸化銅配線層を施したセラ
ミック焼成基板上の酸化銅配線以外の領域に絶縁ペース
トで絶縁層を施した後、前記基板上の所望の領域に絶縁
ペーストで絶縁層を施すので、絶縁層の起伏が小さくな
り高多層化が可能となる。また酸化銅配線のエッヂ部分
の絶縁層の厚みが薄くならないので絶縁性の劣化を抑え
ることができる。
実施例 以下本発明の一実施例の厚膜多層基板について図面を参
照しながら説明する。
第1図は本発明の一実施例における厚膜多層基板の製造
工程図、第2図11−dは絶縁層の形成過程を示した図
である。
まず、第2図aに示すようにアルミナ焼成基板1上に酸
化銅ペーストで配線層2をスクリーン印刷し、乾燥する
。この時の酸化銅(Cub)は平均粒径2ミクロンのも
のを用いた。ペースト炸裂のためのビヒクルは、ターピ
ネオール、ベンジルアルコールソシてブチルカルピトー
ルの混合液を溶剤とし、有機バインダ(結合剤)のポリ
ビニルブチラールを溶解したものを用い、上記酸化銅粉
末と混練してペーストとした。
次に、ホウケイ酸鉛系ガラス粉末とアルミナ粉末を重量
比で60対5oに配合した無機組成物(平均粒径2ミク
ロン)と、ポリビニルブチラールを酪酸エステル系溶剤
で溶解したビヒクルを混練して作製した絶縁ペーストで
、第2図すのように酸化銅配線以外のアルミナ基板上の
領域にスクリーン印刷を施し、乾燥して未焼成絶縁層3
を形成し、さらに第2図Cのように前記基板上の所望の
領域に絶縁ペーストで未焼成絶縁層4を形成する。なお
、前記酸化銅ペーストと絶縁ペーストの作製にターピネ
オール、ベンジルアルコール、ブチルカルピトール、酪
酸エステル、ポリビニルブチラールを用いたが、有機バ
インダとしてエチルセルロース、アクリル系樹脂を用い
ても良く、さらにンルビタンアルキルエステル、ポリオ
キシエチレンアルキエーテル等の界面活性剤を用いるこ
とも有効な手段である。
印刷を完了した基板を空気中300〜700″Cに加熱
し、絶縁層中の有機成分を完全に除去し脱バインダを行
った。続いて、水素ガスを5〜40チ含有する窒素ガス
雰囲気中、300〜600℃で酸化銅を金属銅に還元し
た後、窒素ガス雰囲気中900℃で金属銅と未焼成絶縁
層を同時に焼成した。
最後に第2図dに示すように焼成した絶縁層上の所望の
領域に銅ペーストで配線層5をスクリーン印刷し、乾燥
後窒素ガス雰囲気中900’Cで焼成した。
なお、本実施例で得られた多層基板の配線層間の絶縁耐
電圧を測定したところ、次表に示した通り、従来法では
最低値はSOOボルトであったが、本発明の方法によれ
ば、最低値は160oボルトという結果が得られた。
上記の実施例においては、絶縁層が一層だけの二層基板
の例であったが、第3図に示すように酸化銅配線層と絶
縁層の形成を交互に複数回行った多層基板においても、
上記実施例と同様の結果が得られる。
発明の効果 本発明によると、次のような効果が得られる。
(1)酸化銅配線層を施したセラミック焼成基板上の酸
化銅配線以外の領域に絶縁層を施し、さらに前記基板上
に絶縁層を施すので、絶縁層の起伏が、小さくなり高多
層化が可能となる。
(2)配線層のエッヂ部分の絶縁層が薄くならないので
、絶縁特性が向上する。
【図面の簡単な説明】
第1図は本発明の実施例における厚膜多層基板の製造工
程図、第2図a −dは絶縁層の形成過程を示した断面
図、第3図は酸化銅配線層と絶縁層の形成を交互に複数
回行った厚膜多層基板の製造工程図、と七=第4図は従
来の厚膜多層基板の製造工程図である。 1・・・・・・アルミナ焼成基板、2,5・・・・・・
配線層、3.4・・・・・・絶縁層。 代理人の氏名 弁理士 粟 野 重 孝 はが1名第1
図 第 図 ? 第 図

Claims (1)

    【特許請求の範囲】
  1. セラミック焼成基板上に酸化銅を主成分とする酸化銅導
    体用ペーストで配線層を厚膜印刷により施した後、前記
    基板上の酸化銅配線以外の領域にガラスもしくはガラス
    ・セラミックを主成分とする絶縁ペーストで厚膜印刷に
    より絶縁層を施し、さらに前記基板上の所望の領域に前
    記絶縁ペーストで絶縁層を施し、かつ前述の酸化銅ペー
    ストの印刷と絶縁ペーストの印刷を繰返すことにより多
    層化した後、前記基板を大気中もしくは酸化性雰囲気中
    でかつペーストに含まれる有機成分を分解させるに充分
    な温度以上で加熱処理を行い、しかる後、水素と窒素の
    混合ガス雰囲気中で、前記絶縁層が焼結する温度以下で
    かつ酸化銅が金属銅に還元される温度以上で加熱処理を
    行い、さらに銅に対して非酸化性となる雰囲気中で前記
    絶縁層の焼結を行い、最後に前記焼成絶縁層上の所望の
    領域に銅を主成分とする銅ペーストで配線層を厚膜印刷
    により施した後、銅に対して非酸化性となる雰囲気中で
    前記配線層の焼結を行うことを特徴とする厚膜多層基板
    の製造方法。
JP31110088A 1988-12-08 1988-12-08 厚膜多層基板の製造方法 Pending JPH02156596A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31110088A JPH02156596A (ja) 1988-12-08 1988-12-08 厚膜多層基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31110088A JPH02156596A (ja) 1988-12-08 1988-12-08 厚膜多層基板の製造方法

Publications (1)

Publication Number Publication Date
JPH02156596A true JPH02156596A (ja) 1990-06-15

Family

ID=18013140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31110088A Pending JPH02156596A (ja) 1988-12-08 1988-12-08 厚膜多層基板の製造方法

Country Status (1)

Country Link
JP (1) JPH02156596A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005107349A1 (de) * 2004-03-30 2005-11-10 Sefar Ag Multilayer-leiterplatte sowie verfahren zum herstellen einer solchen

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60171793A (ja) * 1984-02-17 1985-09-05 松下電器産業株式会社 多層配線基板の製造方法
JPS60216599A (ja) * 1984-04-12 1985-10-30 沖電気工業株式会社 厚膜hicの製造方法
JPS62145896A (ja) * 1985-12-20 1987-06-29 松下電器産業株式会社 セラミツク銅多層配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60171793A (ja) * 1984-02-17 1985-09-05 松下電器産業株式会社 多層配線基板の製造方法
JPS60216599A (ja) * 1984-04-12 1985-10-30 沖電気工業株式会社 厚膜hicの製造方法
JPS62145896A (ja) * 1985-12-20 1987-06-29 松下電器産業株式会社 セラミツク銅多層配線基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005107349A1 (de) * 2004-03-30 2005-11-10 Sefar Ag Multilayer-leiterplatte sowie verfahren zum herstellen einer solchen
DE102004016205B4 (de) * 2004-03-30 2008-02-21 Sefar Ag Multilayer-Leiterplatte sowie Verfahren zum Herstellen einer solchen

Similar Documents

Publication Publication Date Title
US4795512A (en) Method of manufacturing a multilayer ceramic body
JPH02156596A (ja) 厚膜多層基板の製造方法
JP3127797B2 (ja) コンデンサ内蔵ガラスセラミック基板
JPH01321691A (ja) 厚膜セラミック多層基板の製造方法
JPH06334282A (ja) セラミック多層基板用グリーンシート
JPH05159621A (ja) 導電性ペースト
JPH0258396A (ja) 厚膜多層基板の製造方法
JPH02277279A (ja) 同時焼成セラミック回路基板
JPS62145896A (ja) セラミツク銅多層配線基板の製造方法
JPH0588557B2 (ja)
JP3222296B2 (ja) 導電性インキ
JPH01321692A (ja) セラミック多層基板の製造方法
JP3173213B2 (ja) セラミック多層配線基板の製造方法
JPH08134388A (ja) 導電性インキ
JPH0398208A (ja) 導電性ペースト
JPH0561798B2 (ja)
JPH0320914B2 (ja)
JP2967013B2 (ja) 絶縁材料
JPH0198294A (ja) セラミック配線基板の製造方法
JPH01321680A (ja) セラミック配線基板の製造方法
JPH0561797B2 (ja)
JP2002231049A (ja) 導電性ペースト
JPH0561799B2 (ja)
JP2710430B2 (ja) パターン形成方法
JPH0554718B2 (ja)