JPH0198294A - セラミック配線基板の製造方法 - Google Patents

セラミック配線基板の製造方法

Info

Publication number
JPH0198294A
JPH0198294A JP25890487A JP25890487A JPH0198294A JP H0198294 A JPH0198294 A JP H0198294A JP 25890487 A JP25890487 A JP 25890487A JP 25890487 A JP25890487 A JP 25890487A JP H0198294 A JPH0198294 A JP H0198294A
Authority
JP
Japan
Prior art keywords
layer
conductor
printed
insulating layer
vehicle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25890487A
Other languages
English (en)
Inventor
Sei Yuuhaku
裕伯 聖
Seiichi Nakatani
誠一 中谷
Tsutomu Nishimura
勉 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP25890487A priority Critical patent/JPH0198294A/ja
Publication of JPH0198294A publication Critical patent/JPH0198294A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体IC、チップ部品などを搭載し、かつ
それらを相互配線したハイブリッドIC基板に用いるこ
とができるセラミック配線基板の製造方法に関するもの
である。
従来の技術 セラミック配線基板の工法は大きく分けてグリーンシー
ト積層法と厚膜印刷法とがある。このうち、グリーンシ
ート積層法は、未焼成の絶縁シート上に導体を印刷し、
これを複数枚重ねて熱と圧力゛で積層一体化した後焼結
する方法で、積層数の多い用途に使用されている。一方
、厚膜印刷法は、焼結剤のセラミック基板上に導体や絶
縁体の厚膜ペーストを使用してパターンを形成する方法
で、この方法の利点は、厚膜ペーストが手軽に入手でき
ることや工法そのものが簡単なため比較的容易に製造が
できることである。これらの印刷法に用いる導体材料と
しては、従来AuやAg−Pd系の材料を用いているが
、これらの導体材料は貴金属であるためコストが高くつ
き、又、半田付の際の半田くわれや導体抵抗が高いなど
の問題があり、この問題に対処する観点からCuを導体
材料として用いたセラミック配線基板が注目されている
 。
(例えば、特開昭55−8899号公報)。又、CuO
ベ−ニストを用いて印刷積層後、CuOをCuに還元し
て導体層を形成したセラミック配線基板(以後、CuO
方式のセラミック基板と呼ぶ)(特開昭61−2692
号公報)などがある。このCuO方式のセラミック配線
基板の製造方法は、CuO層と絶縁層とをスクリーン印
刷によって、セラミック焼結基板上に積層化した後、炭
素に対して充分な酸化雰囲気で、かつ内部の有機成分を
熱分解させ、るに充分な温度で熱処理を行ない、しかる
後、還元雰囲気中において、積層体中のCuO層をCu
に還元し、ついで、Cuに対して非酸化性とな暮雲囲気
で焼結することである。この方法の利点は、酸化雰囲気
中での脱バインダが可能であるので、ペースト中の有機
成分を充分に除去することができるため、導体層や絶縁
層の各層を印刷する毎に焼成を繰り返す必要がないので
、導体層と絶縁層を印刷積層後、−括して焼成すること
が可能である。
発明が解決しようとする問題点 しかしながら、前記CuO方式のセラミック配線基板の
製造方法は、印刷積層化した後、−括して焼成できると
いう利点がある反面、印刷方法が困難である。その理由
は、導体層または絶縁層を印刷、乾燥後の未焼結の導体
層あるいは絶縁層上に印刷しなければならない点にある
。わかりやすく説明すると、第2図に印刷積層後の配線
基板の断面図を示すが、3の導体層の一層目は1の焼結
基板上に印刷されるので問題ないが、二層目以降の導体
層は、2の印刷、乾燥後の未焼結の絶縁層上に印刷され
るので導体ペースト中の溶媒が絶縁層に吸収され、導体
層のレベリングが充分に行なわれない。したがって、印
刷された導体層の表面は平滑性に乏しい。一方、絶縁層
は、導体層上のバイアホール部分を残し、他の導体層部
分は完全に絶縁層で被われてなければならないが、導体
層上の絶縁層のレベリングが悪くスクリーンメツシュ跡
が残り、これが原因で耐圧不良となる。これらの問題を
解決するために、ペースト中の溶媒量を多くして粘度を
下げたペーストを用いて印刷する方法が考えられるが、
ペースト粘度が低すぎると導体層がダしたり、バイアホ
ールがうまったりしてファインなパターンが形成されな
いなどの問題がある。
問題点を解決するための手段 上記問題点を解決するために、本発明のセラミック配線
基板の製造方法は、有機バインダと有機溶媒から成るビ
ヒクルを印刷後の導体層上に印刷して、導体層上の表面
を平滑化すると共に緻密な構造にした。ついで、絶縁層
を印刷して積層化した。また、前記積層体は、有機バイ
ンダを多く含有しているので、脱バインダは、炭素に対
して充分な酸化雰囲気で行なった。又、導体ペーストの
無a感分としては、酸化雰囲気で安定なCuOを用いた
。さらに、CuOをCuに還元させるためにN2 +H
B雰囲気中で還元し、その後、N!雰囲気中で焼成した
作用 本発明は、前記した様に、ビヒクルを導体層上に印刷し
て、導体層表面を平滑化すると共に緻密な構造にするこ
とによって、導体層上に印刷された絶縁ペーストの溶媒
の吸収が少なくなり、絶縁層のレベリングが充分に行な
われるので絶縁層表面は平滑で、耐圧不良の原因となる
メツシュ跡が残らない。又、脱バインダは、炭素に対し
て充分な酸化雰囲気で、かつ内部の有機成分を熱分解さ
せるに充分な温度で行なうので、有機成分の多い積層体
でも完全に除去することが可能である。つぎに、Nz十
Hz雰囲気中で還元を行なうので、積層体中のCuO導
体は完全にCuに還元される。
そして、N!中雰囲気で焼成してCu導体を酸化させず
に焼結させるものである。
実施例 以下本発明の一実施例のセラミック基板の製造方法につ
いて、図面を参照しながら説明する。
(実施例1)    。
まず、本発明に用いたCu’O導体ペースト、絶縁ペー
スト、導体層上に印刷するビヒクルの作製方法について
伸べる。CuO導体ペーストは、平均粒径が2〜3μm
に調整されたCuO粉体100gとビヒクル15ccと
を三本ロールを用いて混練してペースト化した。ここで
用いたビヒクルは、エチルセルロース粉体15gをテレ
ピン油100 gで溶かしたものである。絶縁ペースト
は、ホウケイ酸ガラス粉体と酸化アルミニウム粉体とを
重量比で1対1となる様に混合した粉体100gと導体
ペーストに用いたビヒクル24ccとを三本ロールを用
いて混練してペースト化した。導体層上に印刷するビヒ
クルは、エチルセルロースとポリビニールブチラールを
それぞれテレピン油で溶かしたものである。
この様にして作製したペーストを用いて、96%アルミ
ナ焼結基板上に第1図に示した構造のテスト基板を作製
した。テスト基板の作製方法を以下 ・に伸べる。Cu
O導体ペーストを350メツシユのスクリーンを用い、
アルミナ焼結基板上に印刷し、乾燥した。乾燥後、ビヒ
クルを前記導体印刷に用いたスクリーンを用い、導体層
上に印刷、乾燥した。ビヒクル乾燥後、絶縁ペーストを
250メンシユのスクリーンを用い、印刷、乾燥した後
、さらに、絶縁ペーストを前回と同様、印刷、乾燥した
乾燥後の絶縁層の厚みは約50μmであった一0次にこ
の乾燥剤基板を、空気中700℃の温度で脱バインダし
た後、Nz + Hz  (Nz / Hz =80/
20 :流i121 /min )の雰囲気中400℃
の温度で還元し、続いて、N2雰囲気中900℃の温度
で焼成した。この様にして作製したテスト基板の耐圧試
験を行なった。試験条件は100OVの直流電圧を絶縁
層をはさむ電極間に印加した時のショート数を調べた。
なお、絶縁層をはさむ電極間の対向面積は1cIiIで
あった。
(比較例) 比較例として、前記テスト基板の作製に用いたCuO導
体ペーストと絶縁ペーストを用いて、第1図に示した構
造のビヒクル層を除いた構造のテスト基板を作製して、
前回と同様の耐圧試験を行なった。試験結果を表に示し
た。
表中のショート数は、試験数10個中のショート数であ
る。耐圧試験の結果、ビヒクルを導体層上に印刷した試
料は、バインダの種類にかかわらずショート数が少なく
なり改善の効果が見られる。
また、バイイダ量の少ない試料にショートが見られるの
は、導体層表面を充分に被うだけのバインダ量がないた
めと思われる。逆に、バインダ量が多いと電極と絶縁層
間でクランクが起る。
発明の効果 本発明は、ビヒクルを導体層上に印刷して導体層上の表
面を平滑化すると共に緻密な構造にすることによって、
導体層上に印刷される絶縁ペーストのレベリングが充分
に行なわれるので、メツシュ跡のない、平滑な絶縁層が
形成される。さらに、脱バインダは、酸化雰囲気で行な
うので、積層体内部の有機成分を完全に除去することが
できるので焼結後の絶縁層は緻密で絶縁性に優れている
また、導体の出発原料としてCuOを用いるため極めて
低コスト化がはかれる。
【図面の簡単な説明】
第1図は、実施例1の耐圧試験用基板の断面図、第2図
は、セラミック配線基板の断面図である。 1・・・・・・アルミナ焼結基板、2・・・・・・絶縁
層、3・・・・・・allli、4・・・・・・バイア
ホール、5・・・・・・ビヒクル層。

Claims (1)

    【特許請求の範囲】
  1.  セラミック焼結基板上に、CuOを無機成分とする導
    体層を印刷,乾燥し、ついで、該導体層上に有機バイン
    ダと有機溶剤から成るビヒクルを印刷,乾燥後、ガラス
    −セラミックを無機成分とする絶縁層を印刷,乾燥し、
    さらに、前記導体層、ビヒクル、絶縁層を繰り返し印刷
    ,乾燥して積層化する工程と、前記積層体を炭素に対し
    て充分な酸化雰囲気で、かつ内部の有機成分を熱分解さ
    せるに充分な温度で脱バインダする工程と、さらに、こ
    れをガラスの軟化点以下の温度で、還元雰囲気中におい
    て熱処理する工程と、その後、窒素雰囲気中で焼結させ
    る工程とを有することを特徴とするセラミック配線基板
    の製造方法。
JP25890487A 1987-10-11 1987-10-11 セラミック配線基板の製造方法 Pending JPH0198294A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25890487A JPH0198294A (ja) 1987-10-11 1987-10-11 セラミック配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25890487A JPH0198294A (ja) 1987-10-11 1987-10-11 セラミック配線基板の製造方法

Publications (1)

Publication Number Publication Date
JPH0198294A true JPH0198294A (ja) 1989-04-17

Family

ID=17326650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25890487A Pending JPH0198294A (ja) 1987-10-11 1987-10-11 セラミック配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0198294A (ja)

Similar Documents

Publication Publication Date Title
US4109377A (en) Method for preparing a multilayer ceramic
JPH05102666A (ja) 多層セラミツク基板の製造方法
JPH04320017A (ja) 積層セラミックコンデンサとその製造方法およびそれに用いる外部電極用ペースト
JPH06100377A (ja) 多層セラミック基板の製造方法
JPH06237081A (ja) 多層セラミック基板の製造方法
JPH0198294A (ja) セラミック配線基板の製造方法
JPH06223621A (ja) 導体ペースト組成物
JPH0348415A (ja) ペースト組成物および積層セラミックコンデンサの製造方法
JPH05167253A (ja) 多層セラミック基板の製造方法
JPH0588557B2 (ja)
JPH08134388A (ja) 導電性インキ
JP2002298643A (ja) 外部電極用導電性ペースト及びそれを用いた積層セラミックコンデンサ
JPS62145896A (ja) セラミツク銅多層配線基板の製造方法
JP3222296B2 (ja) 導電性インキ
JP2000058375A (ja) 積層セラミック電子部品及びその製造方法
JPH05327220A (ja) 多層セラミック基板の製造方法
JPH0632379B2 (ja) セラミツク配線基板の製造方法
JPH0368195A (ja) セラミック積層基板およびその製造方法
JP3173213B2 (ja) セラミック多層配線基板の製造方法
JPH05347484A (ja) ビア形成ペーストおよびビア形成方法
JPH0320914B2 (ja)
JPH08279666A (ja) 導電性ペースト
JPH05308193A (ja) 多層セラミック基板の製造方法
JPH06104571A (ja) 低温焼成セラミックス多層基板の製造方法
JPH0258396A (ja) 厚膜多層基板の製造方法