JPS60216599A - 厚膜ｈｉｃの製造方法 - Google Patents
厚膜ｈｉｃの製造方法Info
- Publication number
- JPS60216599A JPS60216599A JP7184284A JP7184284A JPS60216599A JP S60216599 A JPS60216599 A JP S60216599A JP 7184284 A JP7184284 A JP 7184284A JP 7184284 A JP7184284 A JP 7184284A JP S60216599 A JPS60216599 A JP S60216599A
- Authority
- JP
- Japan
- Prior art keywords
- hic
- insulating layer
- conductor
- film
- thick film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は厚膜ＨＩＣの製造方法、特に厚膜ＨＩＣの多層
化に関するものである・ （従来技術） 従来の厚膜ＨＩＣの回路印刷において、印刷で形成され
る回路部分（導体、抵抗など）は２０〜４０μｍの厚さ
を持っており、多層化する場合はこの上に絶縁層を重ね
た後、更に回路を印刷して積み重ねを行なっていた。
化に関するものである・ （従来技術） 従来の厚膜ＨＩＣの回路印刷において、印刷で形成され
る回路部分（導体、抵抗など）は２０〜４０μｍの厚さ
を持っており、多層化する場合はこの上に絶縁層を重ね
た後、更に回路を印刷して積み重ねを行なっていた。
第１図は従来における多層化印刷の過程を示すものであ
シ、第１図（、）に示すセラミック基板１に導体２０を
印刷した後（第１図（ｂ） ） 、絶縁層３０を印刷し
く第１図（Ｃ））、その後その上に更に導体２１を積み
重ねて印刷（第１図（ｄ））するとともに、その上に絶
縁層を重ねて（第１図（Ｃ））他の導体を重ねるといっ
た工程にて多層ＨＩＣを製造していた。
シ、第１図（、）に示すセラミック基板１に導体２０を
印刷した後（第１図（ｂ） ） 、絶縁層３０を印刷し
く第１図（Ｃ））、その後その上に更に導体２１を積み
重ねて印刷（第１図（ｄ））するとともに、その上に絶
縁層を重ねて（第１図（Ｃ））他の導体を重ねるといっ
た工程にて多層ＨＩＣを製造していた。
しかし、この方法によると印刷された膜厚の部分におい
て段差が生じる為、積み重ねた場合第２図に示すように
段差のエッヂ部分において回路が切れたシ、又極めて薄
くなるなどの原因による断線故障（Ｐ）、”ターンのシ
ョー） （Ｑ）が生じ、信頼性劣化となる欠点があった
。
て段差が生じる為、積み重ねた場合第２図に示すように
段差のエッヂ部分において回路が切れたシ、又極めて薄
くなるなどの原因による断線故障（Ｐ）、”ターンのシ
ョー） （Ｑ）が生じ、信頼性劣化となる欠点があった
。
（発明の目的）
本発明の目的は、厚膜ＨＩＣの印刷におめて発生する段
差を解消して従来発生しがちでおつ７ｚ断線。
差を解消して従来発生しがちでおつ７ｚ断線。
ショートをなくして歩留シならびに信頼性を向上するこ
とにある。
とにある。
（発明の構成）
本発明は、配線回路を多層に重ねた厚膜ＨＩＣの製造方
法であって、導体パターン等を有する層において導体な
らびに抵抗体等の厚さによって生ずる戸凸、を埋込絶縁
層にて平坦化した後、上層を順次形成することを特徴と
する厚膜ＨＩＣの製造方法である。
法であって、導体パターン等を有する層において導体な
らびに抵抗体等の厚さによって生ずる戸凸、を埋込絶縁
層にて平坦化した後、上層を順次形成することを特徴と
する厚膜ＨＩＣの製造方法である。
（実施例）
第３図は本発明の製造方法を示す説明図′であシ、１は
セラミック基板、２ｏは第１導体、２ノは第２導体、４
０は焼成前の絶縁層、４０ａｅ４１ｍは焼成後の絶縁層
、５０．５１は中間絶縁層である。
セラミック基板、２ｏは第１導体、２ノは第２導体、４
０は焼成前の絶縁層、４０ａｅ４１ｍは焼成後の絶縁層
、５０．５１は中間絶縁層である。
まず、セラミック基板１上に第１導体２ｏを印刷する（
第３図（ｂ））。次に第１導体２０間の周辺領域の凹部
（へこみ部）に印刷によって埋込絶縁層４０を第１導体
２ｏと同一の厚さに作る（第３図（Ｃ））。埋込絶縁層
４ｏは約８ｏｏ℃近辺において流動性を持たせることが
でき、第１導体２ｏとの接着ならびに平坦化が容易に行
なえる厚膜に一ストを用いている。この厚膜に一ストは
樹脂を有機溶媒に溶かしたビヒクルにガラスフリットを
分・ 散混練したものである。第３図（、）の状態にて
焼成することによって、埋込絶縁層４ｏは第３図（、）
に示す焼成後の絶縁層４０ａのように第１導体２０間を
埋めて平坦化される。埋込絶縁層４０の形成方法は印刷
忙よる方法が一般的であシ、印刷パターンは第１導体２
０のパターンのネガノ９ターンであるようにし、かつ３
〜５μｍの間隔を開けた印刷Ａ’ターンが望ましい。こ
の間隔が第３図（ｃ）の第１導体２０と埋込絶縁層４０
との間隔である。そしてこの微小間隔は焼成による溶融
によって埋められ、第１導体２０との接合部において高
低差は生じないものとなる。又その結果、マスクツ母タ
ーンの持つ精度誤差を許容することにもなる。
第３図（ｂ））。次に第１導体２０間の周辺領域の凹部
（へこみ部）に印刷によって埋込絶縁層４０を第１導体
２ｏと同一の厚さに作る（第３図（Ｃ））。埋込絶縁層
４ｏは約８ｏｏ℃近辺において流動性を持たせることが
でき、第１導体２ｏとの接着ならびに平坦化が容易に行
なえる厚膜に一ストを用いている。この厚膜に一ストは
樹脂を有機溶媒に溶かしたビヒクルにガラスフリットを
分・ 散混練したものである。第３図（、）の状態にて
焼成することによって、埋込絶縁層４ｏは第３図（、）
に示す焼成後の絶縁層４０ａのように第１導体２０間を
埋めて平坦化される。埋込絶縁層４０の形成方法は印刷
忙よる方法が一般的であシ、印刷パターンは第１導体２
０のパターンのネガノ９ターンであるようにし、かつ３
〜５μｍの間隔を開けた印刷Ａ’ターンが望ましい。こ
の間隔が第３図（ｃ）の第１導体２０と埋込絶縁層４０
との間隔である。そしてこの微小間隔は焼成による溶融
によって埋められ、第１導体２０との接合部において高
低差は生じないものとなる。又その結果、マスクツ母タ
ーンの持つ精度誤差を許容することにもなる。
次に、中間絶縁層５６（流動性の小さいもの）を印刷形
成する（第３図（ｅ））。この時の焼成温度は８００℃
を２０〜５０℃下廻ることが必要である。続いて第３図
（ｆ） Ｋ示すように、第２導体２１を印刷し、以後同
様に埋込絶縁層４１ａ、中間絶縁層５ノを順に印刷する
。この場合、上層へいくに従って焼成温度が１層毎に２
０〜５０℃低くなるペースト材料を選ぶことが必要であ
る。
成する（第３図（ｅ））。この時の焼成温度は８００℃
を２０〜５０℃下廻ることが必要である。続いて第３図
（ｆ） Ｋ示すように、第２導体２１を印刷し、以後同
様に埋込絶縁層４１ａ、中間絶縁層５ノを順に印刷する
。この場合、上層へいくに従って焼成温度が１層毎に２
０〜５０℃低くなるペースト材料を選ぶことが必要であ
る。
又、絶縁ペーストにて埋込絶縁層ならびに中間絶縁層を
作る場合、上述のように印刷によって行なう以外に、ス
ピン塗布又はホイラー塗布による方法を使用することも
できる。この方法は回転体上にペーストを載せた基板を
置き、遠心力によってイーストを塗布するものであシ、
絶縁ペーストの粘度、固形含有率を適正条件とすること
で膜厚をコントロ°−ルするものである。
作る場合、上述のように印刷によって行なう以外に、ス
ピン塗布又はホイラー塗布による方法を使用することも
できる。この方法は回転体上にペーストを載せた基板を
置き、遠心力によってイーストを塗布するものであシ、
絶縁ペーストの粘度、固形含有率を適正条件とすること
で膜厚をコントロ°−ルするものである。
（発明の効果）
本発明に係わる厚膜ＨＩＣの製造方法においては、従来
の絶縁層一層に加えて埋め込み層を設けて各層における
回路印刷面を平坦化している為、上層に重ねて回路印刷
を行なうにあたって、回路パターンの重な多部分におい
て段差を生ずることがなく１厚膜ＨＩＣの断線の発生、
ショートをなくして信頼性を向上できる利点がある。
の絶縁層一層に加えて埋め込み層を設けて各層における
回路印刷面を平坦化している為、上層に重ねて回路印刷
を行なうにあたって、回路パターンの重な多部分におい
て段差を生ずることがなく１厚膜ＨＩＣの断線の発生、
ショートをなくして信頼性を向上できる利点がある。
又平坦面が得られる為、精細ノ４ターンの印刷。
細線の焼付を容易に行なうことができ、実装密度の高い
回路配線が可能となる利点を有する。
回路配線が可能となる利点を有する。
第１図は従来における多層化印刷の過程を示す説明図、
第２図は従来において断線、ノ母ターンショートを生じ
て信頼性が低下することを示す説明図、第３図は本発明
の製造方法を示す説明図である。 １・・・セラミック基板、２０・・・第１導体、２１・
・・、゛ 第２導体、４０・・・焼成前の絶縁層、４０ｍ、４１ａ
・・・焼成後の絶縁層、５０．５１・・・中間絶縁層。 特許出願人 沖電気工業株式会社 第１図 第２図 ２０ 〜１ （０）ロニ＝＝二二＝上１ ０
第２図は従来において断線、ノ母ターンショートを生じ
て信頼性が低下することを示す説明図、第３図は本発明
の製造方法を示す説明図である。 １・・・セラミック基板、２０・・・第１導体、２１・
・・、゛ 第２導体、４０・・・焼成前の絶縁層、４０ｍ、４１ａ
・・・焼成後の絶縁層、５０．５１・・・中間絶縁層。 特許出願人 沖電気工業株式会社 第１図 第２図 ２０ 〜１ （０）ロニ＝＝二二＝上１ ０
Claims (1)
- 配線回路を多層に重ねた厚膜ＨＩＣの製造方法であって
、導体ノ４’ターン等を有する層において導体ならびに
抵抗体等の厚さによって生ずる凹凸を埋込絶縁層にて平
坦化した後、上層を順次形成することを特徴とする厚膜
ＨＩＣの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7184284A JPS60216599A (ja) | 1984-04-12 | 1984-04-12 | 厚膜ｈｉｃの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7184284A JPS60216599A (ja) | 1984-04-12 | 1984-04-12 | 厚膜ｈｉｃの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60216599A true JPS60216599A (ja) | 1985-10-30 |
| JPH0248156B2 JPH0248156B2 (ja) | 1990-10-24 |
Family
ID=13472193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7184284A Granted JPS60216599A (ja) | 1984-04-12 | 1984-04-12 | 厚膜ｈｉｃの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60216599A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62185398A (ja) * | 1986-01-31 | 1987-08-13 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | セラミツク基板を有する厚膜回路装置 |
| JPS6353995A (ja) * | 1986-08-22 | 1988-03-08 | 株式会社東芝 | 配線基板の製造方法 |
| JPH02156596A (ja) * | 1988-12-08 | 1990-06-15 | Matsushita Electric Ind Co Ltd | 厚膜多層基板の製造方法 |
| JPH05218605A (ja) * | 1992-09-25 | 1993-08-27 | Matsushita Electric Works Ltd | 回路基板 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60102763A (ja) * | 1983-11-09 | 1985-06-06 | Hitachi Ltd | 多層厚膜混成集積回路基板 |
-
1984
- 1984-04-12 JP JP7184284A patent/JPS60216599A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60102763A (ja) * | 1983-11-09 | 1985-06-06 | Hitachi Ltd | 多層厚膜混成集積回路基板 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62185398A (ja) * | 1986-01-31 | 1987-08-13 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | セラミツク基板を有する厚膜回路装置 |
| JPS6353995A (ja) * | 1986-08-22 | 1988-03-08 | 株式会社東芝 | 配線基板の製造方法 |
| JPH02156596A (ja) * | 1988-12-08 | 1990-06-15 | Matsushita Electric Ind Co Ltd | 厚膜多層基板の製造方法 |
| JPH05218605A (ja) * | 1992-09-25 | 1993-08-27 | Matsushita Electric Works Ltd | 回路基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0248156B2 (ja) | 1990-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62501181A (ja) | 寸法の安定した内部接続板の製造方法 | |
| JPS60216599A (ja) | 厚膜ｈｉｃの製造方法 | |
| JP3568091B2 (ja) | 積層シート並びにプリント配線板及びその製造方法 | |
| JPS6246260Y2 (ja) | ||
| JPS59207695A (ja) | 多層配線の形成方法 | |
| JPH05236710A (ja) | ステータの製造方法 | |
| JPS6313397A (ja) | コンデンサ内蔵厚膜回路基板 | |
| JPS5915094Y2 (ja) | 多層印刷配線板 | |
| JPS61154097A (ja) | 厚膜多層バイヤホ−ル形成方法 | |
| JPS59115588A (ja) | 立体配線形成方法 | |
| JPS6356990A (ja) | 二層印刷回路基板の製造方法 | |
| JPS6037751A (ja) | 半導体装置の製造方法 | |
| JPS60102763A (ja) | 多層厚膜混成集積回路基板 | |
| JPH0481878B2 (ja) | ||
| JPS58111117A (ja) | 研磨制御用抵抗体の形成方法 | |
| JPS633478B2 (ja) | ||
| JPS5992599A (ja) | 厚膜混成集積回路の製造方法 | |
| JPH04283993A (ja) | 薄膜多層基板の製造方法 | |
| JPS5877019A (ja) | 薄膜磁気ヘツド | |
| JPS61164239A (ja) | 半導体装置 | |
| JPS62263697A (ja) | 樹脂厚膜多層配線板の製造方法 | |
| JPS635594A (ja) | 多層セラミツク基板 | |
| JPH0243799A (ja) | 半田電極の形成方法 | |
| JPS62152106A (ja) | 厚膜抵抗体の製造方法 | |
| JPS60109299A (ja) | 多層配線板 |